CN101752422B - 功率电晶体结构 - Google Patents
功率电晶体结构 Download PDFInfo
- Publication number
- CN101752422B CN101752422B CN2009102527668A CN200910252766A CN101752422B CN 101752422 B CN101752422 B CN 101752422B CN 2009102527668 A CN2009102527668 A CN 2009102527668A CN 200910252766 A CN200910252766 A CN 200910252766A CN 101752422 B CN101752422 B CN 101752422B
- Authority
- CN
- China
- Prior art keywords
- doped region
- type
- epitaxial layer
- type doped
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种功率电晶体结构,此结构包含一第一型重掺杂基板,其上依序设有一第一型磊晶层、一具有一开孔的绝缘层,另有一磊晶结构设于第一型磊晶层上,以填满开孔,磊晶结构包括第一型掺杂区和第二型掺杂区,第二型掺杂区作为源极,且位于第一型掺杂区的周围,以与第一型掺杂区以及绝缘层邻接,在磊晶结构上设有一栅极结构,且其位于第一型掺杂区的表面。本发明利用绝缘层的特性,以提高电晶体耐高压的程度,进而使电晶体可以有极高功率的输出效果。
Description
技术领域
本发明涉及一种电晶体结构,特别涉及一种功率电晶体结构。
背景技术
双载子连接电晶体(BJT)为现今最重要的半导体元件之一,这种元件虽然可作为高功率元件及高速逻辑电路之用,但是在操作的过程之中,其最大的缺点为会消耗大量的能量。目前,金氧半场效电晶体(MOSFET)的发展,已经逐渐取代了双载子电晶体的应用。由于其能节省电能的缘故,金氧半场效电晶体已成为积体电路中最常被使用的半导体元件。
在现有的制作在半导体基板上的N-MOSFET元件结构俯视图与结构剖视图,分别如图1与图2所示。此N-MOSFET元件结构包含一N型重掺杂基板10,以作为漏极,在N型重掺杂基板10上设有一N型轻掺杂磊晶层12,在N型轻掺杂磊晶层12中有一P型掺杂区14、一N型掺杂区16与一P型重掺杂区18,其中P型掺杂区14与P型重掺杂区18邻接且环绕N型掺杂区16,此外在P型重掺杂区18中更设有一作为源极的N型重掺杂区20,在N型掺杂区16的表面上依序设有一栅极绝缘层22与一栅极电极层24。另外,在N型重掺杂区20的顶面与N型重掺杂基板10的底面分别设有一源极电极层26与一漏极电极层28。
在图3此种现有的功率电晶体结构中,其电流可从源极电极层26流入,依序经过N型重掺杂区20、P型重掺杂区18、N型掺杂区16、N型重掺杂基板10,最后从漏极电极层28流出,此电晶体的电流处理能力达数毫安培,且漏极与源极之间的阻隔电压已是数百伏特,即使漏极与源极之间的阻隔性够,若电压持续加大,则元件温度会持续升高,造成能源不必要的浪费,图1与图2的先前技术确可达到其节省能源的效果,然而制程步骤重复且繁琐,制造或代工皆不易,在制造技术上令人怯步。
因此,本发明针对上述的困扰,提出一种功率电晶体结构,以有效克服现有技术中所产生的问题。
发明内容
本发明的主要目的,在于提供一种功率电晶体结构,其是在源极与漏极间多增设绝缘层,以利用绝缘层的特性,提高电晶体耐高压的程度,进而使电晶体可以有极高功率的输出效果。
为达上述目的,本发明提供一种功率电晶体结构,包含一第一型重掺杂基板,其上依序设有一第一型磊晶层、一具有一开孔的绝缘层,进一步,在第一型磊晶层上设有一磊晶结构,以填满上述的开孔,该磊晶结构包括一第一型掺杂区和第二型掺杂区,第二型掺杂区作为源极,且位于第一型掺杂区的周围,以与第一型掺杂区以及绝缘层邻接,此外,在磊晶结构上设有一栅极结构,且其位于第一型掺杂区的表面。所述电晶体结构更包含一掺杂区,其与所述第二型掺杂区同型,并位于所述第一型磊晶层中,以环绕作为中心磊晶区域的部分的所述第一型磊晶层,并与所述绝缘层邻接,所述绝缘层是由所述开孔以露出所述中心磊晶区域与所述掺杂区,且所述绝缘层覆盖部分的所述掺杂区,使所述中心磊晶区域与所述掺杂区分别与所述第一、第二型掺杂区邻接。所述电晶体结构更包含:一轻掺杂磊晶层,其与第一型磊晶层同型,并设于所述第一型磊晶层上,以位于所述第一型磊晶层与所述绝缘层之间,且所述绝缘层是由所述开孔露出部分的所述轻掺杂磊晶层,使其与所述磊晶结构邻接;一第一掺杂区,其与所述第一型掺杂区同型,并位于所述轻掺杂磊晶层中,并与所述第一型磊晶层以及所述第一型掺杂区邻接;以及一第二掺杂区,其与所述第二型掺杂区同型,并位于所述轻掺杂磊晶层中,以与所述第一型磊晶层、所述绝缘层以及所述第二型掺杂区邻接,且环绕所述第一型掺杂区,以及所述绝缘层覆盖部分的所述第二掺杂区。其中所述磊晶结构覆盖所述开孔周围部分的所述绝缘层,且所述栅极结构覆盖部分的所述第二型掺杂区。所述电晶体结构更包含:一第一重掺杂区,其与所述第一型掺杂区同型,并位于所述第二型掺杂区中,且所述第一重掺杂区与所述栅极结构以及所述绝缘层邻接,所述第二型掺杂区位于所述第一重掺杂区与所述第一型掺杂区之间,又所述栅极结构覆盖部分的所述第一重掺杂区;以及一第二重掺杂区,其与所述第二型掺杂区同型,并位于所述第一重掺杂区中,且与所述第二型掺杂区的周围以及所述绝缘层邻接,又所述第二重掺杂区覆盖所述开孔周围部分的所述绝缘层。其中所述栅极结构更包含:一栅极绝缘层,其设于所述磊晶结构上,并位于所述第一型掺杂区的表面;以及一重掺杂栅极层,其与所述第一型掺杂区同型,并设于所述栅极绝缘层上。其中所述重掺杂栅极层的材质为多晶硅,所述第一型重掺杂基板为第一型重掺杂硅基板。其中所述第一型重掺杂基板、所述第一型磊晶层、所述第一型掺杂区分别为P型重掺杂基板、P型磊晶层、P型掺杂区,则所述第二型掺杂区为N型掺杂区。其中所述第一型重掺杂基板、所述第一型磊晶层、所述第一型掺杂区分别为N型重掺杂基板、N型磊晶层、N型掺杂区,则所述第二型掺杂区为P型掺杂区。其中所述绝缘层的厚度为0.1~5微米。
附图说明
图1为先前技术的一功率电晶体结构俯视图;
图2为图1的功率电晶体中沿A-A’切线的结构剖视图;
图3为先前技术的另一功率电晶体结构剖视图;
图4为本发明的第一实施例结构俯视图;
图5为图4沿B-B’切线的结构剖视图;
图6为本发明的第二实施例结构俯视图;
图7为图6沿C-C’切线的结构剖视图;
图8为本发明的第三实施例结构俯视图;
图9为图8沿D-D’切线的结构剖视图;
图10为本发明的第四实施例结构俯视图。
图11为图10沿E-E’切线的结构剖视图。
附图标记说明:10-N型重掺杂基板;12-N型轻掺杂磊晶层;14-P型掺杂区;16-N型掺杂区;18-P型重掺杂区;20-N型重掺杂区;22-栅极绝缘层;24-栅极电极层;26-源极电极层;28-漏极电极层;32-N型重掺杂硅基板;34-N型磊晶层;36-N型轻掺杂磊晶层;38-第一N型掺杂区;40-第一P型掺杂区;42-绝缘层;41-中心磊晶区域;44-磊晶结构;46-第二N型掺杂区;48-第二P型掺杂区;50-栅极结构;52-栅极绝缘层;54-重掺杂栅极层;56-第一重掺杂区;58-第二重掺杂区。
具体实施方式
以下结合附图和实施例,对本发明上述的和另外的技术特征和优点作更详细的说明,应该理解的是,这些实施例仅用于例证的目的,决不限制本发明的保护范围。
本发明主要在电晶体中多增设绝缘层来提高元件的源极与漏极之间的阻隔性,进而提高电晶体耐高压的程度,以下介绍本发明的第一实施例,请参阅图4及图5,图5为图4沿B-B’切线的剖视图。
由于功率电晶体可分为N通道金氧半场效电晶体(N-MOSFET)电晶体或P-MOSFET电晶体,但不管是哪种电晶体,其构造都相同,仅材质有N型或P型的二种差异,以下先介绍N-MOSFET电晶体。
本发明的功率电晶体包含一作为第一型重掺杂基板与第一型重掺杂硅基板的N型重掺杂硅基板32,并以此作为漏极,在N型重掺杂基板32上依序设有一作为第一型磊晶层的N型磊晶层34,与一作为轻掺杂磊晶层的N型轻掺杂磊晶层36,一作为第一掺杂区的第一N型掺杂区38,与一作为第二掺杂区的第一P型掺杂区40是位于N型轻掺杂磊晶层36中,此二掺杂区38、40都与N型磊晶层34邻接,且第一P型掺杂区40环绕并邻接第一N型掺杂区38。在N型轻掺杂磊晶层36上设有一具有一开孔的绝缘层42,此开孔位于第一N型掺杂区38与第一P型掺杂区40上方,以露出第一N型掺杂区38与第一P型掺杂区40,且绝缘层42邻接且覆盖部分的第一P型掺杂区40,其中绝缘层42的厚度设计在0.1~5微米;一磊晶结构44设于第一N型掺杂区38、第一P型掺杂区40的表面,以填满开孔,并覆盖开孔周围部分的绝缘层42。在磊晶结构44中,有一与第一N型掺杂区38同型且作为第一型掺杂区的第二N型掺杂区46,其与第一N型掺杂区38邻接,且在第二N型掺杂区46的周围的磊晶结构44中,有一与第一P型掺杂区40同型,且作为源极与第二型掺杂区的第二P型掺杂区48,以与第一P型掺杂区40、第二N型掺杂区46、绝缘层42邻接。另在磊晶结构44上设有一栅极结构50,并位于第二N型掺杂区46的表面,且覆盖部分的第二P型掺杂区48。
栅极结构50包含一栅极绝缘层52与一重掺杂栅极层54,栅极绝缘层52设于磊晶结构44上,并位于第二N型掺杂区46的表面,且覆盖部分的第二P型掺杂区48,上述的重掺杂栅极层54的材质为多晶硅,且与第一N型掺杂区38同型,并设于栅极绝缘层52上。
电晶体更包含了一第一重掺杂区56与一第二重掺杂区58,第一重掺杂区56与第一N型掺杂区38同型,并位于第二P型掺杂区48中,且第一重掺杂区56与栅极绝缘层52的周围、绝缘层42邻接,第二P型掺杂区48位于第一重掺杂区56与第二N型掺杂区46之间,栅极绝缘层52覆盖部分的第一重掺杂区56。另外第二重掺杂区58与第二P型掺杂区48同型,并位于第一重掺杂区56中,且与第二P型掺杂区48的周围、绝缘层42邻接,又覆盖开孔周围的绝缘层42。此二重掺杂区56、58都作为源极电极之用。
当电晶体进行运作时,作为源极电极的第二重掺杂区58接地,且栅极施加正电压,则电流可从漏极流入,并依序经过N型磊晶层34、第一N型掺杂区38、第二N型掺杂区46、第二P型掺杂区48,从电阻较小的第一重掺杂区56流出。由于绝缘层42的电性阻隔作用,可以提高电晶体耐高压的程度,并减缓元件温度上升的程度,使漏极与源极间的阻隔电压达到数千伏特,且电晶体的电流处理能力也可达到数安培的等级,同时达到节省能源的效果。因此,此种电晶体可以有数千瓦的极高功率输出,且可应用在电动铁门驱动装置与炸弹发射器等各种需高功率的产品电路上。
上述电晶体可同时缺少作为源极电极的第一重掺杂区56与第二重掺杂区58,让第二P型掺杂区48覆盖开孔周围的部分的绝缘层42,如图6及图7的第二实施例所示,则此电晶体仍可以有极高功率输出。
至此N-MOSFET电晶体的结构介绍完毕,若要参阅P-MOSFET电晶体的第一、第二实施例的结构,仅需要将上述的N型重掺杂硅基板32、N型磊晶层34、N型轻掺杂磊晶层36、第一、第二N型掺杂区38、46与第一、第二P型掺杂区40、48分别以P型重掺杂硅基板、P型磊晶层、P型轻掺杂磊晶层、第一、第二P型掺杂区与第一、第二N型掺杂区代替即可。而当电晶体进行运作时,栅极则施加负电压,电流可从源极流入,并沿与在N-MOSFET的电流流动方向的相反方向行进,从漏极流出。
以下继续介绍本发明的第三实施例,请参阅图8及图9。同样地,先介绍N-MOSFET电晶体。
第三实施例包含一作为第一型重掺杂基板与第一型重掺杂硅基板的N型重掺杂硅基板32,并以此作为漏极,在N型重掺杂基板32上设有一作为第一型磊晶层的N型磊晶层34,一作为掺杂区的第一P型掺杂区40位于N型磊晶层34中,以环绕作为中心磊晶区域41的部分的N型磊晶层34。在N型磊晶层34上设有一具有一开孔的绝缘层42,此开孔位于中心磊晶区域41与第一P型掺杂区40上方,以露出中心磊晶区域41与第一P型掺杂区40,且绝缘层42邻接且覆盖部分的第一P型掺杂区40,其中绝缘层42的厚度设计在0.1~5微米;一磊晶结构44设于中心磊晶区域41、第一P型掺杂区40的表面,以填满开孔,并覆盖开孔周围部分的绝缘层42。在磊晶结构44中,有一与N型磊晶层34同型且作为第一型掺杂区的第二N型掺杂区46,其与中心磊晶区域41邻接,且在第二N型掺杂区46的周围的磊晶结构44中,有一与第一P型掺杂区40同型,且作为源极与第二型掺杂区的第二P型掺杂区48,以与第一P型掺杂区40、第二N型掺杂区46、绝缘层42邻接。另在磊晶结构44上设有一栅极结构50,并位于第二N型掺杂区46的表面,且覆盖部分的第二P型掺杂区48。
栅极结构50包含一栅极绝缘层52与一重掺杂栅极层54,栅极绝缘层52设于磊晶结构44上,并位于第二N型掺杂区46的表面,且覆盖部分的第二P型掺杂区48,上述的重掺杂栅极层54的材质为多晶硅,且与N型磊晶层34同型,并设于栅极绝缘层52上。
电晶体更包含了一第一重掺杂区56与一第二重掺杂区58,第一重掺杂区56与N型磊晶层34同型,并位于第二P型掺杂区48中,且第一重掺杂区56与栅极绝缘层52的周围、绝缘层42邻接,第二P型掺杂区48位于第一重掺杂区56与第二N型掺杂区46之间,栅极绝缘层52覆盖部分的第一重掺杂区56。另外第二重掺杂区58与第二P型掺杂区48同型,并位于第一重掺杂区56中,且与第二P型掺杂区48的周围、绝缘层42邻接,又覆盖开孔周围的绝缘层42。此二重掺杂区56、58都作为源极电极之用。
当电晶体进行运作时,作为源极电极的第二重掺杂区58接地,且栅极施加正电压,则电流可从漏极流入,并依序经过N型磊晶层34、第二N型掺杂区46、第二P型掺杂区48,从电阻较小的第一重掺杂区56流出。由于绝缘层42的电性阻隔作用,与第一实施例相同,可以提高电晶体耐高压的程度。
上述第三实施例的电晶体可同时缺少作为源极电极的第一重掺杂区56与第二重掺杂区58,让第二P型掺杂区48覆盖开孔周围的部分的绝缘层42,如图10及图11的第三实施例所示,则此电晶体仍可以有极高功率输出。
至此N-MOSFET电晶体的结构介绍完毕,若要参阅P-MOSFET电晶体的第三、第四实施例的结构,仅需要将上述的N型重掺杂硅基板32、N型磊晶层34、第二N型掺杂区46与第一、第二P型掺杂区40、48分别以P型重掺杂硅基板、P型磊晶层、第二P型掺杂区与第一、第二N型掺杂区代替即可。而当电晶体进行运作时,栅极则施加负电压,电流可从源极流入,并沿与在N-MOSFET的电流流动方向的相反方向行进,从漏极流出。
上述各种实施例的单一电晶体结构(POWER NMOSFET/PMOSFET),可复制成多数而成为一整体的大功率元件,如此更能达到高电流兼高耐压效果的目的。
综上所述,本发明利用绝缘层的特性,以提高电晶体耐高压的程度,进而使电晶体可以有极高功率的输出效果,是一相当实用的发明。
以上所述仅为本发明的较佳实施例,对本发明而言仅仅是说明性的,而非限制性的。本专业技术人员理解,在本发明权利要求所限定的精神和范围内可对其进行许多改变,修改,甚至等效,但都将落入本发明的保护范围内。
Claims (10)
1.一种功率电晶体结构,其特征在于包含:
一第一型重掺杂基板,其作为漏极;
一第一型磊晶层,其设于该第一型重掺杂基板上;
一绝缘层,其设于该第一型磊晶层上,并具有一开孔;
一磊晶结构,其设于该第一型磊晶层上,以填满该开孔;以及
一栅极结构,其设于该磊晶结构上;
其中,所述磊晶结构包括:
一第一型掺杂区;
一第二型掺杂区,其作为源极,且位于该第一型掺杂区的周围,以与该第一型掺杂区以及该绝缘层邻接;
所述栅极结构位于该第一型掺杂区的表面。
2.如权利要求1所述的功率电晶体结构,其特征在于更包含一掺杂区,其与该第二型掺杂区同型,并位于该第一型磊晶层中,以环绕作为中心磊晶区域的部分的该第一型磊晶层,并与该绝缘层邻接,该绝缘层是由该开孔以露出该中心磊晶区域与该掺杂区,且该绝缘层覆盖部分的该掺杂区,使该中心磊晶区域与该掺杂区分别与该第一、第二型掺杂区邻接。
3.如权利要求1所述的功率电晶体结构,其特征在于更包含:
一轻掺杂磊晶层,其与第一型磊晶层同型,并设于该第一型磊晶层上,以位于该第一型磊晶层与该绝缘层之间,且该绝缘层是由该开孔露出部分的该轻掺杂磊晶层,使其与该磊晶结构邻接;
一第一掺杂区,其与该第一型掺杂区同型,并位于该轻掺杂磊晶层中,并与该第一型磊晶层以及该第一型掺杂区邻接;以及
一第二掺杂区,其与该第二型掺杂区同型,并位于该轻掺杂磊晶层中,以与该第一型磊晶层、该绝缘层以及该第二型掺杂区邻接,且环绕该第一掺杂区,并且该绝缘层覆盖部分的该第二掺杂区。
4.如权利要求1所述的功率电晶体结构,其特征在于该磊晶结构覆盖该开孔周围部分的该绝缘层,且该栅极结构覆盖部分的该第二型掺杂区。
5.如权利要求1所述的功率电晶体结构,其特征在于更包含:
一第一重掺杂区,其与该第一型掺杂区同型,并位于该第二型掺杂区中,且该第一重掺杂区与该栅极结构以及该绝缘层邻接,该第二型掺杂区位于该第一重掺杂区与该第一型掺杂区之间,又该栅极结构覆盖部分的该第一重掺杂区;以及
一第二重掺杂区,其与该第二型掺杂区同型,并位于该第一重掺杂区中,且与该第二型掺杂区的周围以及该绝缘层邻接,又该第二重掺杂区覆盖该开孔周围部分的该绝缘层。
6.如权利要求1所述的功率电晶体结构,其特征在于该栅极结构更包含:
一栅极绝缘层,其设于该磊晶结构上,并位于该第一型掺杂区的表面;以及
一重掺杂栅极层,其与该第一型掺杂区同型,并设于该栅极绝缘层上。
7.如权利要求6所述的功率电晶体结构,其特征在于该重掺杂栅极层的材质为多晶硅,该第一型重掺杂基板为第一型重掺杂硅基板。
8.如权利要求1所述的功率电晶体结构,其特征在于该第一型重掺杂基板、该第一型磊晶层、该第一型掺杂区分别为P型重掺杂基板、P型磊晶层、P型掺杂区,则该第二型掺杂区为N型掺杂区。
9.如权利要求1所述的功率电晶体结构,其特征在于该第一型重掺杂基板、该第一型磊晶层、该第一型掺杂区分别为N型重掺杂基板、N型磊晶层、N型掺杂区,则该第二型掺杂区为P型掺杂区。
10.如权利要求1所述的功率电晶体结构,其特征在于该绝缘层的厚度为0.1~5微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102527668A CN101752422B (zh) | 2009-12-16 | 2009-12-16 | 功率电晶体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102527668A CN101752422B (zh) | 2009-12-16 | 2009-12-16 | 功率电晶体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101752422A CN101752422A (zh) | 2010-06-23 |
CN101752422B true CN101752422B (zh) | 2012-07-04 |
Family
ID=42479098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102527668A Expired - Fee Related CN101752422B (zh) | 2009-12-16 | 2009-12-16 | 功率电晶体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101752422B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5893736A (en) * | 1995-10-10 | 1999-04-13 | Samsung Electronics Co., Ltd. | Methods of forming insulated gate semiconductor devices having spaced epitaxial JFET regions therein |
CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
-
2009
- 2009-12-16 CN CN2009102527668A patent/CN101752422B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5893736A (en) * | 1995-10-10 | 1999-04-13 | Samsung Electronics Co., Ltd. | Methods of forming insulated gate semiconductor devices having spaced epitaxial JFET regions therein |
CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101752422A (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1181548C (zh) | 半导体集成电路 | |
US8436430B2 (en) | Diodes with embedded dummy gate electrodes | |
US7929321B2 (en) | Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications | |
JP2005507160A5 (zh) | ||
CN109727975B (zh) | 集成电路及其制造方法 | |
CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
US10157907B2 (en) | Semiconductor device and method of manufacturing the same | |
US11183589B2 (en) | Semiconductor device and manufacturing method therefor | |
JP2012064849A (ja) | 半導体装置 | |
US20130161740A1 (en) | Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same | |
JPH0697428A (ja) | スィッチオフ能力を有するmos制御パワー半導体装置およびその製造方法 | |
CN106653752B (zh) | 半导体器件 | |
CN101355083A (zh) | 半导体器件 | |
CN110168936A (zh) | 晶体管单元 | |
US20190097008A1 (en) | Semiconductor device and method for manufacturing the same | |
US9412863B2 (en) | Enhanced breakdown voltages for high voltage MOSFETS | |
CN101719496A (zh) | 一种自供电集成电路芯片及其制备方法 | |
US11605650B2 (en) | Negative transconductance device and multi-valued inverter logic device using the same | |
US20090114994A1 (en) | Structure of mtcmos cell and method for fabricating the mtcmos cell | |
US20090294846A1 (en) | Trench-type power mos transistor and integrated circuit utilizing the same | |
CN101567387B (zh) | 双扩散金属氧化物半导体晶体管 | |
CN101752422B (zh) | 功率电晶体结构 | |
CN201994299U (zh) | 一种静电保护结构 | |
CN101964361B (zh) | 金属氧化半导体晶体管与其制造方法 | |
CN111430449B (zh) | 一种mosfet器件及其制备工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20181216 |
|
CF01 | Termination of patent right due to non-payment of annual fee |