CN101751896B

CN101751896B - 液晶显示装置的驱动方法

Info

Publication number: CN101751896B
Application number: CN 201010118719
Authority: CN
Inventors: 翁明齐; 陈鸿祥; 朱益男
Original assignee: CPTF Optronics Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: CPTF Optronics Co Ltd; Chunghwa Picture Tubes Ltd
Priority date: 2010-03-05
Filing date: 2010-03-05
Publication date: 2013-05-22
Anticipated expiration: 2030-03-05
Also published as: CN101751896A

Abstract

一种液晶显示装置，其包含复数条闸极线、复数条主数据线和次数据线、一开关电路，以及一画素数组。闸极线用来传送复数笔闸极驱动讯号，而主数据线和次数据线分别用来传送复数笔数据驱动讯号。开关电路依据一控制讯号来控制复数笔数据驱动讯号传送至复数条次数据线的路径。画素数组包含复数个第一和第二画素单元，每一第一画素单元依据一相对应闸极线传来的闸极驱动讯号和一相对应主数据线传来的数据驱动讯号来显示画面，而每一第二画素单元依据一相对应闸极线传来的闸极驱动讯号和一相对应次数据线传来的数据驱动讯号来显示画面。本发明的液晶显示装置驱动方式简单，且能依据数据极性来调整画素单元的预充电和主充电时间，进而提升显示质量。

Description

液晶显示装置的驱动方法

技术领域

本发明相关于一种液晶显示装置及其驱动方法，尤指一种具画素准位多任务架构的液晶显示装置及其驱动方法。

背景技术

液晶显示器(liquid crystal display, LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管(cathode ray tube, CRT)显示器，进而被广泛地应用在笔记型计算机、个人数字助理(personal digital assistant，PDA)、平面电视，或行动电话等信息产品上。

请参考图1，图1为先前技术中一液晶显示装置100的示意图。液晶显示装置100包含一液晶显示面板110、一源极驱动电路（source driver）120、一闸极驱动电路（gate driver）130，以及一时序控制器（timing controller）140。液晶显示面板110上设有2M条资料线DL₁～DL_2M、N条闸极线GL₁～GL_N，以及一画素矩阵。画素矩阵包含（2M）*N个画素单元，第1至第N列画素单元分别由PX₁～PX_N来表示，每一画素单元包含一薄膜晶体管（thin film transistor, TFT）开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于一相对应的数据线、一相对应的闸极线，以及一共同电压V_COM。时序控制器140可产生源极驱动电路120和闸极驱动电路130运作所需的控制讯号，例如起始脉冲讯号VST、水平同步讯号HSYNC和垂直同步讯号VSYNC等。闸极驱动电路130可依据起始脉冲讯号VST和垂直同步讯号VSYNC等分别输出闸极驱动讯号S_G1～S_GN至闸极线GL₁～GL_N，进而开启相对应的列画素单元内的薄膜晶体管开关TFT。源极驱动电路120可依据水平同步讯号HSYNC等分别输出对应于影像灰阶值的数据驱动讯号SD₁～SD_2M至数据线DL₁～DL_2M，进而充电相对应的行画素单元内的液晶电容C_LC和储存电容C_ST。

请参考图2，图2为先前技术液晶显示装置100的驱动方法的示意图。图2显示了***频率讯号VCK和闸极驱动讯号S_G1～S_GN的波形。数据驱动讯号是于闸极驱动讯号SG₁～SG_N具致能电位（例如高电位）时写入相对应的画素单元，其中闸极驱动讯号SG₁～SG_N的致能周期分别由T₁～T_N来表示。在驱动先前技术的液晶显示装置100时，闸极驱动讯号S_G1～S_GN分别依序致能闸极线GL₁～GL_N：当闸极线GL₁被致能时，分别透过数据线DL₁～DL_2M依序送出对应于第一列画素单元PX₁欲显示影像的数据驱动讯号SD₁～SD_2M；当闸极线GL₂被致能时，分别透过数据线DL₁～DL_2M依序送出对应于第二列画素单元PX₂欲显示影像的数据驱动讯号SD₁～SD_2M；…；当闸极线GL_N被致能时，分别透过数据线DL₁～DL_2M依序送出对应于第N列画素单元PX_N欲显示影像的数据驱动讯号SD₁～SD_2M。在先前技术的液晶显示装置100中，每一画素单元是接收其左侧的数据线传来的数据讯号，并能提供（2M）*N的分辨率。因此，透过增加数据线的数目2M可提升画素分辨率，但源极驱动电路120亦需能提供更多的输出通道。在大尺寸或高分辨率的应用中，先前技术的液晶显示装置100往往需要使用多组源极驱动电路，如此会增加生产成本。另一方面，在高频应用中，***频率讯号VCK的频率变快，闸极驱动讯号SG₁～SG_N的致能周期T₁～T_N也会变短，因此画素单元容易因充电时间不足而无法达到理想准位，进而影响显示质量。

请参考图3，图3为先前技术中另一液晶显示装置200的示意图。液晶显示装置200包含一液晶显示面板210、一源极驱动电路220、一闸极驱动电路230，以及一时序控制器240。液晶显示面板210上设有M条资料线DL₁～DL_M、N条闸极线GL₁～GL_N，以及一画素矩阵。画素矩阵包含（2M）*N个画素单元，设于数据线左侧的（M*N）个画素单元由PX_A来表示，而设于资料线右侧的（M*N）个画素单元由PX_B来表示。每一画素单元PX_A包含一薄膜晶体管开关TFT1、一液晶电容C_LC和一储存电容C_ST，分别耦接于一相对应的数据线、一相对应的闸极线，以及一共同电压V_COM；每一画素单元PX_B包含两薄膜晶体管开关TFT2和TFT3、一液晶电容C_LC和一储存电容C_ST，分别耦接于一相对应的数据线、两相对应的闸极线，以及一共同电压V_COM。时序控制器240可产生源极驱动电路220和闸极驱动电路230运作所需的控制讯号，例如起始脉冲讯号VST、水平同步讯号HSYNC和垂直同步讯号VSYNC等。闸极驱动电路230可依据起始脉冲讯号VST和垂直同步讯号VSYNC等分别输出闸极驱动讯号S_G1～S_GN至闸极线GL₁～GL_N，进而开启相对应的画素单元内的薄膜晶体管开关。源极驱动电路220可依据水平同步讯号HSYNC等分别输出对应于影像灰阶值的数据驱动讯号SD₁～SD_M至数据线DL₁～DL_M，进而充电相对应的行画素单元内的液晶电容C_LC和储存电容C_ST。

请参考图4，图4为先前技术液晶显示装置200的驱动方法的示意图。图4显示了***频率讯号VCK和闸极驱动讯号S_G1～S_GN的波形，其中数据驱动讯号是于闸极驱动讯号SG₁～SG_N具致能电位（例如高电位）时写入相对应的画素单元。以耦接于闸极线GL_n的第n列画素单元为例（n为不大于N的正整数），闸极线GL_n和GL_n+1需同时被致能才能将数据写入画素单元PX_B，若仅有闸极线GL_n被致能数据只会写入画素单元PX_A。如图4所示，在驱动先前技术液晶显示装置200时，数据写入过程包含5个周期T_n1～T_n5，其中T_n4为画素单元PX_B的主充电周期，T_n5为画素单元PX_A的主充电周期，T_n1为画素单元PX_B的预充电周期，而T_n1、T_n2和T_n4为画素单元PX_A的预充电周期。

液晶显示装置200采用画素准位多任务（pixel level multiplexing, PLM）架构，每两行画素共享一条数据线，其中画素单元PX_A是接收其右侧的数据线传来的数据讯号，而画素单元PX_B是接收其左侧的数据线传来的数据讯号，因此仅需使用M条数据线和N条闸极线即能提供（2M）*N的分辨率。然而，为了将数据正确地写入画素单元PX_A或PX_B，画素单元PX_B需包含两组薄膜晶体管开关TFT2和TFT3，因此会降低画素的开口率，往往需要提高背光强度才能维持亮度，不但制程复杂，亦会增加耗电。另一方面，先前技术的液晶显示装置200的驱动方式相当复杂，且需要5个***频率讯号VCK周期才能完成数据写入，如此会增加整个画面的驱动时间，在扫描频率不足的情形下容易影响显示质量。

发明内容

鉴于上述技术的不足，本发明的目的是提供一种液晶显示装置，其包含复数条闸极线，分别用来传送复数笔闸极驱动讯号；复数条主数据线，垂直于该复数条闸极线，分别用来传送复数笔数据驱动讯号；复数条次数据线，垂直于该复数条闸极线，分别用来传送该复数笔数据驱动讯号；一开关电路，其依据一控制讯号来控制该复数笔数据驱动讯号传送至该复数条次数据线的路径；以及一画素数组。该画素数组包含复数个第一画素单元，分别设置于该复数条闸极线和该复数条主资料线的交会处，每一第一画素单元依据一相对应闸极线传来的闸极驱动讯号和一相对应主数据线传来的数据驱动讯号来显示画面；以及复数个第二画素单元，分别设置于该复数条闸极线和该复数条次资料线的交会处，每一第二画素单元依据一相对应闸极线传来的闸极驱动讯号和一相对应次数据线传来的数据驱动讯号来显示画面。

本发明另提供一种液晶显示装置的驱动方法，该液晶显示装置包含一闸极线；一主资料线，垂直于该闸极线；一次资料线，垂直于该闸极线；一第一画素单元，设置于该闸极线和该主资料线的交会处；以及一第二画素单元，设置于该闸极线和该次资料线的交会处。该驱动方法包含依据该第一画素单元欲显示影像的灰阶提供具第一极性的一第一数据驱动讯号；依据该第二画素单元欲显示影像的灰阶提供具第二极性的一第二数据驱动讯号；在一第一致能周期内同时开启该第一画素单元和该第二画素单元；在接续该第一致能周期后的一第二致能周期内开启该第一画素单元；在该第一致能周期内输出该第二数据驱动讯号至该主数据线和该次数据线，进而对该第二画素单元进行主充电，以及对该第一画素单元进行预充电；在该第二致能周期内输出该第一数据驱动讯号至该主数据线，进而对该第一画素单元进行主充电；以及依据该第一极性和该第二极性来调整该第一和第二致能周期的长度。

本发明另提供一种液晶显示装置的驱动方法，该液晶显示装置包含一第一闸极线、一第二闸极线和一第三闸极线；一主资料线，垂直于该第一闸极线至该第三闸极线；一次资料线，垂直于该第一闸极线至该第三闸极线；一第一画素单元，设置于该第一闸极线和该主资料线的交会处；一第二画素单元，设置于该第一闸极线和该次资料线的交会处；一第三画素单元，设置于该第二闸极线和该主资料线的交会处；一第四画素单元，设置于该第二闸极线和该次资料线的交会处；一第五画素单元，设置于该第三闸极线和该主资料线的交会处；以及一第六画素单元，设置于该第三闸极线和该次资料线的交会处。该方法包含依据该第一画素单元至该第六画素单元欲显示影像的灰阶分别提供一第一数据驱动讯号至一第六数据驱动讯号；在一第一致能周期内同时开启该第一画素单元、该第二画素单元、该第五画素单元和该第六画素单元；在接续该第一致能周期后的一第二致能周期内同时开启该第一画素单元和该第二画素单元；在该第一致能周期内输出该第二数据驱动讯号至该主数据线和该次数据线，进而对该第二画素单元进行主充电，以及对该第一画素单元、该第五画素单元和该第六画素单元进行预充电；以及在该第二致能周期内输出该第一数据驱动讯号至该主数据线，进而对该第一画素单元进行主充电。

附图说明

图1为先前技术中一液晶显示装置的示意图。

图2为先前技术液晶显示装置的驱动方法的示意图。

图3为先前技术中另一液晶显示装置的示意图。

图4为先前技术液晶显示装置的驱动方法的示意图。

图5为本发明中一液晶显示装置的示意图。

图6为本发明第一实施例中液晶显示装置的驱动方法的示意图。

图7为本发明第二实施例中液晶显示装置的驱动方法的示意图。

【主要组件符号说明】

C_LC液晶电容 SW₁～SW_M开关

C_ST储存电容 100、200、300 液晶显示装置

V_COM共同电压 110、210、310 液晶显示面板

350 控制电路 120、220、320 源极驱动电路

360 开关电路 130、230、330 闸极驱动电路

GL₁～GL_N闸极线 140、240、340 时序控制器

TFT、TFT1～TFT3 薄膜晶体管开关

DL₁～DL_2M 、DL₁～DL_M、DL₁’～DL_M’ 资料线

PX_A、PX_B、PX₁～PX_N、PX_A1～PX_AN、PX_B1～PX_BN画素单元。

具体实施方式

请参考图5，图5为本发明中具画素准位多任务架构的液晶显示装置300的示意图。液晶显示装置300包含一液晶显示面板310、一源极驱动电路320、一闸极驱动电路330、一时序控制器340，以及一控制电路350。液晶显示面板310上设有M条主资料线DL₁～DL_M、M条次资料线DL₁’～DL_M’、N条闸极线GL₁～GL_N、一开关电路360，以及一画素矩阵。画素矩阵包含（2M）*N个画素单元，耦接于主数据线DL₁～DL_M的（M*N）个画素单元由PX_A1～PX_AN来表示，而耦接于次资料线DL₁’～DL_M’ 的（M*N）个画素单元由PX_B1～PX_BN来表示。每一画素单元包含一薄膜晶体管开关TFT、一液晶电容C_LC和一储存电容C_ST，分别耦接于一相对应的主数据线或一相对应的次数据线、一相对应的闸极线，以及一共同电压V_COM。时序控制器340可产生源极驱动电路320、闸极驱动电路330和控制电路350运作所需的控制讯号，例如起始脉冲讯号VST、水平同步讯号HSYNC、垂直同步讯号VSYNC等。闸极驱动电路330可依据起始脉冲讯号VST和垂直同步讯号VSYNC等分别输出闸极驱动讯号SG₁～SG_N至闸极线GL₁～GL_N，进而开启相对应的列画素单元内的薄膜晶体管开关TFT。源极驱动电路320可依据水平同步讯号HSYNC等分别输出对应于影像灰阶值的数据驱动讯号SD₁～SD_M至主数据线DL₁～DL_M，进而充电相对应的行画素单元内的液晶电容C_LC和储存电容C_ST。另一方面，开关电路360包含M个开关SW₁～SW_M，可依据控制电路350传来的开关控制讯号CTL来控制源极驱动电路320传送数据驱动讯号SD₁～SD_M至次数据线DL₁’～DL_M’的路径。在本发明的实施例中，开关SW₁～SW_M可为薄膜晶体管开关或其它具类似功能的组件。

请参考图6，图6为本发明第一实施例中液晶显示装置300的驱动方法的示意图。图6显示了***频率讯号VCK、控制讯号CTL和闸极驱动讯号SG₁～SG_N的波形。数据驱动讯号是于闸极驱动讯号SG₁～SG_N具致能电位（例如高电位）时写入相对应的画素单元，其中闸极驱动讯号SG₁～SG_N的致能周期分别由（TB₁+TA₁）～（TB_N+TA_N）来表示。以第1列画素单元PX_A1和PX_B1为例，在周期TB₁内控制讯号CTL和闸极驱动讯号SG₁具致能电位，开关SW₁～SW_M会被开启，数据驱动讯号SD₁～SD_M可分别透过主数据线DL₁～DL_M而被写入相对应的画素单元PX_A1内，同时可分别透过次数据线DL₁’～DL_M’ 而被写入相对应的画素单元PX_B1内，此时源极驱动电路220输出的数据驱动讯号SD₁～SD_M分别相关于相对应画素单元PX_B1欲显示影像的灰阶，因此周期TB₁为第1列画素单元PX_B1的主充电周期，同时为第1列画素单元PX_A1的预充电周期；接着在周期TA₁内控制讯号CTL会切换至除能电位（例如低电位），此时开关SW₁～SW_M会被关闭，数据驱动讯号SD₁～SD_M仅会分别透过主数据线DL₁～DL_M而被写入相对应的画素单元PX_A1内，此时源极驱动电路220输出的数据驱动讯号SD₁～SD_M分别相关于相对应画素单元PX_A1欲显示影像的灰阶，因此周期TA₁为第1列画素单元PX_A主充电周期，这段期间写入画素单元PX_A1的数据会覆盖先前于预充电周期TB₁内写入的数据；同理，针对第2列画素单元PX_A2和PX_B2，周期TB₂为画素单元PX_B2主充电周期和画素单元PX_A2的预充电周期，而周期TA₂为画素单元PX_A2的主充电周期；…；依此类推，针对第N列画素单元PX_AN和PX_BN，周期TB_N为画素单元PX_BN主充电周期和画素单元PX_AN的预充电周期，而周期TA_N为画素单元PX_AN的主充电周期。

若以点反转（dot inversion）方式来驱动液晶显示装置300，耦接于主资料线DL₁～DL_M 和次数据线DL₁’～DL_M’的画素单元需以相反极性来驱动。由于当正极性的数据写入画素单元PX_B1～PX_BN时同时会对画素单元PX_A1～PX_AN进行预充电，如此当画素单元PX_A1～PX_AN在其主充电周期写入负极性的数据时，可能会有充电不足的问题。另一方面，若耦接于主资料线DL₁～DL_M 和次数据线DL₁’～DL_M’的画素单元是以相同极性来驱动，由于写入画素单元PX_B1～PX_BN时的同极性数据会对画素单元PX_A1～PX_AN进行预充电，如此画素单元PX_A1～PX_AN的主充电周期则可缩短。在图6所示本发明第一实施例的驱动方法中，控制讯号CTL为一可调式讯号，可透过调整其责任周期来控制数据写入画素单元PX_A1～PX_AN和PX_B1～PX_BN的时间长短。举例来说，当控制讯号CTL的责任周期（duty cycle）为50%时，画素单元PX_A1的主充电周期和预充电周期长度相同（例如TA₁=TB₁）；当控制讯号CTL的责任周期为25%时，画素单元PX_A2的主充电周期短于预充电周期（例如TB₂<TA₂）；当控制讯号CTL的责任周期为75%时，画素单元PX_A3的主充电周期长于预充电周期（例如TB₃>TA₃）。

请参考图7，图7为本发明第二实施例中液晶显示装置300的驱动方法的示意图。图7显示了***频率讯号VCK、控制讯号CTL和闸极驱动讯号SG₁～SG_N的波形。数据驱动讯号是于闸极驱动讯号SG₁～SG_N具致能电位（例如高电位）时写入相对应的画素单元，其中闸极驱动讯号SG₁～SG_N的致能周期分别由（TA₁+TB₁+TC₁）～（TA_N+TB_N+TC_N）来表示。以第1列画素单元PX_A1和PX_B1和第3列画素单元PX_A3和PX_B3为例，在周期TB₁内控制讯号CTL和闸极驱动讯号SG₁、SG₃具致能电位开关SW₁～SW_M会被开启，数据驱动讯号SD₁～SD_M可分别透过主数据线DL₁～DL_M而被写入相对应的画素单元PX_A1和PX_A3内，同时分别透过次数据线DL₁’～DL_M’ 而被写入相对应的画素单元PX_B1和PX_B3内，此时源极驱动电路320输出的数据驱动讯号SD₁～SD_M分别相关于相对应画素单元PX_B1欲显示影像的灰阶，因此周期TB₁为画素单元PX_B1的主充电周期，而为画素单元PX_A1、PX_A3和PX_B3的预充电周期；接着在周期TA₁内控制讯号CTL和闸极驱动讯号S_G3会切换至除能电位（例如低电位），此时开关SW₁～SW_M会被关闭，数据驱动讯号SD₁～SD_M仅会分别透过主数据线DL₁～DL_M而被写入相对应画素单元PX_A1内，此时源极驱动电路320输出的数据驱动讯号SD₁～SD_M分别相关于相对应画素单元PX_A1欲显示影像的灰阶，因此周期TA₁为画素单元PX_A1主充电周期，这段期间写入画素单元PX_A1的数据会覆盖先前于预充电周期TB₁内写入的数据；同理，针对第2列画素单元PX_A2和PX_B2和第4列画素单元PX_A4和PX_B4，周期TB₂为画素单元PX_B2主充电周期和画素单元PX_A2、PX_A4和PX_B4的预充电周期，而周期TA₂为画素单元PX_A2的主充电周期；针对第3列画素单元PX_A3和PX_B3和第5列画素单元PX_A5和PX_B5，周期TB₃为画素单元PX_B3主充电周期和画素单元PX_A3、PX_A5和PX_B5的预充电周期，而周期TA₃为画素单元PX_A3的主充电周期；依此类推，直到写入整个画面的资料。

本发明的液晶显示装置300采用PLM架构，利用M条主数据线、M条次数据线和N条闸极线来提供（2M）*N的分辨率。同时，本发明的液晶显示装置300利用开关电路来控制数据驱动讯号传送至主数据线和次数据线的路径，因此源极驱动电路仅需包含M个通道，而每一画素单元仅需包含一个TFT开关。本发明的PLM液晶显示装置不需使用复杂的驱动方式，且能依据数据极性来调整画素单元的预充电和主充电时间，进而提升显示质量。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种液晶显示装置的驱动方法，其特征是该液晶显示装置包含：

一闸极线；

一主数据线，垂直于该闸极线；

一次数据线，垂直于该闸极线；

一第一画素单元，设置于该闸极线和该主数据线的交会处；以及

一第二画素单元，设置于该闸极线和该次数据线的交会处；而

该驱动方法包含：

依据该第一画素单元欲显示影像的灰阶提供具第一极性的一第一数据驱动讯号；

依据该第二画素单元欲显示影像的灰阶提供具第二极性的一第二数据驱动讯号；

在一第一致能周期内同时开启该第一画素单元和该第二画素单元；

在接续该第一致能周期后的一第二致能周期内开启该第一画素单元；

在该第一致能周期内输出该第二数据驱动讯号至该主数据线和该次数据线，进而对该第二画素单元进行主充电，以及对该第一画素单元进行预充电；

在该第二致能周期内输出该第一数据驱动讯号至该主数据线，进而对该第一画素单元进行主充电；以及

依据该第一极性和该第二极性来调整该第一和第二致能周期的长度。

2.根据权利要求1所述的液晶显示装置的驱动方法，其特征是另包含：

当该第一极性和该第二极性相反时，缩短该第一致能周期的长度并增加该第二致能周期的长度；

当该第一极性和该第二极性相同时，增加该第一致能周期的长度并缩短该第二致能周期的长度。

3.一种液晶显示装置的驱动方法，其特征是该液晶显示装置包含：

一第一闸极线、一第二闸极线和一第三闸极线；

一主数据线，垂直于该第一闸极线至该第三闸极线；

一次数据线，垂直于该第一闸极线至该第三闸极线；

一第一画素单元，设置于该第一闸极线和该主数据线的交会处；

一第二画素单元，设置于该第一闸极线和该次数据线的交会处；

一第三画素单元，设置于该第二闸极线和该主数据线的交会处；

一第四画素单元，设置于该第二闸极线和该次数据线的交会处；

一第五画素单元，设置于该第三闸极线和该主数据线的交会处；以及

一第六画素单元，设置于该第三闸极线和该次数据线的交会处；

而该驱动方法包含：

依据该第一画素单元至该第六画素单元欲显示影像的灰阶分别提供一第一数据驱动讯号至一第六数据驱动讯号；

在一第一致能周期内同时开启该第一画素单元、该第二画素单元、该第五画素单元和该第六画素单元；

在该第一致能周期内输出该第二数据驱动讯号至该主数据线和该次数据线，进而对该第二画素单元进行主充电，以及对该第一画素单元、该第五画素单元和该第六画素单元进行预充电；以及

在该第二致能周期内输出该第一数据驱动讯号至该主数据线，进而对该第一画素单元进行主充电。

4.根据权利要求3所述的液晶显示装置的驱动方法，其特征是其另包含：

在接续该第二致能周期后的一第三致能周期内同时开启该第三画素单元和该第四画素单元；

在接续该第三致能周期后的一第四致能周期内开启该第三画素单元；

在该第三致能周期内输出该第四数据驱动讯号至该主数据线和该次数据线，进而对该第四画素单元进行主充电，以及对该第三画素单元进行预充电；以及

在该第四致能周期内输出该第三数据驱动讯号至该主数据线，进而对该第三画素单元进行主充电。

5.根据权利要求4所述液晶显示装置的驱动方法，其特征是另包含：

在接续该第四致能周期后的一第五致能周期内同时开启该第五画素单元和该第六画素单元；

在接续该第五致能周期后的一第六致能周期内开启该第五画素单元；

在该第五致能周期内输出该第六数据驱动讯号至该主数据线和该次数据线，进而对该第六画素单元进行主充电，以及对该第五画素单元进行预充电；以及

在该第六致能周期内输出该第五数据驱动讯号至该主数据线，进而对该第五画素单元进行主充电。