CN101729236A - 用于全数字接收机的并行内插装置及方法 - Google Patents

用于全数字接收机的并行内插装置及方法 Download PDF

Info

Publication number
CN101729236A
CN101729236A CN200910238394A CN200910238394A CN101729236A CN 101729236 A CN101729236 A CN 101729236A CN 200910238394 A CN200910238394 A CN 200910238394A CN 200910238394 A CN200910238394 A CN 200910238394A CN 101729236 A CN101729236 A CN 101729236A
Authority
CN
China
Prior art keywords
vector
signal
parallel
symbol
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910238394A
Other languages
English (en)
Inventor
张彧
万晓峰
潘长勇
王英健
符剑
张国敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN200910238394A priority Critical patent/CN101729236A/zh
Publication of CN101729236A publication Critical patent/CN101729236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335—Gardner detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及一种用于全数字接收机的并行内插装置及方法。所述装置包括：输入单元，用于接收经本地时钟采样后的多个采样点，然后进行串并转换；并行内插单元，包括多个内插器，并行进行内插运算；定时误差检测单元，用于提取出时钟误差信号；环路滤波单元，用于根据时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据时钟误差控制信号获取分数间隔信号和符号时钟并反馈到并行内插单元，以控制内插运算。本发明在相同处理速度下降低对芯片乘法速度的要求，提高全数字接收机的整体处理速度。

Description

用于全数字接收机的并行内插装置及方法
技术领域
本发明涉及数字传输技术领域，具体涉及一种用于全数字接收机的并行内插装置及方法。
背景技术
目前在全数字接收机的时钟恢复中所采用的内插方法是串行的。图1示出已有的串行内插实现装置结构图。在图1中可见：时间连续的脉冲幅度调制信号x(t)上的符号脉冲以间隔T均匀分布。之后x(t)由固定频率的本地时钟以间隔Ts进行采样。采样后的离散时间信号x(mTs)由内插器完成内插运算，即对本地采样时钟与符号时钟的差异进行调整，得到用于符号判决的调整后的采样值。
进行内插运算后的信号y(kTi)由定时误差检测器(TED)提取出时钟误差信号E；时钟误差信号E在环路滤波器中进行积分处理后得到时钟误差控制字信号W；根据时钟误差控制字信号W，数控振荡器(NCO)产生出两个控制内插器的信号：符号时钟C和分数间隔信号μ。符号时钟C用于确定参与插值的采样点，分数间隔信号μ用于插值计算。符号时钟C和分数间隔信号μ反馈至内插器，这样这种时钟误差反馈控制方式的时钟环路达到闭合。
串行内插算法成功地解决了全数字接收机的本地的独立采样时钟与接收信号时钟不同步的问题。但是串行内插算法一次只对一个接收信号符号的一个采样点进行内插运算，即需要在一个接收信号符号周期内完成一次乘法运算。这一特性对器件的乘法速度提出了很高的要求，从而限制了整个全数字接收机的运算速度。
在串行内插中，内插器一次为一个采样点进行时钟调整，也就是说，内插器需要在Ti间隔时间完成内插运算(Ti为定时误差检测器TED采用的时钟误差检测算法所需要的一个符号内的内插后的采样点的时间间隔。例如，对于Garnder TED算法，Ti为2Ts；对于谱估计TED算法，Ti为Ts)。图2示出常用的立方多项式内插的Farrow结构。这一特性使得全数字接收机的核心处理芯片，例如FPGA或者ASIC，能支持的乘法速度成为限制全数字接收机处理速度的主要瓶颈。为了突破这一瓶颈，需要研制出在一次内插运算中可以同时处理多个符号的并行内插算法。
发明内容
本发明的目的是提供一种用于全数字接收机的并行内插装置及方法，在相同处理速度下降低对芯片乘法速度的要求，提高全数字接收机的整体处理速度。
为实现上述目的，本发明提供了一种用于全数字接收机的并行内插装置，该装置包括：
输入单元，用于接收经本地时钟采样后的多个采样点，进行串并转换后输入到并行内插单元；
并行内插单元，包括多个内插器，用于并行进行内插运算；
定时误差检测单元，用于接收并行内插单元内插运算后输出的信号，并提取出时钟误差信号；
环路滤波单元，用于根据所提取的时钟误差信号计算出时钟误差控制信号；
数控振荡单元，用于根据所述时钟误差控制信号获取分数间隔信号和符号时钟，并将所述分数间隔信号和符号时钟反馈到并行内插单元，以控制内插运算。
其中，当所述并行内插装置为单符号并行内插装置，
所述输入单元为延时存储器，所述延时存储器用于在接收多个采样点后，对采样点进行串并转换得到矢量输入信号
Figure G2009102383943D00021
并将该矢量输入信号
Figure G2009102383943D00022
输出到并行内插单元，矢量输入信号
Figure G2009102383943D00023
保证完成单符号内所有采样点的内插运算；
所述并行内插单元中内插器个数为单符号内的采样点数，用于并行进行内插运算，得到矢量输出信号
Figure G2009102383943D00031
所述数控振荡单元的输出为矢量分数间隔信号
Figure G2009102383943D00032
及标量符号时钟，所述标量符号时钟用于确定参与插值运算的采样点。
其中，当所述并行内插装置为多符号并行内插装置，
所述输入单元为复合器，所述复合器用于在接收到多符号采样点后，进行串并转换，得到多个列矢量，然后对多个列矢量进行复合处理，得到输入矩阵X，并输出；其中，列矢量个数与多符号个数相同，且每个列矢量完成单符号并行内插运算；
所采用的多符号的并行内插单元由多个单符号的并行内插单元组成，单符号的并行内插单元的个数为多符号的个数，每一单符号的并行内插单元以一列矢量作为输入进行内插运算后得到矢量输出信号各单符号的并行内插单元得到的矢量输出信号
Figure G2009102383943D00034
复合为输出矩阵Y并输出；
所述定时误差检测单元的个数为多符号的个数，每一定时误差检测单元以一矢量输出信号
Figure G2009102383943D00035
作为输入提取出时钟误差信号，各定时误差检测单元得到的时钟误差信号复合为矢量时钟误差信号并输出；
所述环路滤波单元对所述矢量时钟误差信号
Figure G2009102383943D00037
进行并行计算，得到矢量时钟误差控制信号
Figure G2009102383943D00038
所述数控振荡单元根据所述时钟误差控制信号
Figure G2009102383943D00039
并行计算出由矢量分数间隔信号
Figure G2009102383943D000310
组成的分数间隔矩阵M及矢量符号时钟，并将所述分数间隔矩阵和矢量符号时钟反馈给并行内插单元。
其中，所述环路滤波单元包括：
积分信号输入单元，用于接收定时误差检测单元输出的矢量时钟误差信号
积分单元，用于对接收的矢量时钟误差信号
Figure G2009102383943D000312
中的每一分量进行积分，积分运算通过将矢量时钟误差信号
Figure G2009102383943D00041
的全部分量相加后再延迟反馈来进行。
其中，所述定时误差检测单元为采用Gardner算法的定时误差检测器或采用谱估计算法的定时误差检测器。
本发明还提供了一种用于全数字接收机的并行内插方法，该方法包括以下步骤：
S1，接收经本地时钟采样后的多个采样点，进行串并转换后输出；
S2，采用多个内插器组成的并行内插单元，并行进行内插运算；
S3，利用定时误差检测单元接收内插运算后输出的信号，并提取出时钟误差信号；
S4，根据所提取的时钟误差信号计算出时钟误差控制信号；
S5，根据所述时钟误差控制信号获取分数间隔信号和符号时钟，并将所述分数间隔信号和符号时钟反馈到并行内插单元，以控制内插器的内插运算。
其中，当进行单符号并行内插运算时，
步骤S1中，在接收到用于对单符号内进行内插的采样点后，对采样点进行串并转换得到矢量输入信号
Figure G2009102383943D00042
并输出，矢量输入信号
Figure G2009102383943D00043
保证完成单符号内所有采样点的内插运算；
步骤S2中，所述内插器的个数为单符号内的采样点数，多个内插器的并行内插运算得到矢量输出信号
Figure G2009102383943D00044
步骤S5中，所述数控振荡单元的输出为矢量分数间隔信号
Figure G2009102383943D00045
及标量符号时钟，所述标量符号时钟用于确定参与插值运算的采样点。
其中，当进行多符号并行内插运算时，
步骤S1中，在接收到多符号采样点后，进行串并转换，得到多个列矢量，然后对多个列矢量进行复合处理，得到输入矩阵X并输出；其中，列矢量个数与多符号个数相同，且每个列矢量能够完成单符号并行内插；
步骤S2中，所采用的多符号的并行内插单元由多个单符号的并行内插单元组成，个数为多符号的个数，每一单符号的并行内插单元以一列矢量作为输入进行内插运算后得到矢量输出信号各单符号的并行内插单元得到的矢量输出信号
Figure G2009102383943D00052
复合为输出矩阵Y并输出；
步骤S3中，所采用的定时误差检测单元的个数为多符号的个数，每一定时误差检测单元以一矢量输出信号
Figure G2009102383943D00053
作为输入提取出时钟误差信号，各定时误差检测单元得到的时钟误差信号复合为矢量时钟误差信号
Figure G2009102383943D00054
并输出；
步骤S4中，对所述矢量时钟误差信号
Figure G2009102383943D00055
并行计算得到矢量时钟误差控制信号
Figure G2009102383943D00056
步骤S5中，根据所述时钟误差控制信号
Figure G2009102383943D00057
并行计算出由矢量分数间隔信号
Figure G2009102383943D00058
组成的分数间隔矩阵M及矢量符号时钟，并将所述分数间隔矩阵和矢量符合时钟反馈至并行内插单元。
其中，在步骤S5中，通过反馈溢出的矢量分数间隔信号
Figure G2009102383943D00059
控制内插器的内插运算，溢出的矢量分数间隔信号
Figure G2009102383943D000510
满足以下条件：
当矢量分数间隔信号
Figure G2009102383943D000511
的各个分量值在超过[0，1)区间的时刻发生在单个符号内的情况时，
Figure G2009102383943D000512
中单个的超过[0，1)区间的分量值先不进行取模运算，而是等待
Figure G2009102383943D000513
的全部分量一起跳变，其中Ts为本地时钟的采样周期。
其中，步骤S5中溢出的矢量分数间隔信号
Figure G2009102383943D000514
反馈至并行内插单元，指导以下内插运算：
在过采样的情况下，
Figure G2009102383943D000515
跳变前的最后一个单符号中的最后一个采样点被跳过不被作为内插的基点，跳变时的符号时钟周期延长到(N+1)Ts；
在欠采样的情况下，
Figure G2009102383943D000517
跳变前的最后一个符号中的最后一个采样点被重复两次作为内插的基点，
Figure G2009102383943D000518
跳变时的符号时钟周期缩短到(N-1)Ts；
在
Figure G2009102383943D00061
不跳变的时刻，每个采样点作且仅作为内插的基点一次。
利用本发明提供的用于全数字接收机的并行内插装置及方法一次对多个接收信号符号进行内插运算，降低了对器件的乘法运算速度的要求，从而大大提高了整个全数字接收机的运算速度。
附图说明
图1为现有技术中实现串行内插方法的装置结构图；
图2为现有技术中内插器采用立方多项式内插的Farrow结构图；
图3为依照本发明实施方式的用于全数字接收机的并行内插装置结构图；
图4a为本发明实施例1中所采用的一种并行内插单元的结构图；
图4b为本发明实施例1中所采用的另一并行内插单元的结构图；
图5为本发明实施例1中所采用的内插器的结构图；
图6a为现有技术中利用分数间隔信号指导内插器进行内插运算的时钟恢复过程示意图；
图6b为本发明实施例1中在过采样的情况下利用溢出的分数间隔信号指导内插器进行内插运算的时钟恢复过程示意图；
图6c为本发明实施例1中在欠采样的情况下利用溢出的分数间隔信号指导内插器进行内插运算的时钟恢复过程示意图；
图7为本发明实施例1中单符号并行内插仿真波形；
图8为依照本发明另一实施方式的用于全数字接收机的并行内插装置结构图；
图9为本发明实施例2中双符号并行内插的复合器MUX结构图；
图10为本发明实施例2中双符号并行内插中的并行内插单元的结构图；
图11a为本发明实施例2中双符号并行内插中的采用谱估计法的并行TED结构图；
图11b为本发明实施例2中双符号并行内插中的Gardenr算法的并行TED结构图；
图12为本发明实施例2中并行环路滤波单元的结构图；
图13a为本发明实施例2中单符号并行内插中，利用溢出的分数间隔信号指导内插器进行内插运算的时钟恢复过程示意图；
图13b为本发明实施例2中双符号并行内插中，利用溢出的分数间隔信号指导内插器进行内插运算的时钟恢复过程示意图；
图14为本发明实施例中四符号并行内插过程中的各信号波形图；
图15a为现有技术中利用串行内插运算的时钟环路的延迟图；
图15b为本发明实施例中并行内插运算的时钟环路的延迟图；
图16a为本发明实施例中多符号并行内插的时钟误差控制字的总体波形图；
图16b为本发明实施例中多符号并行内插的时钟误差控制字的局部波形图。
具体实施方式
本发明提出的用于全数字接收机的并行内插装置及方法，结合附图和实施例说明如下。
本发明提出的用于全数字接收机的并行内插装置及方法。与已有的串行内插方法不同，并行内插为一帧(单个符号或多个符号)信号同时进行内插处理；而串行内插一次只能为单符号的一个采样点进行内插处理。相应地，并行内插的运算特点由串行内插的标量运算过渡为矩阵运算。本发明与现有技术相比具有矩阵数据结构的运算、分数间隔信号的溢出、和矢量时钟控制的处理这三个不同特点。
本发明所提供的用于全数字接收机的并行内插装置包括：输入单元，用于接收经本地时钟采样后的采样点，进行串并转换后输入到并行内插单元；并行内插单元，包括多个并行进行内插运算的内插器，每一内插器的输入采样点个数为Ni；定时误差检测单元，用于接收并行内插单元内插运算后输出的信号并提取出时钟误差信号；环路滤波单元，用于根据所提取的时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据时钟误差控制信号获取分数间隔信号和符号时钟并反馈到并行内插单元以控制内插运算。
实施例1
依照本发明的一种实施方式，用于全数字接收机的并行内插装置及方法，对单符号或多符号并行进行内插处理。单符号并行内插方法是本发明提出的并行内插方法的基础。单符号并行内插方法把内插运算从一次实现单符号内的一个采样点的内插扩展到一个符号内的所有采样点的内插。单符号并行内插方法为矢量运算。在由单符号并行内插扩展到多符号并行内插时，多符号并行内插的矩阵运算的矩阵信号的每个列矢量的矢量运算对应并行处理的单符号并行内插运算。
如图3所示，依照本发明一种实施方式的用于全数字接收机的并行内插装置包括：
延时存储器，经过本地采样时钟采样后的离散时间信号x(m)首先进入该延迟存储器，对采样点进行串并转换得到矢量输入信号
Figure G2009102383943D00081
并输入到并行内插单元。为一组能够被所采用的定时误差检测TED算法提取出一个符号的时钟误差信息的完备的采样点，维数为Nx。这样处理的数学根据是：多项式内插为有限维线性空间运算，故预先得到并行化的一组完备输入数据。
并行内插单元，包括N个并行进行内插运算内插器，每一内插器输入的采样点个数为Ni，其中N为单符号内的采样点数，并行内插运算得到矢量输出信号
Figure G2009102383943D00083
定时误差检测单元，用于接收矢量输出信号
Figure G2009102383943D00084
并提取出时钟误差信号；
环路滤波单元，用于根据所提取的时钟误差信号计算出时钟误差控制信号；
数控振荡单元，输出为矢量分数间隔信号及用于对单符号进行时钟控制的标量符号时钟。即单符号并行内插的符号时钟与已有串行内插的符号时钟相同。
由于数控振荡单元所获取的矢量分数间隔信号和标量符号时钟反馈到并行内插单元以控制内插器的内插运算，因此上述每个内插器的内插运算为对单符号并行内插的矢量输入信号与并行数控振荡单元产生的矢量分数间隔信号
Figure G2009102383943D00094
进行内插运算，得到矢量输出信号
Figure G2009102383943D00095
为适合于采用的定时误差检测TED算法的能够提取出一个符号的时钟误差信号的一组完备的内插后的数据。
定时误差检测单元为采用Gardner算法的定时误差检测器或采用谱估计TED算法的定时误差检测器，由于TED算法对内插后的采样点的个数要求不同，所以矢量输入信号
Figure G2009102383943D00097
和矢量分数间隔信号
Figure G2009102383943D00098
的维数也相应地不同。例如在立方内插下，使用谱估计TED算法时，
Figure G2009102383943D00099
维数为Nx＝7，
Figure G2009102383943D000910
和
Figure G2009102383943D000911
的维数为N＝4。而在使用Gardner TED算法时，维数为Nx＝6，和
Figure G2009102383943D000914
的维数为N＝2。如图4a所示为所采用的一种并行内插单元结构图，该并行内插单元适合采用谱估计算法的定时误差检测器TED的单符号并行内插。图4b为适合采用Gardner算法的定时误差检测器TED的单符号并行内插单元。
图4a与图4b中的内插器采用并行Farrow结构，Farrow结构为计算一个内插值的基本内插运算单元。如图5所示，并行Farrow结构与现有串行Farrow结构在运算上完全相同。它们的区别在于并行Farrow结构的输入数据已经并行化，进而同时读入。这样并行Farrow结构可以一次计算出内插后的采样点值，而无需像串行Farrow结构那样需依次等待输入数据串行读入。
本实施例中的用于全数字接收机的并行内插方法包括以下步骤：
S1，对多个采样点进行串并转换得到矢量输入信号
Figure G2009102383943D000915
并输出；
S2，采用多个内插器并行进行内插运算，所采用的内插器的个数为单符号内的采样点数，多个内插器的并行内插运算得到矢量输出信号
Figure G2009102383943D00101
S3，采用定时误差检测单元接收矢量输出信号
Figure G2009102383943D00102
并提取出时钟误差信号；
S4，利用环路滤波单元根据所提取的时钟误差信号计算出时钟误差控制信号；
S5，采用数控振荡单元根据所述时钟误差控制信号输出矢量分数间隔信号为
Figure G2009102383943D00103
及用于对单符号进行时钟控制的标量符号时钟，并反馈到并行内插单元控制内插器的内插运算完成时钟恢复。
为了方便讨论，这里的时钟恢复讨论以每个符号大约4个采样点的情况为例；且定时误差检测TED算法以谱估计算法为例，这是为了完整地把4个内插后的采样点都描述出来。其他的定时误差检测TED算法如DTTL和Gardner算法，内插过程可以在此基础上方便地以省略掉部分内插后的采样点来理解。
图6a～图6c示出串行内插和单符号并行内插的比较图。图中以半圆代表每个单符号。同时为讨论方便定义4个理想采样点为：峰点P3、界点P1、和两个腰点P2、P4。对于采用Gardner算法进行TED检测来说，峰点P3和界点P1是两个所需的内插后的采样点。
在图6a示出利用分数间隔信号指导内插器进行串行内插运算的的时钟恢复过程。在过采样(4Ts＜T)的情况下，分数间隔μ下跳变，这时的内插后的采样点会出现一个“重叠”；而在欠采样(4Ts＞T)的情况下，分数间隔μ上跳变，这时的内插后的采样点会出现一个“缝隙”。在串行内插中的时钟恢复是以采样点为单位，定时误差检测TED可以根据符号时钟C的指示逐点在出现“重叠”和“缝隙”的时刻进行调整，从而保证TED计算出正确的时钟误差结果。上述T为本地时钟采样前时间连续的脉冲幅度调制信号x(t)上的周期T，Ts为本地时钟的采样周期。
而在本实施例中单符号并行内插中的时钟恢复是以符号为单位，在出现“重叠”和“缝隙”的时刻无法进行逐点的调整。这时需要采用
Figure G2009102383943D00111
值溢出的方法来保证单符号并行内插的正确结果。
Figure G2009102383943D00112
值溢出是当的各个分量值在超过[0，1)区间的时刻发生在单个符号内的情况时，
Figure G2009102383943D00114
中单个的超过[0，1)区间的分量值先不进行取模运算，而是等待
Figure G2009102383943D00115
的全部分量一起跳变，如图6b。在过采样的情况下，
Figure G2009102383943D00116
跳变前的最后一个符号中的最后一个采样点被跳过不被作为内插的基点，
Figure G2009102383943D00117
跳变时的符号时钟周期延长到(N+1)Ts，N为单符号内的采样点数，即延迟到5Ts；在欠采样的情况下，跳变前的最后一个符号中的最后一个采样点被重复两次作为内插的“基点”，
Figure G2009102383943D00119
跳变时的符号时钟周期缩短到(N-1)Ts，即缩短到3Ts。在
Figure G2009102383943D001110
不跳变的时刻，每个采样作且仅作为内插的基点一次。这样通过溢出的矢量分数间隔信号和符号时钟周期调整的联合处理下，并行内插的矢量输出
Figure G2009102383943D001112
总是保持着正确的结构，即具有适合TED算法的固定内插后采样点顺序的单符号并行内插的TED根据
Figure G2009102383943D001114
的固定结构计算出当前符号的时钟误差值。
图7示出单符号并行内插中各个信号的仿真波形图。从图7中可以看到在分数间隔矢量
Figure G2009102383943D001115
第一次跳变时，
Figure G2009102383943D001116
的3个分量溢出；而在
Figure G2009102383943D001117
的第二次跳变时，
Figure G2009102383943D001118
的2个分量溢出。对比串行输入数据可以见，输入数据在内插点P3中得到了恢复。
实施例2
依照本发明的另一种实施方式，用于全数字接收机的并行内插装置及方法，采用对多符号内的所有采样点同时进行内插处理的单符号并行内插方法。
如图8示出多符号并行内插的总体结构图。其中输入矩阵X、输出矩阵Y、分数间隔矩阵M都由单符号并行内插中的矢量形式的
Figure G2009102383943D001119
Figure G2009102383943D001120
拓展为矩阵形式；时钟误差信号
Figure G2009102383943D001121
时钟恢复控制字帧时钟都由单符号并行内插中的标量形式的E、W、C拓展为矢量形式。该用于全数字接收机的并行内插装置包括：
复合器，在接收完能够完成多符号并行内插的采样点后，对能够完成单符号并行内插的采样点进行串并转换得到一列矢量，多列矢量复合为输入矩阵X并输出。
多个单符号并行内插单元，所采用的单符号并行内插单元的个数为多符号的个数，每一单符号并行内插单元以矩阵X的一列矢量作为输入进行内插运算后得到矢量输出信号
Figure G2009102383943D00121
各单符号并行内插单元得到的矢量输出信号
Figure G2009102383943D00122
复合为输出矩阵Y并输出。
多个定时误差检测单元，其个数为多符号的个数，每一定时误差检测器以一矢量信号作为输入提取出时钟误差信号，各定时误差检测器得到的时钟误差信号复合为矢量时钟误差信号
Figure G2009102383943D00124
并输出；
环路滤波单元，用于对所述矢量时钟误差信号
Figure G2009102383943D00125
并行计算得到矢量时钟误差控制信号
Figure G2009102383943D00126
数控振荡单元，用于根据所述时钟误差控制信号并行计算出由矢量分数间隔信号
Figure G2009102383943D00128
组成的分数间隔矩阵M及矢量符号时钟(帧时钟)并反馈，并反馈到单符号并行内插单元控制内插器的内插运算。
为了讨论方便，定义多符号并行内插的帧。一个帧是指多符号并行内插一次进行内插运算的全部符号。一个帧中包含的符号数定义为帧大小，记为m。m为2、3、4的多符号并行内插被称为双、三、四符号并行内插。
图9示出双符号并行内插中的复合器MUX的结构图。MUX的输出X是一组完备的适用于当前所采用内插算法和TED算法的输入数据。输入矩阵X的每一个列矢量对应一帧中一个符号的输入矢量。
图10示出双符号并行内插中的并行内插单元结构。双符号并行内插器由单符号并行内插单元1和单符号并行内插单元2组成。输入矩阵X和分数间隔矩阵M的对应矢量在矢量形式的帧时钟
Figure G2009102383943D00129
的对应分量的控制下各自完成对应符号的单符号并行内插运算，各自得到的矢量输出
Figure G2009102383943D00131
再复合称为输出矩阵Y。
图11a示出双符号并行内插中采用谱估计法的并行TED结构图。双符号并行内插中的并行TED由两个单符号并行内插TED组成。图11b为双符号并行内插中的Gardenr算法的并行TED结构图。
图12示出双符号并行内插时的环路滤波单元的结构图，环路滤波单元包括：积分信号输入单元，用于接收定时误差检测单元输出的矢量时钟误差信号
Figure G2009102383943D00132
积分单元，用于对接收的矢量时钟误差信号
Figure G2009102383943D00133
中的每一分量进行积分，积分运算由将矢量时钟误差信号
Figure G2009102383943D00134
的全部分量相加再延迟反馈来实现。这样根据矢量时钟误差信号
Figure G2009102383943D00135
并行环路滤波器计算出并行时钟误差控制字信号
Figure G2009102383943D00136
并行NCO根据
Figure G2009102383943D00137
计算出分数间隔矩阵M，并反馈至并行内插器，完成内插运算。
图13a～图13b示出由单符号并行内插到双符号并行内插的演化过程。图13a示出的是一个欠采样的情形。
由单符号并行内插到双符号并行内插的演化是由以下步骤得到的：单符号并行内插中的
Figure G2009102383943D00138
先在时间段上分解为m(帧大小)个不同“相位”。m个相邻的
Figure G2009102383943D00139
的相位组成一个帧；然后帧中的第i个符号延迟(m-i)×4Ts；一帧的m个符号在
Figure G2009102383943D001310
的m个分量控制下分别独立地进行m个单符号并行内插过程，从而完成帧大小为m的多符号并行内插过程，该过程如图13b所示。
在由C到
Figure G2009102383943D001311
的转变过程中，一个值得注意的现象是
Figure G2009102383943D001312
的分量会异步地调整它们各自的周期，也就是说，在过采样时的(4m+1)Ts周期和欠采样时的(4m-1)Ts会在
Figure G2009102383943D001313
的部分分量中率先到来。这种情况出现在
Figure G2009102383943D001314
的跳变出现在一个帧的内部，也就是说，没有出现在两个帧的之间。所以m符号并行内插中的m个单符号并行内插运算并不总是同时发生的。实际上，矢量形式的帧时钟
Figure G2009102383943D001315
是被特意设计为矢量形式，
Figure G2009102383943D001316
的每个分量控制多符号并行内插中的一个单符号并行内插，从而保证多符号并行内插得到正确的内插结果。
图14示出四符号并行内插过程中的各信号波形图。其中在分数间隔矩阵M第一次跳变时，M的第四个列矢量首先跳变。对应地，
Figure G2009102383943D00141
的第四个分量的15Ts周期首先到来。由图14最下面4行的判决矢量可以看到串行输入数据得到了很好的内插运算结果。
多符号并行内插的帧处理原则的一个不可避免的后果就是时钟环的延迟。在串行内插中，每个内插值是由更新到前一个符号的时钟误差控制字W得到的分数间隔值μ控制得到，如图15a中所示；而在多符号并行内插中，当前内插帧的值是由更新到前一个帧的时钟误差控制字矢量
Figure G2009102383943D00142
得到的分数间隔矩阵M控制得到，如图15b中所示。这样，一个帧大小为m的多符号并行内插时钟恢复环中将被引入(m-1)个符号的延迟。图15b示出双符号并行内插中引入一个符号的延迟。
图16示出设置有相同的输入、内插算法、TED算法、和环路滤波算法的单、双、三、四符号并行内插时钟恢复中时钟误差控制字的仿真波形。图16a为单、双、三、四符号并行内插时钟恢复收敛过程中时钟误差控制字的总体波形。可见单、双、三、四符号并行内插时钟恢复中的时钟误差控制字非常相似；图16b为单、双、三、四符号并行内插时钟恢复收敛过程中某一特定时段时钟误差控制字的局部波形。由于单、双、三、四符号并行内插时钟恢复给时钟环引入的延迟各不相同，所以它们的控制字取值非常接近，但有微小的差别。
多符号并行内插中引入的延迟将会不利地影响多符号并行内插的性能。因此当并行内插的帧大小增大时，并行内插的性能会逐渐下降。表一给出在一个欠采样率分别为-0.1％和-1.0％，输入符号总数为500,000比特时，单、双、三、四符号并行内插的误码率。从表一可见并行内插有良好的性能，对于单符号并行内插，在Eb/N0＝0时相对QPSK的理论误码率曲线只有0.01dB的损失，在Eb/N0＝8时相对QPSK的理论误码率曲线只有0.38dB的损失；在并行内插的帧大小逐渐增大时，单、双、三、四符号并行内插时钟恢复误码率依次变差。
本发明提供的用于全数字接收机的并行内插装置及方法，具有以下几个特点：
1)矩阵形式的数据结构：在经由复合器MUX的复合处理之后，原串行输入信号变为矩阵形式的并行输入信号。矩阵形式的输入信号在经由并行内插器做内插运算后，输出矩阵形式的输出信号。进而产生矢量形式的时钟误差信号、时钟误差控制字信号、分数间隔信号，和帧时钟信号。
2)分数间隔信号的“溢出”：为了适应并行内插算法中对多个符号进行处理的要求。并行内插器的分数间隔值可以突破在串行内插运算中的分数间隔值的[0，1]的范围，这一特点被称为并行内插算法中分数间隔值的“溢出”特性，具体见图6b、图6c。
3)矢量帧时钟控制：在并行内插中，由于分数间隔信号值的跳变可以发生在一个帧的内部。因此同一个帧中的每个符号的内插运算可以不在同时完成。这要求同一个帧中的每个符号的内插运算可以非同步地完成，因此要求对应各自独立的时钟分量。每个符号的时钟对应矢量帧时钟信号中的一个分量。
并行内插能够大大提高全数字接收机的处理速度。在每个符号采样N个点的情况下，M符号并行内插可以将原有的串行内插速度提高N×M倍。并行结构也会引入延迟，从而带来误码率性能的损失。这种并行内插方法相对于已有串行内插方法的性能损失仅仅是由并行结构的延迟所带来。而这种延迟是并行结构本来就无法避免的。相比串行内插方法，M符号并行内插方法将会引入M-1个符号的延迟。从单符号到四符号并行内插算法在-0.1％和-1％两种采样频率偏差下的误码率性能由表1给出。表1是多符号并行内插的误码率(共500,000比特输入)。
表1
Figure G2009102383943D00161
本发明适用于应用于通信、遥感等各种场合的全数字接收机中。如用于军事和天气的遥感卫星信号接收机。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种用于全数字接收机的并行内插装置，该装置包括：
输入单元，用于接收经本地时钟采样后的多个采样点，进行串并转换后输入到并行内插单元；
并行内插单元，包括多个内插器，用于并行进行内插运算；
定时误差检测单元，用于接收并行内插单元内插运算后输出的信号，并提取出时钟误差信号；
环路滤波单元，用于根据所提取的时钟误差信号计算出时钟误差控制信号；
数控振荡单元，用于根据所述时钟误差控制信号获取分数间隔信号和符号时钟，并将所述分数间隔信号和符号时钟反馈到并行内插单元，以控制内插运算。
2.根据权利要求1所述的装置，其特征在于，当所述并行内插装置为单符号并行内插装置，
所述输入单元为延时存储器，所述延时存储器用于在接收多个采样点后，对采样点进行串并转换得到矢量输入信号
Figure F2009102383943C00011
并将该矢量输入信号
Figure F2009102383943C00012
输出到并行内插单元，矢量输入信号
Figure F2009102383943C00013
保证完成单符号内所有采样点的内插运算；
所述并行内插单元中内插器个数为单符号内的采样点数，用于并行进行内插运算，得到矢量输出信号
Figure F2009102383943C00014
所述数控振荡单元的输出为矢量分数间隔信号
Figure F2009102383943C00015
及标量符号时钟，所述标量符号时钟用于确定参与插值运算的采样点。
3.根据权利要求1所述的装置，其特征在于，当所述并行内插装置为多符号并行内插装置，
所述输入单元为复合器，所述复合器用于在接收到多符号采样点后，进行串并转换，得到多个列矢量，然后对多个列矢量进行复合处理，得到输入矩阵X，并输出；其中，列矢量个数与多符号个数相同，且每个列矢量完成单符号并行内插运算；
所采用的多符号的并行内插单元由多个单符号的并行内插单元组成，单符号的并行内插单元的个数为多符号的个数，每一单符号的并行内插单元以一列矢量作为输入进行内插运算后得到矢量输出信号
Figure F2009102383943C00021
各单符号的并行内插单元得到的矢量输出信号
Figure F2009102383943C00022
复合为输出矩阵Y并输出；
所述定时误差检测单元的个数为多符号的个数，每一定时误差检测单元以一矢量输出信号
Figure F2009102383943C00023
作为输入提取出时钟误差信号，各定时误差检测单元得到的时钟误差信号复合为矢量时钟误差信号
Figure F2009102383943C00024
并输出；
所述环路滤波单元对所述矢量时钟误差信号
Figure F2009102383943C00025
进行并行计算，得到矢量时钟误差控制信号
Figure F2009102383943C00026
所述数控振荡单元根据所述时钟误差控制信号
Figure F2009102383943C00027
并行计算出由矢量分数间隔信号组成的分数间隔矩阵M及矢量符号时钟，并将所述分数间隔矩阵和矢量符号时钟反馈给并行内插单元。
4.根据权利要求3所述的装置，其特征在于，所述环路滤波单元包括：
积分信号输入单元，用于接收定时误差检测单元输出的矢量时钟误差信号
Figure F2009102383943C00029
积分单元，用于对接收的矢量时钟误差信号
Figure F2009102383943C000210
中的每一分量进行积分，积分运算通过将矢量时钟误差信号
Figure F2009102383943C000211
的全部分量相加后再延迟反馈来进行。
5.根据权利要求1所述的装置，其特征在于，
所述定时误差检测单元为采用Gardner算法的定时误差检测器或采用谱估计算法的定时误差检测器。
6.一种用于全数字接收机的并行内插方法，其特征在于，该方法包括以下步骤：
S1，接收经本地时钟采样后的多个采样点，进行串并转换后输出；
S2，采用多个内插器组成的并行内插单元，并行进行内插运算；
S3，利用定时误差检测单元接收内插运算后输出的信号，并提取出时钟误差信号；
S4，根据所提取的时钟误差信号计算出时钟误差控制信号；
S5，根据所述时钟误差控制信号获取分数间隔信号和符号时钟，并将所述分数间隔信号和符号时钟反馈到并行内插单元，以控制内插器的内插运算。
7.根据权利要求6所述的方法，其特征在于，当进行单符号并行内插运算时，
步骤S1中，在接收到用于对单符号内进行内插的采样点后，对采样点进行串并转换得到矢量输入信号并输出，矢量输入信号
Figure F2009102383943C00032
保证完成单符号内所有采样点的内插运算；
步骤S2中，所述内插器的个数为单符号内的采样点数，多个内插器的并行内插运算得到矢量输出信号
Figure F2009102383943C00033
步骤S5中，所述数控振荡单元的输出为矢量分数间隔信号
Figure F2009102383943C00034
及标量符号时钟，所述标量符号时钟用于确定参与插值运算的采样点。
8.根据权利要求6所述的方法，其特征在于，当进行多符号并行内插运算时，
步骤S1中，在接收到多符号采样点后，进行串并转换，得到多个列矢量，然后对多个列矢量进行复合处理，得到输入矩阵X并输出；其中，列矢量个数与多符号个数相同，且每个列矢量能够完成单符号并行内插；
步骤S2中，所采用的多符号的并行内插单元由多个单符号的并行内插单元组成，个数为多符号的个数，每一单符号的并行内插单元以一列矢量作为输入进行内插运算后得到矢量输出信号
Figure F2009102383943C00035
各单符号的并行内插单元得到的矢量输出信号
Figure F2009102383943C00036
复合为输出矩阵Y并输出；
步骤S3中，所采用的定时误差检测单元的个数为多符号的个数，每一定时误差检测单元以一矢量输出信号
Figure F2009102383943C00041
作为输入提取出时钟误差信号，各定时误差检测单元得到的时钟误差信号复合为矢量时钟误差信号
Figure F2009102383943C00042
并输出；
步骤S4中，对所述矢量时钟误差信号
Figure F2009102383943C00043
并行计算得到矢量时钟误差控制信号
Figure F2009102383943C00044
步骤S5中，根据所述时钟误差控制信号
Figure F2009102383943C00045
并行计算出由矢量分数间隔信号
Figure F2009102383943C00046
组成的分数间隔矩阵M及矢量符号时钟，并将所述分数间隔矩阵和矢量符合时钟反馈至并行内插单元。
9.根据权利要求6～8任一所述的方法，其特征在于，
步骤S5中，通过反馈溢出的矢量分数间隔信号
Figure F2009102383943C00047
控制内插器的内插运算，溢出的矢量分数间隔信号
Figure F2009102383943C00048
满足以下条件：
当矢量分数间隔信号
Figure F2009102383943C00049
的各个分量值在超过[0，1)区间的时刻发生在单个符号内的情况时，
Figure F2009102383943C000410
中单个的超过[0，1)区间的分量值先不进行取模运算，而是等待
Figure F2009102383943C000411
的全部分量一起跳变，其中Ts为本地时钟的采样周期。
10.根据权利要求9所述的方法，其特征在于，步骤S5中溢出的矢量分数间隔信号
Figure F2009102383943C000412
反馈至并行内插单元，指导以下内插运算：
在过采样的情况下，
Figure F2009102383943C000413
跳变前的最后一个单符号中的最后一个采样点被跳过不被作为内插的基点，
Figure F2009102383943C000414
跳变时的符号时钟周期延长到(N+1)Ts；
在欠采样的情况下，
Figure F2009102383943C000415
跳变前的最后一个符号中的最后一个采样点被重复两次作为内插的基点，
Figure F2009102383943C000416
跳变时的符号时钟周期缩短到(N-1)Ts；
在
Figure F2009102383943C000417
不跳变的时刻，每个采样点作且仅作为内插的基点一次。
CN200910238394A 2009-12-07 2009-12-07 用于全数字接收机的并行内插装置及方法 Pending CN101729236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910238394A CN101729236A (zh) 2009-12-07 2009-12-07 用于全数字接收机的并行内插装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910238394A CN101729236A (zh) 2009-12-07 2009-12-07 用于全数字接收机的并行内插装置及方法

Publications (1)

Publication Number Publication Date
CN101729236A true CN101729236A (zh) 2010-06-09

Family

ID=42449524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910238394A Pending CN101729236A (zh) 2009-12-07 2009-12-07 用于全数字接收机的并行内插装置及方法

Country Status (1)

Country Link
CN (1) CN101729236A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051422A (zh) * 2012-12-18 2013-04-17 中兴通讯股份有限公司 信号间延迟处理方法及装置
CN103178805A (zh) * 2011-12-20 2013-06-26 中兴通讯股份有限公司 插值滤波器输出控制方法、装置及***
CN103607365A (zh) * 2013-11-14 2014-02-26 成都林海电子有限责任公司 一种适用于卫星遥感信号的数据解调方法
CN103746790A (zh) * 2013-12-18 2014-04-23 中国电子科技集团公司第五十四研究所 一种基于内插的全数字高速并行定时同步方法
CN103812594A (zh) * 2014-02-26 2014-05-21 清华大学 一种无数据辅助的并行时钟同步方法及***
CN104301087A (zh) * 2014-09-24 2015-01-21 重庆邮电大学 一种数字调相信号的定时误差矫正方法
CN104375003A (zh) * 2014-11-10 2015-02-25 千江（上海）信息科技有限公司 零压降设备中提升采样点的方法
CN104579238A (zh) * 2014-12-03 2015-04-29 西安电子科技大学 应用于全数字接收机的基于shur算法的插值滤波器
CN106130546A (zh) * 2016-07-18 2016-11-16 北京邮电大学 一种相位检测方法和装置
CN106716943A (zh) * 2015-05-12 2017-05-24 华为技术有限公司 一种符号同步方法及装置
CN110247751A (zh) * 2018-11-15 2019-09-17 浙江大华技术股份有限公司 正交幅度调制qam信号位同步的方法、装置及存储介质
WO2022057867A1 (zh) * 2020-09-16 2022-03-24 中兴通讯股份有限公司 环路滤波器、定时恢复方法和装置
CN115361037A (zh) * 2022-10-20 2022-11-18 长沙驰芯半导体科技有限公司 一种慢衰落信道下的超宽带rake接收方法及装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178805A (zh) * 2011-12-20 2013-06-26 中兴通讯股份有限公司 插值滤波器输出控制方法、装置及***
CN103178805B (zh) * 2011-12-20 2018-02-02 亚太卫星宽带通信（深圳）有限公司 插值滤波器输出控制方法、装置及***
CN103051422B (zh) * 2012-12-18 2018-08-17 南京中兴新软件有限责任公司 信号间延迟处理方法及装置
CN103051422A (zh) * 2012-12-18 2013-04-17 中兴通讯股份有限公司 信号间延迟处理方法及装置
WO2014094451A1 (zh) * 2012-12-18 2014-06-26 中兴通讯股份有限公司 信号间延迟处理方法及装置
CN103607365A (zh) * 2013-11-14 2014-02-26 成都林海电子有限责任公司 一种适用于卫星遥感信号的数据解调方法
CN103746790A (zh) * 2013-12-18 2014-04-23 中国电子科技集团公司第五十四研究所 一种基于内插的全数字高速并行定时同步方法
CN103812594A (zh) * 2014-02-26 2014-05-21 清华大学 一种无数据辅助的并行时钟同步方法及***
CN104301087A (zh) * 2014-09-24 2015-01-21 重庆邮电大学 一种数字调相信号的定时误差矫正方法
CN104375003A (zh) * 2014-11-10 2015-02-25 千江（上海）信息科技有限公司 零压降设备中提升采样点的方法
CN104375003B (zh) * 2014-11-10 2017-06-06 千江（上海）信息科技有限公司 零压降设备中提升采样点的方法
CN104579238A (zh) * 2014-12-03 2015-04-29 西安电子科技大学 应用于全数字接收机的基于shur算法的插值滤波器
CN104579238B (zh) * 2014-12-03 2018-06-05 西安电子科技大学 应用于全数字接收机的基于Schur算法的插值滤波器
CN106716943A (zh) * 2015-05-12 2017-05-24 华为技术有限公司 一种符号同步方法及装置
CN106716943B (zh) * 2015-05-12 2019-11-29 华为技术有限公司 一种符号同步方法及装置
CN106130546A (zh) * 2016-07-18 2016-11-16 北京邮电大学 一种相位检测方法和装置
CN106130546B (zh) * 2016-07-18 2019-03-15 北京邮电大学 一种相位检测方法和装置
CN110247751A (zh) * 2018-11-15 2019-09-17 浙江大华技术股份有限公司 正交幅度调制qam信号位同步的方法、装置及存储介质
CN110247751B (zh) * 2018-11-15 2022-05-03 浙江芯昇电子技术有限公司 正交幅度调制qam信号位同步的方法、装置及存储介质
WO2022057867A1 (zh) * 2020-09-16 2022-03-24 中兴通讯股份有限公司 环路滤波器、定时恢复方法和装置
CN115361037A (zh) * 2022-10-20 2022-11-18 长沙驰芯半导体科技有限公司 一种慢衰落信道下的超宽带rake接收方法及装置

Similar Documents

Publication Publication Date Title
CN101729236A (zh) 用于全数字接收机的并行内插装置及方法
EP0881764B1 (en) Digital filter
US6556640B1 (en) Digital PLL circuit and signal regeneration method
FI84954B (fi) Anordning foer mottagning av digital data.
JPH08265383A (ja) 単一の補間調整フィルタを有するマルチレート受信装置およびその方法
US20090323878A1 (en) Communication appartus
CN103746790A (zh) 一种基于内插的全数字高速并行定时同步方法
KR101355580B1 (ko) 나이캠 오디오 신호 리샘플러
CN107306178A (zh) 时脉数据回复装置与方法
CN104717051B (zh) 一种并行解调位同步中的插值估计方法
CN101242258B (zh) 产生计数器信号的设备及重构时钟信号的设备
JP2002100988A (ja) Ａ／ｄ変換入力遅延補正装置、方法、記録媒体
JP2006279332A (ja) タイミングリカバリ回路及び間引きクロック生成方法
US6985546B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
US20030065463A1 (en) Digital sample sequence conversion device
JPH0577990B2 (zh)
CN101002407B (zh) 样本获取定时调整
CN101521567B (zh) 取样方法及其数据恢复电路
WO2016138147A1 (en) Synchronization through waveform correlation
US8242829B1 (en) Multichannel interpolator
CN110046125B (zh) 一种同频连续串行数据同步方法及装置
US7321647B2 (en) Clock extracting circuit and clock extracting method
JP5039623B2 (ja) Ａ／ｄ変換装置
US6744835B1 (en) Methods and apparatus for implementing an interpolation finite impulse response (FIR) filter for use in timing recovery
CN101807917A (zh) 用于多路数据流接收器的信号偏移消除模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100609