CN101727517A - 对外形变化的影响建模的光刻过程模型的确定方法和装置 - Google Patents

Abstract

一个实施例提供一种用于确定光刻过程的过程模型的***。光刻过程可以使用多个曝光和显影步骤以在晶片上产生特征。当光刻过程用布局将晶片曝光时候，晶片可能包括由先前曝光和显影步骤造成的外形变化。过程模型可以用来预测当用第二布局将晶片曝光时在晶片上产生的图案，其中晶片包括在用第一布局将晶片曝光时产生的抗蚀剂特征所造成的外形变化。过程模型可以包括第一项和第二项，其中第一项与第一布局和第二布局之和进行卷积，并且其中第二项与第二布局进行卷积。

Description

对外形变化的影响建模的光刻过程模型的确定方法和装置

技术领域

本发明主要地涉及电子设计自动化。具体而言，本发明涉及用于确定对外形(topography)变化的影响进行建模的光刻过程模型的方法和装置。

背景技术

计算技术的迅速发展可以主要归功于半导体制造技术的改进，其使得有可能将数以千万计的器件集成到单个芯片上。

过程模型普遍用来对半导体制造过程进行建模。过程模型可以在半导体芯片的设计期间用于诸多应用中。例如，过程模型普遍用于对布局进行校正以补偿半导体制造过程的不期望效果。

过程模型的不精确可能对使用这些模型的应用的效能产生负面影响。例如，光刻过程模型的不精确可能减少光学邻近校正(OPC)的效能。一些光刻过程使用多个曝光和显影步骤以印刷所需特征。常规过程模型没有对这样的光刻过程精确地进行建模。因此希望为使用多个曝光和显影步骤的光刻过程确定精确的过程模型。

发明内容

本发明的一个实施例提供一种确定对外形变化的影响进行建模的光刻过程模型的***。常规光刻过程模型假设晶片的表面是平坦的。然而，这一假设对于使用多个曝光和显影步骤的光刻过程而言可能并非如此。具体而言，晶片的表面在进行第一曝光和显影步骤时可能是平坦的，但是对于后续曝光和显影步骤，晶片的表面可能具有外形变化。

具体而言，光刻过程可以使用第一布局对晶片进行曝光，之后使用第二布局对晶片进行曝光。当使用第二布局对晶片进行曝光时，晶片的表面可能包括在使用第一布局对晶片进行曝光时产生的抗蚀剂特征所造成的外形变化。

本发明的一些实施例可以使用外形项以对外形变化对于第二曝光和显影步骤的影响进行建模。具体而言，过程模型可以包括外形变化项，该外形变化项可以包括第一项和第二项。第一项可以与第一布局函数和第二布局函数之和进行卷积，其中第一布局函数代表第一布局，而第二布局函数代表第二布局。第二项可以与第二布局函数进行卷积。

在一些实施例中，第一项和第二项可以在不同图像深度处对第二曝光和显影过程进行建模。具体而言，第一项可以对第二曝光和显影过程在晶片的表面生成的空间图像进行建模，而第二项可以对第二曝光和显影过程在晶片的表面以下生成的空间图像进行建模。

另外，在一些实施例中，第一项和第二项仅使用低阶泽尔尼克(Zernike)多项式以使过程模型更高效。具体而言，第一项和第二项中所使用的低阶泽尔尼克多项式可能不足以对空间图像进行精确建模。然而，由于外形变化相对地平稳，所以可以通过仅使用低阶泽尔尼克多项式而以充分的精确度对它们的影响进行建模。

附图说明

图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种阶段；

图2图示了根据本发明一个实施例的典型的光学***；

图3A图示了根据本发明一个实施例的使用了多个曝光和显影步骤和单个蚀刻步骤的光刻过程；

图3B图示了根据本发明一个实施例的使用多个曝光、显影和蚀刻步骤的光刻过程；

图3C图示了根据本发明一个实施例的在曝光和显影步骤期间晶片表面上的外形变化；

图4绘制了对根据本发明一个实施例的用于确定对外形变化的影响进行建模的光刻过程模型的过程进行图示的流程图；

图5绘制了对根据本发明的一个实施例可以如何使用光刻过程模型进行图示的流程图；

图6图示了根据本发明一个实施例的计算机***。

具体实施方式

给出以下描述以使本领域技术人员能够实现和利用本发明，该描述提供于特定应用及其要求的背景下。对所公开的实施例的各种修改对于本领域技术人员而言是明显清楚的，并且这里所限定的一般原理可以适用于其它实施例和应用，而不脱离本发明的精神实质和范围。因此，本发明不限于所示实施例，而是将被赋予以与这里公开的原理和特征相一致的最广范围。

集成电路(IC)设计流程

图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种阶段。

该过程通常从使用EDA过程(步骤110)来实现的产品理念(步骤100)开始。一旦设计成形，通常离带(tap-out)(事件140)该设计，并且该设计经过制作过程(步骤150)以及封装和组装过程(步骤160)以产生成品芯片(结果170)。

EDA过程(步骤110)包括下文仅出于示例目的而描述的步骤112-130，而其并非用来限制本发明。具体而言，实际的集成电路设计可能要求设计者在与下述序列不同的序列中完成设计步骤。

***设计(步骤112)：在这一步骤中，设计者描述他们想要实施的功能。他们也可以进行假设计划以完善功能、检验成本等。硬件-软件架构划分可以发生在这一阶段。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括Model Architect、、System Studio和Design

逻辑设计和功能验证(步骤114)：在这一阶段，编写用于***中的模块的VHDL或者Verilog代码，并且检验该设计的功能的精确性。具体而言，检验该设计以保证它产生正确输出。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括

、Design

、Magellan^TM、

、ESP和

综合和测试设计(步骤116)：在这一阶段VHDL/Verilog可以被转译成网表。可以针对目标技术优化网表，并且可以设计和实施测试以检验成品芯片。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括Design

、Physical

Test Compiler、Power Compiler^TM、FPGA Compiler、

和Design

网表验证(步骤118)：在这一步骤中，针对与时序约束的遵守性和与VHDL/Verilog源代码的对应性对网表进行检查。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括

、Prime

和

设计规划(步骤120)：这里，对用于芯片的总体平面布置图进行建造和分析以进行定时和顶级线路布置。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括Astro^TM和ICCompiler产品。

物理实现(步骤122)：在这一步骤发生放置(对电路元件的定位)和线路布置(对电路元件的连接)。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括Astro^TM和ICCompiler产品。

分析和提取(步骤124)：在这一阶段，在晶体管级验证电路功能；这转而允许假设完善。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括AstroRail^TM、PrimeRail、Prime

和Star-RCXT^TM。

物理验证(步骤126)：在这一步骤中，为确保制造、电气问题、光刻问题和电路的正确性对设计进行检查。Hercules^TM是可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品。

解析度增强(步骤128)：这一步骤涉及到对布局的几何形状进行操控以提高设计的可制造性。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括Proteus/Progen、ProteusAF和P SMGen。

掩模数据预备(步骤130)：这一步骤提供用于产生掩模以产生成品芯片的“离带”数据。可以在这一步骤使用的来自Synopsys公司的示例性的EDA软件产品包括

系列产品。

可以在解析度增强期间利用本发明的一些实施例(步骤128)。

过程模型

过程模型对通常涉及到复杂物理和化学交互作用的一个或者多个半导体制造过程的性能进行建模。可以将过程模型表示为内核的加权求和，其中通过将内核系数和/或参数与经验数据拟合或者校准来确定内核系数。过程模型可以包括用来对光学***进行建模的内核(例如过程模型可以包括从光学***的传输交叉系数矩阵导出的内核)，并且它也可以包括用来对在用掩模布局将晶片曝光之后应用于晶片的物理和化学过程进行建模的内核。

通常通过将正在建模的半导体制造过程应用于一个或者多个测试布局来生成经验数据。例如，光刻过程可以用来在晶片上印刷测试布局。接着，可以通过测量特征的关键尺寸(CD)来获得经验数据。未校准的过程模型然后可以与经验数据进行拟合以获得对光刻过程进行建模的校准的过程模型。

一旦确定过程模型，它可以在半导体芯片的设计和制造期间用于诸多应用中。例如，过程模型通常用来支持光学邻近校正(OPC)和解析度增强技术(RET)。这些模型可以允许在离带流程期间在合理的期限内的全芯片数据库操控。

未校准的过程模型通常包括与参数和/或系数相关联的分量。在校准期间，参数和/或系数可以令人满意地与经验数据进行拟合以获得最终过程模型。过程模型中的一个分量通常是设计成对特定物理效果进行建模的数学表达式。例如，可以将过程模型表示为其中k_i是分量或者内核，而c_i是与k_i相关联的系数。经验数据可以包括例如CD的所需性质在布局中的不同位置的值。一旦过程模型与经验数据相拟合，它接着可以用来预测所需性质用于其它布局的值。

可能无法校准系数值从而使预测的数据与经验数据精确地匹配。即使可获得精确拟合，但是可能并不需要它，因为所得到的过程模型可能没有恰当地内插和/或外插。通常，统计拟合技术用来确定参数和/或系数，从而使得经验数据与预测的数据之间的误差最小。在一个实施例中，***可以使用最小平方拟合技术以确定参数和/或系数值。

如果过程模型适当地内插和外插，即如果过程模型在它应用于与在拟合过程期间使用的布局不同的布局时生成精确的结果，则认为它是鲁棒的。一般而言，过程模型使用建模函数或者内核越少，它就越鲁棒。然而，使用更少的内核可能降低过程模型的精确性。因此，通常在过程模型的鲁棒性与精确性之间进行权衡。

光刻过程模型

可以使用统计建模和/或物理建模来确定过程模型。统计建模技术通常将通用建模函数和与经验数据相拟合的系数和/或参数一起使用。注意到，统计模型所用的函数通常并不基于基本物理过程的工作；它们代之以是可以用来拟合任一种经验数据的有普适性的建模函数。

与统计建模不同的是，物理建模试图对基本物理过程进行建模。例如，用于光刻过程的物理模型将通常包括光学模型和叠层模型。光学模型可以对用来将抗蚀剂曝光的光学***进行建模，而叠层模型可以在用辐射将叠层(例如光阻剂、防反射涂层等)曝光时对其性能进行建模。

光学模型

光刻过程模型中的光学模型通常基于对部分相干光学***的性能进行建模的霍普金斯(Hopkins)模型。

图2图示了根据本发明一个实施例的典型光学***。

来自源202的辐射可以由聚光器204准直(collimate)。准直的光然后通过掩模206、孔208、透镜体210并且在晶片212上形成图像。

可以使用以下表达式来描述霍普金斯模型：

$I(x,y)=\∫\∫\∫\∫J(x^{\′},y^{\′};x^{\′\′},y^{\′\′})\⊗L(x,y;x^{\′},y^{\′}){\⊗L}^{*}(x,y;x^{\′\′},y^{\′\′})d{x}^{\′}{\mathrm{dy}}^{\′}{\mathrm{dx}}^{\′\′}{\mathrm{dy}}^{\′\′},$

其中I(x，y)是在晶片上的点(x，y)处的光学密度，L(x，y；x′，y′)是光源和掩模的集总模型，L^*是L的复共轭，而J(x′，y′；x″，y″)对光在掩模上的两点之间的非相干性进行建模。集总模型(L)实质上将掩模视为光源阵列。具体而言，L(x，y；x′，y′)对掩模上作为点源的点(x′，y′)进行建模，而J(x′，y′；x″，y″)对从掩模上的点(x′，y′)和(x″，y″)发散的光之间的非相干性进行建模。可以将集总模型(L)表示为掩模与源之间的卷积。例如，可以使用掩模模型和源模型将集总模型表示如下：

$L(x,y;x^{\′},y^{\′})=M(x^{\′},y^{\′})\⊗K(x,y;x^{\′},y^{\′}),$

其中M(x′，y′)对掩模进行建模，而K(x，y；x′，y′)对源进行建模。

霍普金斯模型可以用来确定对光学***进行建模的称为传输交叉系数(TCC)矩阵的4D(四维)矩阵。然后可以使用正交2D(二维)内核的集合来表示TCC矩阵。可以使用TCC矩阵的特征函数来确定正交内核的集合。可以通过将2D内核的集合与掩模进行卷积来确定晶片上的特征。可以在Alfred Kwok-Kit Wong于2005年在SPIE-International Society for Optical Engine发表的Optical Imagingin Projection Microlithography和Grant R.Fowles于1998年由Dover出版社出版的Introduction to Modern Optics第2版中找到关于光刻和过程建模的一般信息。

在一个实施例中，***使用被称为泽尔尼克多项式的正交函数的集合来表示光学***。泽尔尼克多项式由形式与在光学***中经常观测到的畸变类型相同的项组成。例如，一个泽尔尼克多项式可以与散焦相关联，而另一泽尔尼克多项式可以与倾斜相关联，等等。可以使用表达式来表示光学***，其中z_i是泽尔尼克多项式，而c_i是与z_i相关联的光学系数。

一个实施例也使用光学模型中的泽尔尼克多项式以对叠层层进行建模。具体而言，叠层模型使用与光学模型相同的正交函数，但是参数和/或系数不同。在将光学模型用于对叠层的性能进行建模背后的直觉如下：由于光学模型被用来描述光在流体相态的介质中的性能，所以相同模型也可以用来描述光在叠层介质中的性能。注意到，可以使用诸如光阻剂厚度、防反射涂层(ARC)厚度、ARC折射率、ARC扩散参数等物理参数来确定叠层模型中的一些参数。

仅出于示例和描述的目的而呈现了对光刻过程模型的前文描述。其本意并非在于穷举本发明或者使本发明限于所公开的形式。因而，本领域技术人员将清楚许多修改和变化。

双构图

常规光刻过程在它们可以印刷的最小特征尺寸方面接近于达到它们的物理限制。因此，半导体业界正在积极地考虑各种使得特征尺寸更进一步小型化的技术。一种这样的技术称为双构图，这一般指代一种使用多个曝光和/或显影步骤以产生所需特征的光刻过程。

图3A图示了根据本发明一个实施例的使用多个曝光和显影步骤和单个蚀刻步骤的光刻过程。

在步骤302中，对晶片进行第一曝光和显影过程以产生抗蚀剂特征308和310。接着在步骤304中，对晶片进行第二曝光和显影过程以产生抗蚀剂特征312和314。在步骤306中，可以对晶片进行蚀刻过程以在晶片的表面上产生特征316。(注意术语“晶片的表面”是指当前存在于晶片上的最顶层的表面。)

以此方式，双构图过程可以使用多个曝光和显影步骤，以产生比通过使用单个曝光和显影步骤可以印刷的最小特征更小的特征。

仅出于示例和描述的目的已经呈现了图3A中所示双构图过程，并且它仅仅是许多可能的双构图过程中的一种过程。例如，可以“冻结”第一曝光和显影过程所产生的抗蚀剂特征，从而“冻结”的抗蚀剂特征免受晶片在第二曝光和显影步骤期间所经历的化学和物理过程的影响。

另外，一些双构图过程可以使用不同数目或者不同序列的曝光、显影和蚀刻过程。具体而言，图3B图示了根据本发明一个实施例的使用多个曝光、显影和蚀刻步骤的光刻过程。

在步骤352中，对晶片进行第一曝光和显影过程以产生抗蚀剂特征360和362。接着在步骤354中，对晶片进行蚀刻过程以在晶片的表面上产生特征364。

在步骤356中，在晶片的表面上涂覆另一抗蚀剂层，并且对晶片进行第二曝光和显影过程以产生抗蚀剂特征366、368和370。接着在步骤358中，再次对晶片进行蚀刻过程以在晶片的表面上产生特征372。

无论使用哪一种双构图过程，***通常接收具有不能使用单个曝光和显影步骤来印刷的图案的布局。***然后确定用来通过使用多个曝光和显影步骤来产生所需特征的两个或者更多布局。例如在图3A中，第一布局可以用来产生抗蚀剂特征308和310，而第二布局可以用来产生抗蚀剂特征312和314。

另外，无论使用哪一种双构图过程，通常对如下晶片进行第二(或者第三、第四等)曝光和显影步骤，该晶片的表面具有由先前曝光和显影步骤造成的外形变化。

图3C图示了根据本发明一个实施例在曝光和显影步骤期间在晶片的表面上的外形变化。具体而言，图3C图示了图3A中所示双构图过程中的第二曝光和显影过程。

第一曝光和显影过程通过使用第一布局来产生抗蚀剂特征308和310。在步骤380中，用抗蚀剂层382涂覆晶片并且使用第二布局将晶片曝光。注意：抗蚀剂层382具有外形变化，因为在由先前曝光和显影过程产生的现有抗蚀剂特征的顶部上涂覆抗蚀剂层。

已经提出对双构图过程的前文描述以便说明其中晶片的表面可能具有外形变化的一些情形。然而，本发明的实施例不限于双构图过程。具体而言，本领域技术人员将清楚，无论何时想要对外形变化对于光刻过程的影响进行建模，都可以利用本发明的实施例。

对外形变化的影响进行建模

晶片表面上的外形变化以至少两种方式影响空间图像。首先，外形变化由于从斜面反射的光线而造成衍射。例如在图3C中，用于抗蚀剂特征312和314的空间图像将受从抗蚀剂层382中的“凸起”和“凹陷”的斜面反射的光线影响。其次，外形变化造成在与标称图像深度不同的距离处形成空间图像的部分。例如，在“凸起”的顶部形成的空间图像处于与在“凹陷”的底部形成的图像不同的曝光深度。

由于外形变化影响空间图像，所以它们影响最终印刷在晶片上的特征的尺度和形状。这些外形变化的影响在当前集成密度不可忽略并且有望在将来变得更明显。因此，希望确定用于对外形变化的影响进行建模的方法和技术。

注意有可能通过执行基于麦克斯韦方程进行的充分模拟来模拟外形变化的影响。然而，这一方式不切实际，因为完成模拟可能需要很长时间。例如根据一项估计，完成针对45nm层的充分模拟可能需要3000年。

本发明的一个实施例提供用于对外形变化对于光刻过程的影响高效地进行建模的***和技术。具体而言，一个实施例使用以下理解以对外形变化的影响高效地进行建模。

第一理解在于，通过使用在不同曝光深度处对空间图像进行建模的多个光刻模型来对外形变化的影响进行建模。注意常规过程模型通常在标称图像深度处确定空间图像。然而，由于外形变化造成在不同曝光深度处形成空间图像，所以本发明的一些实施例通过使用在不同曝光深度处对空间图像进行建模的多个光刻模型来对这一效果进行建模。注意由于光学模型通常是物理模型(例如基于霍普金斯模型)，所以可以通过改变光学模型中的适当参数来改变光刻过程模型的曝光深度。

第二理解在于，将外形变化项与第一布局函数和第二布局函数的加权求和进行卷积，其中第一布局函数代表第一曝光和显影过程中所用的第一布局，而第二布局函数代表第二曝光和显影过程中所用的第二布局。

注意，在第一布局上的图案与在晶片表面上的外形变化有关。因此，将外形变化项与第一布局函数和第二布局函数的加权求和进行卷积可以帮助对外形变化的影响进行建模。这一理解有悖直觉，因为常规过程模型将过程模型内核与在曝光和显影过程中所用的布局函数进行卷积。换句话说，由于在第二曝光和显影过程期间没有使用第一布局，所以使用第一布局函数以对第二曝光和显影过程所生成的图案进行建模有悖直觉。

第三理解在于，通过仅使用低阶泽尔尼克多项式对外形变化的影响进行建模来使过程模型更高效。同样，这一理解有悖直觉，因为通常需要使用高阶泽尔尼克多项式定义对空间图像精确地进行建模。然而由于知道外形变化相对地平稳，所以可以忽略高阶泽尔尼克多项式，由此加速模拟速度。

具体而言，在一个实施例中，用于第二曝光和显影过程的空间图像强度I₂可以表达为：

$I_2=P_2\⊗M_2+I_T,$

其中P₂是对第二曝光和显影过程进行建模，而不考虑外形变化的影响的过程模型，M₂是代表第二布局的函数，而I_T是外形变化对空间图像密度的影响。

外形变化的影响I_T可以表达为：

$I_T=P_{2a}\⊗(M_1+M_2)-P_{2b}\⊗M_2,$

其中P_2a是在第一图像深度处对第二曝光和显影过程进行建模的过程模型，P_2b是在第二图像深度处对第二曝光和显影过程进行建模的过程模型，而M₁是代表第一布局的函数。用于I_T的表达式可以视为一种用以通过使用M₁(代表外形变化)和M₂产生干涉图案、然后部分地去除M₂的作用，来隔离M₁对第二曝光和显影过程的影响的方式。

过程模型P₂、P_2a和P_2b可以表达为泽尔尼克多项式的加权求和。P₂、P_2a和P_2b可以使用泽尔尼克多项式的不同集合和系数值的不同集合。在一个实施例中，P_2a和P_2b仅使用较低阶泽尔尼克多项式。具体而言，在一个实施例中，P₂使用比P_2a或者P_2b中所用的最高阶泽尔尼克多项式更高阶的至少一个泽尔尼克多项式。

在一个实施例中，通过使用第一组过程数据拟合泽尔尼克系数来确定P₂，该过程数据通过仅使用第二曝光和显影过程来生成。换句话说，没有使用第一曝光和显影过程来拟合P₂；代之以通过直接地利用第二曝光和显影过程来生成第一组过程数据。一旦确定了P₂，则可以通过使用过程其后跟随着第二曝光和显影过程的第一曝光和显影过程，来生成第二组过程数据。第二组过程数据然后可以用来针对P_2a和P_2b拟合泽尔尼克系数。在另一实施例中，没有生成第一组过程数据；取而代之，***使用第二组过程数据来针对P₂、P_2a和P_2b拟合泽尔尼克系数。

仅出于示例和描述的目的而已经公开了前文描述，并且本领域技术人员将清楚存在许多修改和变化。例如在一种变化中，P_2a可以与M₁和M₁的加权求和进行卷积。换句话说，可以将I_T表示为

其中α和β是可以在模型拟合期间确定的权重。

用于确定和使用过程模型的过程

图4绘制了对根据本发明一个实施例的用于确定对外形变化的影响进行建模的光刻过程模型的过程进行图示的流程图。

如上所述，一些光刻过程使用多个曝光和显影过程以在层上产生特征。具体而言，光刻过程可以使用第一布局以使晶片接受第一曝光和显影过程，并且之后使用第二布局以使晶片接受第二曝光和显影过程。当晶片接受第二曝光和显影过程时，晶片的表面可以包括至少部分地由于第一曝光和显影过程而产生的外形变化。

在操作期间，***可以接收过程数据，该过程数据包括在对晶片进行第二曝光和显影过程后对图案的关键尺寸测量(步骤402)。

接着，***可以确定未校准的过程模型，其中未校准的过程模型包括对外形变化对于第二曝光和显影过程的影响进行建模的外形项(步骤404)。

在一个实施例中，外形项可以包括第一项和第二项，其中第一项与第一布局函数和第二布局函数之和进行卷积，其中第一布局函数代表第一布局而第二布局函数代表第二布局，并且其中第二项与第二布局函数进行卷积。

***然后可以通过将未校准的过程模型与过程数据进行拟合来确定过程模型(步骤406)。

图5绘制了对根据本发明一个实施例可以如何使用光刻过程模型进行图示的流程图。

过程模型可以用来确定印刷指示符，该指示符表明晶片在接受光刻过程时是否预计过程在晶片上的评估点处印刷特征。

具体而言，该过程可以通过接收代表第一布局的第一布局函数并且接收代表第二布局的第二布局函数来开始(步骤502)。

接着，***可以接收对光刻过程进行建模的过程模型，其中过程模型包括对外形变化对于第二曝光和显影过程的影响进行建模的外形项(步骤504)。

***然后可以通过以下操作来确定印刷指示符：将外形项中的第一项与第一布局函数和第二布局函数之和进行卷积；并且将外形项中的第二项与第二布局函数进行卷积(步骤506)。注意：在评估点进行卷积。

接着，***可以对印刷指示符与阈值进行比较以确定是否可能在评估点印刷特征。具体而言，在一个实施例中，印刷指示符代表在晶片的表面上的一点处的空间图像密度，而阈值代表为了将抗蚀剂的特性改变充分数量以便造成在晶片上最终印刷图案而需要的能量数量。

图6图示了根据本发明一个实施例的计算机***。

计算机***602包括处理器604、存储器606和存储设备608。计算机***602可以与显示器614、键盘610和指示设备612相耦合。存储设备608可以存储布局616、过程模型618、过程数据620和应用622。

过程数据620可以包括当在双构图过程中使用布局616时在晶片的表面上印刷的特征的关键尺寸测量。应用622可以包括指令，这些指令在由处理器604执行时使得计算机***602实现用于确定或者使用过程模型的方法。

在操作期间，计算机***602可以在存储器606中加载应用622。接着，***可以确定未校准的过程模型、然后使用过程数据620来拟合未校准的过程模型。一旦拟合，则***可以通过存储相关联的参数和/或系数而在储存器608中存储过程模型。具体而言，在一个实施例中，***可以通过存储参数、系数、内核标识符以及将参数和系数与它们的相应内核标识符相关联的信息来存储过程模型。内核标识符可以是标识内核的串，或者它可以是代表内核的表达式。接着，***可以使用过程模型以确定邻近校正或者预测印刷图案的形状。

结论

在本具体实施方式中所描述的数据结构和代码通常存储于计算机可读存储介质上，该介质可以是能够存储用于由计算机***使用的代码和/或数据的任何设备或者介质。计算机可读存储介质包括但不限于易失性存储器、非易失性存储器、磁性和光学存储设备(比如盘驱动、磁带、CD(光盘)、DVD(数字万用盘或者数字视频盘)或者现在已知或者以后开发的能够存储计算机可读介质的任何介质。

可以将在具体实施方式这一节中所描述的方法和过程实施为如上所述能够存储于计算机可读存储介质中的代码和/或数据。当计算机***读取和执行计算机可读存储介质上存储的代码和/或数据时，计算机***实现作为数据结构和代码来实施的并且存储于计算机可读存储介质内的方法和过程。

另外，可以在硬件模块中包括所述方法和过程。例如，硬件模块可以包括但不限于专用集成电路(ASIC)芯片、现场可编程门阵列(FPGA)和现在已知或者将来开发的其它可编程逻辑器件。当激活硬件模块时，硬件模块实现硬件模块中所包括的方法和过程。

仅出于示例和描述的目的而已经呈现对本发明实施例的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而，本领域技术人员应当清楚存在许多修改和变化。此外，本意并非让上述公开内容限制本发明。本发明的范围由所附权利要求限定。

Claims (20)

1.一种用于确定光刻过程的过程模型的方法，其中所述光刻过程使用第一布局以对晶片进行第一曝光和显影过程，并且之后使用第二布局以对所述晶片进行第二曝光和显影过程，其中当对所述晶片进行所述第二曝光和显影过程时，所述晶片的表面包括至少部分地由于所述第一曝光和显影过程而产生的外形变化，所述方法包括：

接收过程数据，其中所述过程数据包括在对所述晶片进行所述第二曝光和显影过程之后对图案的关键尺寸的测量；

确定未校准的过程模型，其中所述未校准的过程模型包括对所述外形变化对于所述第二曝光和显影过程的影响进行建模的外形项，其中所述外形项包括第一项和第二项，其中所述第一项与第一布局函数和第二布局函数之和进行卷积，其中所述第二项与所述第二布局函数进行卷积，并且其中所述第一布局函数代表所述第一布局，而所述第二布局函数代表所述第二布局；并且

通过将所述未校准的过程模型与所述过程数据进行校准来确定所述过程模型。

2.根据权利要求1所述的方法，其中所述第一项和所述第二项在不同曝光深度处对所述第二曝光和显影过程进行建模。

3.根据权利要求1所述的方法，其中所述未校准的过程模型包括对所述第二曝光和显影过程进行建模而不考虑所述外形变化的影响的第三项，其中使用泽尔尼克多项式的加权求和来表示所述第一项、所述第二项和所述第三项，并且其中所述第三项使用比所述第一项的泽尔尼克多项式和所述第二项的泽尔尼克多项式更高阶的至少一个泽尔尼克多项式。

4.根据权利要求1所述的方法，其中在光学邻近校正期间使用所述光刻过程模型。

5.根据权利要求1所述的方法，其中所述光刻过程模型用于当在所述晶片上印刷图案时预测所述图案的轮廓。

6.一种用于确定光刻过程的过程模型的装置，其中所述光刻过程使用第一布局以对晶片进行第一曝光和显影过程，并且之后使用第二布局以对所述晶片进行第二曝光和显影过程，其中当对所述晶片进行所述第二曝光和显影过程时，所述晶片的表面包括至少部分地由于所述第一曝光和显影过程而产生的外形变化，所述装置包括：

接收装置，被配置用于接收过程数据，其中所述过程数据包括在对所述晶片进行所述第二曝光和显影过程之后对图案的关键尺寸的测量；

第一确定装置，被配置用于确定未校准的过程模型，其中所述未校准的过程模型包括对所述外形变化对于所述第二曝光和显影过程的影响进行建模的外形项，其中所述外形项包括第一项和第二项，其中所述第一项与第一布局函数和第二布局函数之和进行卷积，其中所述第二项与所述第二布局函数进行卷积，并且其中所述第一布局函数代表所述第一布局而所述第二布局函数代表所述第二布局；以及

第二确定装置，通过将所述未校准的过程模型与所述过程数据进行校准来确定所述过程模型。

7.根据权利要求6所述的装置，其中所述第一项和所述第二项在不同曝光深度处对所述第二曝光和显影过程进行建模。

8.根据权利要求6所述的装置，其中所述未校准的过程模型包括对所述第二曝光和显影过程进行建模，而不考虑所述外形变化的影响的第三项，其中使用泽尔尼克多项式的加权求和来表示所述第一项、所述第二项和所述第三项，并且其中所述第三项使用比所述第一项的泽尔尼克多项式和所述第二项的泽尔尼克多项式更高阶的至少一个泽尔尼克多项式。

9.根据权利要求6所述的装置，其中在光学邻近校正期间使用所述光刻过程模型。

10.根据权利要求6所述的装置，其中所述光刻过程模型用于当在所述晶片上印刷图案时预测所述图案的轮廓。

11.一种用于确定印刷指示符的方法，所述印刷指示符表明是否预计在对晶片进行光刻过程时在所述晶片上的评估点处印刷特征，其中所述光刻过程使用第一布局以对所述晶片进行第一曝光和显影过程，并且之后使用第二布局以对所述晶片进行第二曝光和显影过程，其中当对所述晶片进行第二曝光和显影过程时，所述晶片的表面包括至少部分地由于所述第一曝光和显影过程而产生的外形变化，所述方法包括：

接收代表所述第一布局的第一布局函数；

接收代表所述第二布局的第二布局函数；

接收对所述光刻过程进行建模的过程模型，其中所述过程模型包括对所述外形变化对于所述第二曝光和显影过程的影响进行建模的外形项；并且

通过以下操作来确定所述印刷指示符：

在所述评估点处，将所述外形项中的第一项与所述第一布局函数和所述第二布局函数之和进行卷积；并且

在所述评估点处，将所述外形项中的第二项与所述第二布局函数进行卷积。

12.根据权利要求11所述的方法，其中所述第一项和所述第二项在不同曝光深度处对所述第二曝光和显影过程进行建模。

13.根据权利要求11所述的方法，其中所述过程模型包括对所述第二曝光和显影过程进行建模而不考虑所述外形变化的影响的第三项，其中使用泽尔尼克多项式的加权求和来表示所述第一项、所述第二项和所述第三项，并且其中所述第三项使用比所述第一项的泽尔尼克多项式和所述第二项的泽尔尼克多项式更高阶的至少一个泽尔尼克多项式。

14.根据权利要求11所述的方法，其中在光学邻近校正期间使用所述印刷指示符。

15.根据权利要求11所述的方法，其中所述印刷指示符用来当在所述晶片上印刷图案时预测所述图案的轮廓。

16.一种用于确定印刷指示符的装置，所述印刷指示符表明是否预计在对晶片进行光刻过程时在所述晶片上的评估点处印刷特征，其中所述光刻过程使用第一布局以对所述晶片进行第一曝光和显影过程，并且之后使用第二布局以对所述晶片进行第二曝光和显影过程，其中当对所述晶片进行第二曝光和显影过程时，所述晶片的表面包括至少部分地由于所述第一曝光和显影过程而产生的外形变化，所述装置包括：

第一接收装置，被配置用于接收代表所述第一布局的第一布局函数；

第二接收装置，被配置用于接收代表所述第二布局的第二布局函数；

第三接收装置，被配置用于接收对所述光刻过程进行建模的过程模型，其中所述过程模型包括对所述外形变化对于所述第二曝光和显影过程的影响进行建模的外形项；以及

确定装置，被配置用于通过以下操作来确定所述印刷指示符：

在所述评估点处，将所述外形项中的第一项与所述第一布局函数和所述第二布局函数之和进行卷积；并且

在所述评估点处，将所述外形项中的第二项与所述第二布局函数进行卷积。

17.根据权利要求16所述的装置，其中所述第一项和所述第二项在在不同曝光深度处对所述第二曝光和显影过程进行建模。

18.根据权利要求16所述的装置，其中所述过程模型包括对所述第二曝光和显影过程进行建模而不考虑所述外形变化的影响的第三项，其中使用泽尔尼克多项式的加权求和来表示所述第一项、所述第二项和所述第三项，并且其中所述第三项使用比所述第一项的泽尔尼克多项式和所述第二项的泽尔尼克多项式更高阶的至少一个泽尔尼克多项式。

19.根据权利要求16所述的装置，其中在光学邻近校正期间使用所述印刷指示符。

20.根据权利要求16所述的装置，其中所述印刷指示符用来当在所述晶片上印刷图案时预测所述图案的轮廓。

Images