CN101720490B - 用于碲化镉部件的电触点 - Google Patents

用于碲化镉部件的电触点 Download PDF

Info

Publication number
CN101720490B
CN101720490B CN2008800227963A CN200880022796A CN101720490B CN 101720490 B CN101720490 B CN 101720490B CN 2008800227963 A CN2008800227963 A CN 2008800227963A CN 200880022796 A CN200880022796 A CN 200880022796A CN 101720490 B CN101720490 B CN 101720490B
Authority
CN
China
Prior art keywords
layer
ground floor
electric contact
stud bump
cadmium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800227963A
Other languages
English (en)
Other versions
CN101720490A (zh
Inventor
N·J·A·范费恩
R·范阿塞特
G·库姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101720490A publication Critical patent/CN101720490A/zh
Application granted granted Critical
Publication of CN101720490B publication Critical patent/CN101720490B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/02—Contacts characterised by the material thereof
    • H01H1/021—Composite material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Radiation (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Contacts (AREA)

Abstract

一种用于碲化镉部件，尤其是碲锌镉部件的电触点包括碲化镉部件、形成于碲化镉部件(10)上的第一层(21)，其中，第一层(21)包括铟以及直接或间接接合到第一层(21)以与第一层(21)电触点的接触媒介(30)。接触媒介可以是经由贵金属屏蔽层间接结合到第一层的钉头凸点或导电粘合剂互连。

Description

用于碲化镉部件的电触点
技术领域
本发明涉及一种用于碲化镉部件的电触点，尤其涉及一种用于例如用于医疗诊断的X射线探测器中的碲锌镉部件的电触点，以提供更稳定的电触点。
背景技术
对于像SPECT、CT和X射线成像的医学成像应用来说直接转换探测器是很有前途的。当前可用的最有希望的直接转换材料之一是镉锌和碲(CZT)的合金。CZT能否成功实现商用探测***取决于性能、价格和可靠性。CZT的良好性能是公知的且得到证实的。然而，CZT探测器的成本很高，而且仍然没有证实其较长期的可靠性是否好。
根据标准方法，提供了一种通过蒸镀(evaporation)制造的碲化镉或碲锌镉界限分明的铟接触，其中，铟既充当阳极材料又很好地粘附于碲化镉。然后由印刷电路板上印刷的导电粘合剂制造到碲化镉或碲锌镉的电触点。然而，这可能会导致导电粘合剂和铟的表面之间的不可靠接触，由于湿气进入且随后铟表面发生氧化或羟化，可能会发生可靠性问题。这可能会导致例如由较高接触阻抗造成的使用性能下降。
当前在铟层或接合焊盘上形成到用于例如用于医疗诊断的X射线探测器中的碲化镉(CdTe)部件，尤其是碲锌镉部件的电触点，这是由于其阻抗接触是稳定的。通常利用导电粘合剂连接形成到铟接合焊盘的电触点。选择焊接常常会造成铟层的迅速分解。Takahashi等人在2001年IEEETransactions on Nuclear Science，48，第287-291页的文章“High ResolutionCdTe Detector and Applications to Imaging Devices”中描述了选择软金属、金和铟的组合作为钉头以防止装置上可能的应力。为了获得读出板上的接合焊盘和CdTe晶片上的体素电极之间的良好连接，在凸点焊盘上制备由两级金钉头构成的针形钉头。钉头由金钉头接合器制成，并在钉头顶部印刷铟的薄层以改善连接性。然后将CdTe晶片和扇出板压合在一起。
然而，这种布置可能导致界定很差的阳极结构。对于大探测器表面而言控制压力接触是困难的，因此容易因为施加压力而损伤碲化镉部件。此外，难以控制放置在金钉头顶部的铟的量，导致可靠性和工业化成为问题。
各种金属被用作CT或CZT探测器的接触电极，包括铂、金和铟。具有利用各向同性导电粘合剂(ICA)连接到印刷电路板的铟接触的探测器具有退化的问题。目前制造的CZT探测器包含铟接触(阴极侧和阳极侧)。对铟来说与封装相关的问题是熔化温度低、面向空气的活性、水份和其他金属和迁移率。变为其他电极材料并非没有价值，但在未来几年中预计不会发生。
可以通过选择适当(温和)工艺和材料来克服这些问题中的几个，已经利用填充有低温硫化碳的粘合剂将CZT连接到PCB制造出功能探测器。然而，观察到这种接触的电阻随着时间逐渐增大，这表明不能确保这种***在较长时期的可靠性。
发明内容
可以将如下内容看作本发明的目的：提供一种用于碲化镉部件的电触点的改善方案，以便例如通过减轻氧化和羟化获得更好的性能和改进的稳定性和可靠性。
本发明的目的是通过独立权利要求的主题解决的，其中，在从属权利要求中包括有利实施例。
应当指出，以下描述的本发明示范性实施例也适用于方法和装置。
根据本发明的示范性实施例，提供了一种用于碲化镉部件的电触点，包括：形成到所述碲化镉部件上的第一层，其中，所述第一层包括铟和镍，以便形成镍铟合金；以及直接或间接地接合到所述第一层上以与所述第一层电接触的接触媒介。
于是，可以避免氧化或羟化，这是由于钉头凸点的基础密封了下方的铟表面，从而可以为接触碲化镉部件提供更可靠的接触。此外或备选地，可以形成稳定合金或金属间化合物以获得更稳定的接触。
根据本发明的示范性实施例，所述碲化镉部件是碲锌镉部件。
碲锌镉部件常常用于X射线探测器或γ射线探测器，其中，也可以将铟表面上的钉头凸点形成应用于碲锌镉部件。
根据本发明的示范性实施例，所述第一层被设计成接合焊盘。
这样能够在铟层和碲化镉部件或碲锌镉部件之间建立可靠的接触。
根据本发明的示范性实施例，第一层还包括镍，以便形成镍铟合金。
镍为焊接工艺提供了可靠的性质，且进一步为铟层充当氧化保护。
根据本发明的示范性实施例，接触媒介为钉头凸点。
钉头凸点为接触接触部位并同时覆盖接触部位以保护接触部位提供了简单而可靠的可能性。
根据本发明的示范性实施例，钉头凸点包括金。
应当指出，根据另一实施例，钉头凸点也可以由纯度或多或少的金制成，以便改善制造工艺。对于钉头凸点和铟层之间的互连，需要使用贵金属钉头，其中，在实践中，金为互连提供了可靠而成熟的性质。此外，由于钉头凸点的贵金属成分，钉头凸点和导电粘合剂之间的接触是稳定的。应当指出，导电粘合剂也可以包括贵金属，以便提供钉头凸点和导电粘合剂之间的稳定接触。
根据本发明的示范性实施例，钉头凸点直接接合到第一层上。
于是，钉头凸点的基础密封下方的铟表面，实现了对氧化和羟化不敏感的接触。
根据本发明的示范性实施例，接触媒介为导电粘合剂。
使用导电粘合剂可以提供有效的制造工艺而无需钉头凸点。在这种情况下，第二和/或第三层可以覆盖第一层，以防止第一铟层劣化。例如，可以在第二或第三含金层上使用导电粘合剂以制作电触点。可以通过在铟上涂布金层实现电极上的各向同性导电粘合剂(ICA)的电稳定性的显著改善。在铟之间，可以使用诸如镍的额外金属层作为扩散阻挡层。在铟上涂布金的另一优点是可以使用更宽范围的ICA材料，ICA材料与铟发生反应，但与金电极之间是稳定的。
根据本发明的示范性实施例，电触点还包括第二层，所述第二层包括镍，其中，所述第二层覆盖所述第一层的至少一部分。
第二层不限于含镍金属或合金，但也可以包括例如金或由例如金制成。
根据另一实施例，第二层还可以完全覆盖第一层。这种镍层为焊接工艺提供了可靠层，还可以充当铟层的氧化保护，尤其是在第一层不包括很大镍含量时。
根据本发明的示范性实施例，电触点还包括第三层，所述第三层包括由金和钯构成的组中的至少一种，其中，第三层直接或间接地覆盖第一层的至少一部分。
应当理解，在提供第三层时，也可以部分或全部省去第二层。
根据本发明的示范性实施例，第三层还可以覆盖第二层的至少一部分。第三层分别充当第一层和第二层的氧化保护，其中，第三层中的金或钯成分为焊接或接合工艺提供了可靠的表面。
根据本发明的示范性实施例，钉头凸点直接接合到第三层上。
于是，例如，通过接合工艺或焊接工艺，钉头凸点可以可靠地接触到第三层。应当指出，可以在第三层上提供另一层，使得第二层、第三层和另一层一起可以形成铂、镍、金(PtNiAu)或金、镍、金(AuNiAu)组合的三元层，其中，在两种情况下，钉头凸点都接合到金层上。
根据本发明的示范性实施例，通过超声引线接合将钉头凸点接合到最上层上。
超声引线接合提供了对氧化或羟化也不敏感的可靠电接触。确定能量和频率以便达到工艺的最佳参数。
根据本发明的示范性实施例，电触点还包括第四层，所述第四层由氮化铝和硫化锌构成的组中的至少一种制成，第四层将碲化镉部件与由第一层和第二层构成的组中的至少一个隔离开。
第四层在必需要制作到第一到第三层之一的互连的区域是开放的。
因此，第四层充当钝化层，以实现更好的像素划分，这对于像素探测器提供充分高对比度而言是重要的，而不会对相邻像素有影响。
根据本发明的示范性实施例，通过由导电粘合剂、不导电粘合剂和低温焊接工艺焊料构成的组中的至少一种将印刷电路板固定到所述钉头凸点上。
这种接触是稳定的，对于施加在碲化镉部件或碲锌镉部件和要接触到碲化镉部件或碲锌镉部件的印刷电路板之间的力、水份和空气较不敏感。
根据本发明的示范性实施例，经由导电剂将印刷电路板固定到电触点上。
根据本发明的示范性实施例，所述印刷电路板包括接合焊盘，所述接合焊盘由铜和镍金构成的组中的至少一种制成，其中，向接合焊盘上施加导电粘合剂或不导电粘合剂或焊料。
提供铜或镍金的接合焊盘为两种接触类型，即粘合剂(导电的或不导电的)和焊料都提供了到印刷电路板的充分接触。
根据本发明的示范性实施例，提供了一种具有本发明的电触点的X射线或伽马射线探测器。
根据本发明的示范性实施例，提供了一种具有本发明电触点的红外探测器。
根据本发明的另一示范性实施例，提供了一种制造用于碲化镉部件的电触点的方法，包括：向所述碲化镉部件上形成第一层，其中，所述第一层包括铟和镍，以便形成镍铟合金；以及直接或间接地向第一层上接合接触媒介以与第一层电触点。
于是，可以向铟层上接合接触媒介或导电媒介，接触媒介例如是由例如金制成或包括金的钉头凸点，铟层是形成于碲化镉部件上的，使得电触点构成也对制造工艺期间例如印刷电路板和碲化镉部件之间施加的压力较不敏感的可靠接触。
根据本发明的示范性实施例，所述碲化镉部件是碲锌镉部件。
应当指出也可以组合以上特征，其中，以上特征的组合也可以获得协同效果，即使未详细明确描述协同效果，这种协同效果可以超过对应特征的单个效应之和。
可以将如下目的视为本发明的要点：向形成于碲化镉部件，尤其是碲锌镉部件上的铟表面上提供贵金属(尤其是含金)的钉头凸点和/或贵金属的覆盖层或导电媒介，以便降低氧化或羟化导致性能下降的风险。
本发明的创意之一是在铟电极顶部涂布惰性金属，例如金。这种金属必需要与用于将CZT附着到板子上的接合工艺兼容。此外，可以在铟和惰性金属之间施加像镍那样的扩散阻挡层，以进一步改善装置的稳定性。在本发明的说明书中，所述互连工艺是基于接触媒介，例如钉头凸点或各向同性导电粘合剂的，但对于其他互连工艺，例如焊接和ACF工艺而言，也是同样的情况。本发明的优点是可以在制造探测器之后涂布惰性金属。因此，不需要铟电极工艺有任何变化，可以短期内实施该方案。用更加惰性的金属电极替代铟会需要相当多时间，因为要开发新工艺并评价很大程度取决于CZT-金属界面的装置功能性质的影响需要对生产设施进行改造并对开发活动进行实质开发活动。
参考下文所述的实施例，本发明的这些和其他方面将变得显见且得到阐述。
附图说明
将在下文中参考以下附图描述本发明的示范性实施例。
图1示出了本发明的第一实施例；
图2示出了本发明的第二实施例；
图3示出了本发明的第三实施例；
图4示出了本发明的第四实施例；
图5示出了本发明的第五实施例；
图6示出了本发明的第六实施例；
图7示出了根据本发明的实施例的电触点布置；
图8示出了根据本发明的另一实施例的电触点布置；
图9示出了根据本发明的实施例的方法的示意性流程图；
图10示出了层施加流程的示范性示意过程；
图11示出了探测器的示意方框图。
具体实施方式
图1示出了用于碲化镉部件10的电触点1，所述电触点1包括碲化镉部件10、形成到碲化镉部件10上的第一层21。第一层21包括铟。钉头凸点30接合到第一层21上，以便与第一层21形成电触点。钉头凸点30可以包括金，以便提供可靠的抗氧化和羟化保护作用。钉头凸点也可以由纯度或多或少的金制成。应当指出，除了金之外，钉头凸点也可以包括其他贵金属，或者可以由其他贵金属制成。第一层21还可以包括例如镍，以便形成镍铟合金，镍提供抗氧化和羟化保护，还充当钉头凸点30和第一层21之间的焊接或接合工艺的改善基底。碲化镉部件10也可以是碲锌镉部件，碲锌镉部件常常用于X射线或γ射线探测器以及红外探测器(尤其是用在医疗装置中的探测器)的电触点。
在铟上形成钉头凸点并非没有价值，因为铟是一种模量非常低的低熔点金属。对于钉头凸点和第一层之间的互连(或者一般地，对于可以将钉头凸点30接合到其上的每层)，使用贵金属钉头非常有用，在实践中贵金属钉头常常由金制成。然而，如果利用标准金引线接合执行接合，衬底温度将为大约150℃。在这样高的温度下，铟将会熔化并氧化或扩散到碲化镉部件中或钉头凸点金属中，这将会导致表面无法接合。然而，如果找到了用于基于较低接合温度的接合工艺的可接受的工艺窗口，则可以提供可靠的互连。例如，可以在较低超声能量但较高超声频率下执行这一操作。
如图2所示，在第一层21中或向第一层21上提供镍作为独立的第二层22可以为钉头凸点形成工艺提供更坚固的机械基底。例如，可以分别通过镍和铟的共同溅镀或共同蒸镀来实现镍层的涂布，使得在该工艺期间形成任一种合金或仅仅是镍扩散到铟中。然而，在提供镍和铟的共同溅镀或共同蒸镀时，结果将是钉头凸点形成工艺得以改善。第二层22也可以包括除镍之外的其他金属，例如金。
通过经由第一层而不是印刷电路板侧向碲化镉部件侧上形成钉头凸点，可以提供一种反转结构，这对于电触点的氧化和羟化可能是有利的。
图2示出了本发明的第二实施例，根据第二实施例，向第一层上形成至少部分的第二层22，以便提供对第一层21的保护。如果覆盖整个第一层21，可以由第二层22提供对氧化或羟化的总体保护。在本实施例中，将钉头凸点30接合到第二层22的顶表面上。
图3示出了本发明的第三实施例，其中，在第二层22上提供第三层23。第三层23可以对第二层22和第一层21都至少覆盖一部分。例如，如果第二层22仅覆盖第一层21的一部分，例如中心部分，第三层23例如将覆盖第一层21和第二层22。在这种情况下，可以直接覆盖第一层的一部分，其中，由于中间第二层22覆盖到第一层21的中心部分上，第一层的剩余部分可以得到间接覆盖。应当指出，在任何附图中都未示出所述后一种实施例。
第三层可以包括金或可以包括钯。使用Au和Pd增强/保持表面的引线接合力。对于一些实际情况，第三层可以覆盖第二“阻挡”层，所述第二“阻挡”层可以通过化学和机械方式将第一层与第三层分开。
图4示出了本发明的第四实施例，根据第四实施例，可以在第三层23上(部分地或全部)形成另一层23a。第二层22、第三层23和另一层23a可以提供从下到上顺序为铂、镍、金(PtNiAu)或金、镍、金(AuNiAu)的分层结构。于是，第二层例如可以也由铂或金形成，其中，第三层可以由镍形成，另一层23a可以由金形成。
如图3所示，钉头凸点30可以直接接合到第三层上，或者如图1、2、3和4所示，一般地，可以接合到最上层21、22、23、23a上。可以通过超声引线接合执行钉头凸点30的接合。与标准方法相比，可以利用较低的超声能量但以较高的超声频率执行这种超声引线接合。
图5示出了本发明的第五实施例，其中，电触点包括第四层24，第四层由氮化铝和硫化锌构成的组中的至少一种制成，第四层将碲化镉部件与第一层21和第二层22构成的组中的至少一个隔离开。第四层可以用于钝化，以便将相邻像素彼此分开。氮化铝通常比硫化锌吸湿性更低。AlN或ZnS层的目的也可以是根据环境保护碲锌镉或碲化镉部件的无涂层区域。
应当注意到，也可以修改图5的实施例，以便单独为第一层提供第四层24，或可选地为第一层和第二层提供第四层24。此外，应当指出，如图4所示，第四层24也可以与第一层21、第二层22、第三层23和另一层23a的组合进行组合。换言之，可以结合图1、图2、图3和图4中所示的每个实施例提供第四层24。除了图5所示的情况之外，第四层24也可以(部分)位于金属层21-23a的一个或多个上。
图6示出了本发明的第六实施例，根据所述第六实施例，向第一层上形成至少部分的第二层22，以便提供对第一层21的保护。在第二层22上可以形成第三层23。也可以省略第二层22。在本实施例中，由接合到第三层23的顶表面上的导电粘合剂30形成接触媒介。导电粘合剂可以是各向同性导电粘合剂(ICA)，可以是填充了导电颗粒(例如Au、Ag、Ni)的环氧树脂基质，其彼此接触并形成导电路径。可以在第二层22顶部提供第三层23。第三层23可以至少覆盖第二层22和第一层21的一部分。例如，如果第二层22仅覆盖第一层21的一部分，例如中心部分，第三层23例如将覆盖第一层21和第二层22。在这种情况下，可以直接覆盖第一层的一部分，其中，由于中间第二层22覆盖到第一层21的中心部分上，第一层的剩余部分可以被间接覆盖。应当指出，在任何附图中都未示出所述后一种实施例。
图7示出了电触点的示范性实施例，其中，为电触点进一步提供固定到钉头凸点30上的印刷电路板60。作为另一选择，印刷电路板60包括接合焊盘50，经由所述接合焊盘可以将电路板60安装到钉头凸点30上。接合焊盘50可以是铜或镍金，但不限于此。例如，可以通过焊接工艺提供接合焊盘50和钉头凸点30之间的连接。然而，也可以提供导电粘合剂41、不导电粘合剂42或低温焊接工艺的焊料43以便使接合焊盘50接触到钉头凸点30。导电粘合剂41例如可以包括贵金属，以便提供粘合剂的导电性。与导电粘合剂结合的钉头凸点形成工艺可以被很好地工业化，实现了容易的无压组装工艺。应当指出，探测器不仅可以如本申请所示具有单个电触点，而且可以具有多个这种电触点。
图8示出了电触点的另一示范性实施例，其中，为电触点进一步提供固定到例如ICA凸点30的导电粘合剂上的印刷电路板60。作为另一个选择，印刷电路板60包括接合焊盘50，经由所述接合焊盘可以将电路板60安装到导电粘合剂30上。接合焊盘50可以是铜或镍金，但不限于此。如上所述，导电粘合剂30例如可以包括贵金属，以便提供粘合剂的导电性。与导电粘合剂结合的凸点形成工艺可以很好地得到工业化，实现容易的无压组装工艺。应当指出，探测器不仅可以如本申请所示具有单个电触点，而且可以具有多个这种电触点。
曾经使用通过喷洒或印刷施加的填碳环氧树脂来将具有铟接触的CZT连接到PCB而无需另一层。在测试装置中，监测这些现有技术接触的电气性能。装置的构造和电气测试结果表明，接触的电阻随着时间增大，即使在室温下50天之后也没有达到不稳定的情形。在本发明的改进配置中，在组装之前，在铟接触顶部喷镀200nm的金层。在下一步中，利用与如上所述相同的工艺和材料实现到PCB的接触。结果，阻抗保持得比没有金时稳定得多。此外，阻抗值更低，这也对应用有益。在该范例中，通过溅镀施加金，但也可以使用其他方法，例如蒸镀、化学气相沉积(CVD)或无电沉积。将金的厚度选择为200nm，但为了获得适当的覆盖和接合性能，可以使用50-1000nm范围内的任何厚度。如上所述，可以直接在铟上沉积金，但为了改善时间稳定性，可以在铟和金之间沉积像镍的另一扩散阻挡层。可能需要对阳极侧的金顶层的构图。
具体而言，探测器可以是具有上述电触点的X射线或γ射线探测器。然而，还可以为红外探测器提供一个或多个根据本发明的电触点。
图9示出了制造用于碲化镉部件的电触点的方法实施例，该方法包括提供S1碲化镉部件10，向碲化镉部件10上形成S2第一层21，其中，第一层21包括铟，以及直接或间接地向第一层21上接合S3接触媒介30，例如钉头凸点或导电媒介，以与第一层21电接触。
根据本发明的实施例，碲化镉部件可以是碲锌镉部件。
图10示出了层施加流程的示范性示意过程。示范性地描述了对阳极侧金顶层的构图。可以通过常规工艺实现这一操作，例如通过荫罩沉积、光刻和蚀刻(湿法或干法)或剥离处理。在铟顶部施加图案化金层的选择在于选择A：荫罩工艺，选择B：光刻和蚀刻工艺以及选择C：剥离工艺。在阴罩工艺中，在步骤A1中施加荫罩，然后进行金沉积。之后，在步骤A2中去除荫罩。在光刻和蚀刻工艺中，在步骤B1中沉积金，然后在步骤B2中进行光刻工艺。之后，剥去蚀刻。在剥离工艺中，在步骤C1中进行光刻工艺，然后在步骤C2中进行金的沉积。之后进行剥去。所有三种选择A、B和C的结果可以是相同的，至少是相似的。
图11示出了包括电触点1或根据本发明的一个或多个装置1的探测器100的方框图。探测器100可以是由任何成像探测器构成的组中的一种，包括X射线、伽马、PET、CT或其他医学成像或非医学成像探测器，但并不限于此。图示的装置1也可以是根据本发明另一个实施例的装置。
应当指出，可以包括其他方法步骤，例如，如结合上文参考图1-8所述的电触点装置所描述的，提供另一层。于是，可以相对于使用特定材料进一步指定方法步骤，如上文结合电触点所述。换言之，该方法可以包括类似于构造电触点的额外步骤或额外指定的步骤，如结合以上实施例所述。
应当指出，也可以将装置应用于任何成像探测器，包括X射线、伽马、PET、CT或其他医学成像或非医学成像探测器。
应当指出，术语“包括”不排除其他元件或步骤，词语“一”或“一个”不排除多个。而且可以组合结合不同实施例描述的元件。
应当指出，权利要求中的附图标记不应被解释为限制权利要求的范围。

Claims (21)

1.一种用于碲化镉部件的电触点（10），包括
形成到所述碲化镉部件（10）上的第一层（21），其中，所述第一层（21）包括铟和镍，以便形成镍铟合金；以及
直接或间接地接合到所述第一层（21）上以与所述第一层（21）电接触的接触媒介（30）。
2.根据权利要求1所述的电触点，其中，所述碲化镉部件（10）是碲锌镉部件。
3.根据前述权利要求中的任一项所述的电触点，其中，所述第一层（21）被设计成接合焊盘。
4.根据权利要求1所述的电触点，其中，所述接触媒介（30）为钉头凸点。
5.根据权利要求4所述的电触点，其中，所述钉头凸点（30）包括金。
6.根据权利要求4所述的电触点，其中，所述钉头凸点（30）直接接合到所述第一层（21）上。
7.根据权利要求1所述的电触点，其中，所述接触媒介（30）为导电媒介。
8.根据权利要求1所述的电触点，还包括第二层（22），所述第二层（22）包括镍，其中，所述第二层（22）覆盖所述第一层（21）的至少一部分。
9.根据权利要求1所述的电触点，还包括第三层（23），所述第三层（23）包括由金和钯构成的组中的至少一种，其中，所述第三层（23）直接或间接地覆盖所述第一层（21）的至少一部分。
10.根据权利要求8所述的电触点，还包括第三层（23），所述第三层（23）包括由金和钯构成的组中的至少一种，其中，所述第三层（23）直接或间接地覆盖所述第一层（21）的至少一部分。
11.根据权利要求10所述的电触点，其中，所述第三层（23）覆盖所述第二层（22）的至少一部分。
12.根据权利要求9或10所述的电触点，其中，所述接触媒介（30）是钉头凸点，并且其中，所述钉头凸点（30）直接接合到所述第三层（23）上。
13.根据权利要求9或10所述的电触点，其中，所述接触媒介（30）是钉头凸点，并且其中，通过超声引线接合将所述钉头凸点（30）接合到最上层（21，22，23，23a）。
14.根据权利要求8或10所述的电触点，还包括第四层（24），所述第四层（24）由氮化铝和硫化锌构成的组中的至少一种制成，所述第四层（24）将所述碲化镉部件与由所述第一层（21）和所述第二层（22）构成的组中的至少一个隔离开。
15.根据权利要求4所述的电触点，其中，经由导电粘合剂（41）、不导电粘合剂（42）和低温焊接工艺的焊料（43）构成的组中的至少一种将印刷电路板（60）固定到所述钉头凸点（30）上。
16.根据权利要求7所述的电触点，其中，经由所述导电媒介将印刷电路板（60）固定到所述电触点上。
17.根据权利要求15所述的电触点，其中，所述印刷电路板（60）包括接合焊盘（50），所述接合焊盘（50）由铜和镍金构成的组中的至少一种制成，其中，在所述接合焊盘（50）上施加所述导电粘合剂（41）或所述不导电粘合剂（42）或所述焊料（43）。
18.具有根据权利要求1到17中的任一项所述的电触点（1）的X射线或伽马射线探测器。
19.具有根据权利要求1到17中的任一项所述的电触点（1）的红外探测器。
20.一种制造用于碲化镉部件（10）的电触点的方法，包括：
在所述碲化镉部件（10）上形成（S2）第一层（21），其中，所述第一层（21）包括铟和镍，以便形成镍铟合金；以及
直接或间接地在所述第一层（21）上接合（S3）接触媒介（30），以与所述第一层（21）电接触。
21.根据权利要求20所述的方法，其中，所述碲化镉部件（10）是碲锌镉部件。
CN2008800227963A 2007-06-29 2008-06-23 用于碲化镉部件的电触点 Expired - Fee Related CN101720490B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP071114219 2007-06-29
EP07111421 2007-06-29
EP07111421.9 2007-06-29
PCT/IB2008/052479 WO2009004522A1 (en) 2007-06-29 2008-06-23 Electrical contact for a cadmium tellurium component

Publications (2)

Publication Number Publication Date
CN101720490A CN101720490A (zh) 2010-06-02
CN101720490B true CN101720490B (zh) 2013-10-23

Family

ID=39926576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800227963A Expired - Fee Related CN101720490B (zh) 2007-06-29 2008-06-23 用于碲化镉部件的电触点

Country Status (5)

Country Link
US (1) US8847386B2 (zh)
EP (1) EP2193533B1 (zh)
CN (1) CN101720490B (zh)
AT (1) ATE511196T1 (zh)
WO (1) WO2009004522A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN102683490A (zh) * 2012-05-09 2012-09-19 上海大学 在碲锌镉晶体表面制备In重掺杂的Au/In欧姆接触电极的方法
US11125904B2 (en) 2014-12-12 2021-09-21 Lingacom Ltd. Large scale gas electron multiplier with sealable opening
US10191180B2 (en) * 2014-12-12 2019-01-29 Lingacom Ltd. Large scale gas electron multiplier and detection method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510644A (en) * 1992-03-23 1996-04-23 Martin Marietta Corporation CDTE x-ray detector for use at room temperature
CN1203695A (zh) * 1995-11-29 1998-12-30 西玛茨有限公司 在辐射检测器和成象装置的衬底上形成触电的方法
CN1519991A (zh) * 2002-12-27 2004-08-11 ������-�ֿ˹����ɷ����޹�˾ 用于制备电接点的复合材料和其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL251613A (zh) * 1960-05-13
BE628320A (zh) 1962-02-14
GB1224171A (en) 1967-02-07 1971-03-03 Associated Semiconductor Mft Improvements in and relating to gunn-effect devices
US4215577A (en) * 1978-08-28 1980-08-05 Purdue Research Foundation Utilization of diodes as wide range responsive thermometers
US4369458A (en) * 1980-07-01 1983-01-18 Westinghouse Electric Corp. Self-aligned, flip-chip focal plane array configuration
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US4633050A (en) * 1984-04-30 1986-12-30 Allied Corporation Nickel/indium alloy for use in the manufacture of electrical contact areas electrical devices
JPS63268278A (ja) 1987-04-24 1988-11-04 Matsushita Electric Ind Co Ltd 半導体放射線検出器
FR2633101B1 (fr) * 1988-06-16 1992-02-07 Commissariat Energie Atomique Photodiode et matrice de photodiodes sur hgcdte et leurs procedes de fabrication
US6410922B1 (en) * 1995-11-29 2002-06-25 Konstantinos Evangelos Spartiotis Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US20020158207A1 (en) 1996-11-26 2002-10-31 Simage, Oy. Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US6524966B1 (en) 1997-05-28 2003-02-25 Sandia National Laboratories Surface treatment and protection method for cadmium zinc telluride crystals
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
GB2369724B (en) 2000-12-04 2003-04-30 Infrared Integrated Syst Ltd Improving individual detector performance in radiation detector arrays
WO2002067014A1 (en) 2001-02-18 2002-08-29 Real-Time Radiography Ltd. Wide band gap semiconductor composite detector plates for x-ray digital radiography
US6909100B2 (en) 2002-07-25 2005-06-21 Ii-Vi Incorporated Radiation detector assembly
GB0224689D0 (en) * 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
CA2541256A1 (en) 2006-02-22 2007-08-22 Redlen Technologies Inc. Shielding electrode for monolithic radiation detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510644A (en) * 1992-03-23 1996-04-23 Martin Marietta Corporation CDTE x-ray detector for use at room temperature
CN1203695A (zh) * 1995-11-29 1998-12-30 西玛茨有限公司 在辐射检测器和成象装置的衬底上形成触电的方法
CN1519991A (zh) * 2002-12-27 2004-08-11 ������-�ֿ˹����ɷ����޹�˾ 用于制备电接点的复合材料和其制备方法

Also Published As

Publication number Publication date
CN101720490A (zh) 2010-06-02
EP2193533A1 (en) 2010-06-09
WO2009004522A1 (en) 2009-01-08
US8847386B2 (en) 2014-09-30
US20100184341A1 (en) 2010-07-22
ATE511196T1 (de) 2011-06-15
EP2193533B1 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
TWI288447B (en) Conductive bump structure for semiconductor device and fabrication method thereof
TW444288B (en) Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
CN103187314B (zh) 封装载板及其制作方法
CN101416308A (zh) 使用薄的管芯和金属衬底的半导体管芯封装
CN102652358B (zh) 基于面板的引线框封装方法和装置
CN101764113B (zh) 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
TW200826207A (en) Chip scale package structure and method for fabricating the same
TW201123384A (en) Semiconductor package
US7329944B2 (en) Leadframe for semiconductor device
CN101720490B (zh) 用于碲化镉部件的电触点
TW201126675A (en) Wiring circuit structure and manufacturing method for semiconductor device using the structure
JPH07231015A (ja) 半導体装置及びその製造方法
CN109841715A (zh) Led芯片和使用该led芯片的led模块
KR20060017741A (ko) 전도성 점착물이 결합된 방사선 촬상 장치용 반도체 기판
TW200908264A (en) Package substrate having electrical connection structure and method for fabricating the same
KR20030024616A (ko) 반도체 장치
CN100438080C (zh) 具有一个或多个导电触点的辐射检测器及其制造方法
DE102013106378A1 (de) Chipgehäuse und verfahren zur herstellung eines chipgehäuses
JP2010161322A (ja) 半導体部材のメタルバンプと密封を形成する方法
JP2009218315A (ja) 太陽電池モジュール
JP2009206357A (ja) 化合物半導体装置及び化合物半導体装置の製造方法
CN110793562B (zh) 一种金刚石传感器测试用探测器模块封装结构及方法
KR20120122637A (ko) 기판, 플립칩 패키지 및 그 제조방법
US20090114831A1 (en) Cdte/cdznte radiation imaging detector and high/biasing voltage means

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131023