CN101714127A

CN101714127A - 查询设备以获得信息

Info

Publication number: CN101714127A
Application number: CN200910221454A
Authority: CN
Inventors: B·R·怀特
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2008-09-29
Filing date: 2009-09-29
Publication date: 2010-05-26
Anticipated expiration: 2029-09-29
Also published as: US8396996B2; US20100082852A1; DE102009043263B4; US8166207B2; US20120179842A1; GB2463781B; GB0916679D0; JP2010086536A; TW201025014A; GB2463781A; TWI421691B; US20120185615A1; CN101714127B; JP4964931B2; US8386668B2; DE102009043263A1

Abstract

在一个实施例中，本发明包括一种用于查询设备以获得信息的方法，用于在处理器单元中接收来自***设备的第一写入请求；响应于所述第一写入请求来获得所述处理器单元的信息；以及将包括所述信息的第二写入请求从所述处理器单元发送到所述***设备。描述了其它实施例，并且要求保护这些实施例。

Description

查询设备以获得信息

背景技术

在现代计算机***中，各种部件根据给定的通信协议来彼此通信。例如，***设备可以经由中间接口与***的处理器进行通信，所述中间接口例如耦合在设备与处理器之间的控制中心。这种通信的一种示例形式是根据所谓的快速***组件互连(PCI Express^TM(PCIe^TM))通信协议。

典型的事务包括写入事务和读取事务、中断等。典型地，***设备使用读取事务从存储器获得数据。然而，这些设备通常不将读取事务直接传送给处理器，例如不查询关于处理器的信息。这是因为：由于会发生输入输出相关并且会进一步在处理器中产生排序问题，所以允许这样的查询是非常规的并且困难的。因此，虽然处理器可以包括各种标识信息，例如：处理器标识符(ID)信息、融合信息、状态信息或关于其性能的配置信息等，但是耦合到处理器的设备通常难以或者不可能获得这些信息。

附图说明

图1是根据本发明的一个实施例的方法的流程图。

图2是根据本发明的一个实施例的***的一部分的框图。

图3是根据本发明的实施例的处理器单元的框图。

图4是根据本发明的另一个实施例的处理器单元的框图。

图5是根据本发明的一个实施例的***的框图。

图6是根据本发明的另一个实施例的***的框图。

具体实施方式

在各种实施例中，为了使耦合到处理器单元的设备能够直接从该处理器单元获得信息，可以提供包括写入-写入事务的数据流。特别地，来自诸如***设备这样的设备的写入事务的寄存器存取的厂商定义的消息(RAVDM，或简称VDM)可以用于从处理器单元请求信息。响应于该写入请求，处理器单元可以使用类似的写入请求事务来获得所请求的信息，并将其提供回***设备。以这种方式，可以避免与读取请求有关的复杂问题。这些复杂问题包括数据相关性问题和排序问题。此外，对处理器的这种读取通常不发生，因为存储器控制器或其它控制器设备不提供允许对处理器单元的内部设备进行读取的对等周期。从历史上看，未曾支持过从***设备对根(例如，处理器)单元的上游配置读取/写入(R/W)访问。

在一个实施例中，这种写入-写入事务可以与使用模型一起使用，以获得关于处理器单元的配置信息，例如可以在***加电或初始化期间发生。特别地，在一种这样的实现中，外设控制器中心(PCH)可以请求与处理器单元有关的所谓的库存单位(SKU)信息。这种SKU信息可以提供关于处理器在工厂中所配置的配置细节。也就是说，某些处理器可以制造成具有各种特征，例如：多个核心、可用的工作频率、附加的功能单元、工作模式等。然而，在制造期间可以对不同的处理器进行不同的配置。例如，可编程熔丝可以用于仅使能给定处理器功能的特定部分。以这种方式，制造商可以容易地制造具有相同半导体加工工序(例如，掩模等)的许多批设备，然后在工厂中，每一个处理器可以被单独编程以使能/禁用各种特征。以这种方式，可以根据所使能的特征以不同的价格水平出售共同制造的设备。

因此在一些使用模型中，PCH或其它耦合到这样的处理器的***设备可以在启动时设法确定处理器的性能。所以，使用根据本发明的实施例的写入-写入事务，***设备可以获得能够包含ID信息的配置和性能信息，例如：处理器厂商、处理器类型(即，用途细分(segment targeted))、处理器的年代(即，生产的年份)、使能/禁用的特征、最大功耗、典型时延等。

现在参照图1，示出了根据本发明的一个实施例的方法的流程图。如图1所示，方法100可以由处理器单元执行来接收写入请求并且对它进行相应的处理。如图1所示，方法100可以从接收针对预定位置的写入查询开始(框110)。例如，处理器单元的接口可以从耦合在它与诸如PCH这样的***设备之间的互连接收写入请求。该写入请求可以是针对预定总线/设备/功能(BDF&BAR)及偏移的RAVDM写入。此外，除了写入请求的该地址信息之外，该请求还可以包括可以被使用或者可以不被使用的数据，如后文对此的进一步描述。作为一个示例，BDF/Bar和偏移可以用于标识处理器单元内的在其中存储请求的队列，例如，厂商定义的消息(VDM)队列。

仍然参照图1，基于所述位置信息，可以将写入请求路由到所述位置(框120)。因此，例如可以通过处理器单元的各种电路将写入请求转发给写入队列。

之后，可以随后从目标位置读取写入查询的信息(框130)。例如，当VDM队列的针对该写入请求的条目到达该队列的顶部时，可以处理该条目。所读取的信息可以用于处理来自***设备的写入请求，就像该写入请求是访问处理器单元的期望信息的读取请求一样。例如，条目中的偏移信息可以用于指示要从何处获得所请求的信息。因此，可以基于所请求的信息从所述位置获得期望信息(框140)。本发明的范围并不限于此，例如，偏移可以预先确定要获得的信息。在这种实现中，偏移可以用来触发微码或其它硬件、软件或固件来获得期望信息。该信息可以与处理器单元中存在的一组配置寄存器中的一个或更多个相对应。这种配置寄存器可以包括处理器ID寄存器、一个或更多个包含关于使能或禁用各种处理器特征、总线速度等的信息的性能寄存器。如下文将讨论的，可以使用与写入查询一同接收到的数据来实现其他获得信息的方式。

接着，当已经获得了请求信息时，可以形成因此作为输入的写入请求的响应的写入请求(框150)。作为一个示例，该写入请求可以是类似的RAVDM消息，以将所获得的信息写回***设备。因此，在框160处，可以将写入请求从处理器单元输出到请求设备。可替换地，在框160处，可以将所形成的写入请求从处理器单元输出到借助CPU单元寄存器确定的不同设备。由此，所形成的写入请求用作对输入的写入查询的响应。因此，多个写入-写入事务与输入的读取请求及相关联的返回到请求设备的完成消息具有相同的效果，而不存在给出的通信协议在排序需求、相关性方面的复杂性、额外的内部数据路径复杂性等问题。虽然所描述的是图1的实施例中的特定实现，但是本发明的范围并不限于此。

这些实施例可以用许多不同的***和处理器类型来实现。然而，某些实现可以结合具有处理器单元的平台来使用，所述处理器单元可以是单冲模集成电路，其包括多个处理器核心、高速缓冲存储器、相关联的逻辑、存储器控制器、接口控制器等。

现在参照图2，示出了根据本发明的一个实施例的***的一部分的框图。如图2所示，***200包括耦合到存储器260的处理器单元210和PCH280，所述存储器260在一个实施例中可以是动态随机存取存储器(DRAM)。如图2所示，处理器单元210可以包括多个核心220_a-220_d(总称为核心220)。每一个核心可以与相应的高速缓冲存储器225_a-225_d(总称为高速缓冲存储器225)相关联。此外，处理器单元210包括非核心逻辑230，其可以包括处理器的不在核心中的各种逻辑，例如，特定接口和控制逻辑。处理器单元210内还存在输入/输出(I/O)接口240，其提供与互连245的接口，所述互连245在一个实施例中可以是直接媒体接口(DMI)或另一耦合在处理器单元210与PCH 280之间的点对点互连。此外，处理器单元210还包括存储器控制器250，其提供了处理器单元与存储器260之间的接口。尽管为了便于说明示出了这些受限的部件，但是应当理解，在处理器单元210内可以存在附加部件，例如，固定功能单元、其它处理单元等。

如还在图2中示出的，非核心逻辑230可以包括能够帮助处理写入-写入事务的各种部件。更特别地，可以被***设备请求的信息能够保存在一组配置或存储器映射寄存器232中。如上所述，这些寄存器可以包括关于处理器单元210的标识和性能的各种信息。当请求经由仲裁器234被非核心逻辑230接收时，其被存储在厂商定义的消息(VDM)队列235中。当队列的该条目到达队列的顶部或头部时，非核心逻辑230从寄存器232获得信息并通过多路分路器236发送该信息，之后对该信息排队以存储到VDM队列238中。当输出到仲裁器239时，对包含期望信息的写入请求消息与其他输出请求进行仲裁。注意，在图2的说明中，仅示出了单个到仲裁器234和239的输入。然而，应当理解，在各种实现中，这些仲裁器可以被配置为在从不同核心、逻辑、接口等接收到的各种输入的请求之间进行仲裁。

因此，当从PCH 280(并且更具体地，从PCH 280内的管理引擎285)接收到输入的RAVDM写入查询时，可以通过I/O接口240将请求提供给非核心逻辑230以供处理。然后，响应于所述查询，可以从非核心逻辑230发送具有所请求的信息的对应写入查询，以通过I/O接口240将其传输回PCH 280。尽管为了便于说明示出了图2的实施例中的受限的细节，但是应当理解，本发明的范围并不限于此方案。

现在参照图3，进一步说明了根据本发明的实施例的处理器单元。如在图3中所示，提供了关于非核心逻辑230的其它细节。具体地说，图3示出了根据本发明的实施例的写入-写入事务的数据流。从PCH 280发起RAVDM写入查询(1)，在处理器单元210中通过I/O接口240接收该查询(2)，该I/O接口240使得将该查询写入到VDM队列235中(3)。注意，此时在所述事务中，来自PCH的写入查询已经被处理，因此关于通信协议(例如，PCIe协议)的排序规则终止。当该写入查询所请求的信息被获取时，第二写入查询(4)被形成，然后该第二写入查询从非核心逻辑230被发送(5)，并且通过I/O接口240传输至PCH 280(6)。注意，该第二写入请求是独立生成并且已排序的事务，从而不存在关于之前写入事务的相关性或排序问题。

在其它实现中，可以提供更灵活的方式来处理写入-写入事务，而不是接收促使(基于总线/设备/功能/bar和偏移)获得和发送来自预定的位置的响应数据的写入请求。例如，可以接收具有数据的RAVDM写入。如上所述，该数据可以被存储在例如VDM队列中。当从VDM队列进行访问时，该数据可以用作信息索引被写回***设备。注意，该索引可以直接访问信息或者可以结合门铃机制来使用，下文将进一步对此进行描述。在又一些实施例中，与写入查询一起被接收的数据可以被使用、操作(例如，增加、加密等)并且在响应写入查询中被返回。例如，在一种这样的实现中，处理器单元可以接收具有第一值(例如，值1)的ping信号。然后，当发送相应的写入查询时，该数据值可以被增加并且以值2返回给请求的***设备。注意，在一些实现中，可以反向进行这种处理，即其中处理器单元发送ping信号，而***设备发送具有更新的数据值的ping返回数据。

此外，在一些实施例中，可以从***设备接收多个写入请求，并且基于这些请求从这些写入请求本身所指示的位置获得数据。也就是说，其它实现可以使用所谓的门铃寄存器来访问由一个或更多个写入请求所指示的信息，而不是预定传送作为对预定BDF/BAR和偏移的单个写入请求的响应的特定配置或其它信息。作为一种这样的示例，来自***设备的第一写入请求可以包括针对门铃寄存器的BDF/BAR和偏移，该门铃寄存器写有这样的数据，该数据可以包含关于来自处理器单元的期望响应的信息。例如，该数据可以包括与以下内容相关的信息：响应BDF/BAR和偏移、信息源(例如，熔丝、寄存器、隐藏寄存器等)、返回的数据量的指示、诸如路由提示这样的属性以及要采取的操作等。这些操作可以对触发的写入数据进行处理。例如，可以对返回数据进行加密，可以增加与写入请求一起发送的数据值并将其与对应的应答写入请求一起返回，或者可以执行另一操作，例如请求的处理器操作，这些操作一旦完成，可以使得应答写入请求被发送。可以在多个写入请求中发送这样的信息，其中第二或之后的请求触发其中存储较早的写入请求的数据的门铃寄存器。

现在参照图4，示出了根据本发明的另一个实施例的处理器单元的框图。如在图4中所示，***400包括处理器单元410。处理器单元410可以包括与图2中的部件类似的部件，即420_a-420_d、高速缓冲存储器425_a-425_d、非核心逻辑430、I/O接口440和MCH 450。然而，在该实现中，非核心逻辑430包括门铃寄存器435，其被配置为通过仲裁器434从PCH 480接收输入的写入请求。在存储了来自第一写入请求的初始数据之后，来自PCH 480的第二写入事务可以访问该信息并且将它用作索引从特定的一个或更多个配置寄存器432获得信息。所获得的信息又可以通过多路分路器436被发送并被存储在VDM队列438中，直到将它从仲裁器439发送到接口440。

可以以许多不同的***类型来实现这些实施例。现在参照图5，示出了根据本发明的实施例的***的框图。如在图5中所示，多处理器***500是点对点互连***，并且包括具有第一处理器570和芯片组590的处理器单元571。如在图5中所示，第一处理器570和第二处理器580通过点对点互连550进行耦合。如在图5中所示，处理器570和580的每一个可以是多核处理器，包括第一和第二处理器核心(即，处理器核心574a和574b以及处理器核心584a和584b)。每一个处理器还可以包括非核心逻辑575和585，其可以处理来自***设备的输入的写入请求，就像该写入请求是用于获得并提供处理器的配置信息的读取请求一样。

仍然参照图5，第一处理器570还包括存储器控制器572和点对点(P-P)接口576与578。类似地，第二处理器580包括存储器控制器582和P-P接口586与588。如在图5中所示，存储器控制器572和582将处理器耦合到相应的存储器，即存储器532和存储器534，其可以是在本地附接到相应处理器的主存储器(例如，动态随机存取存储器(DRAM))的部分。第一处理器570和第二处理器580可以通过P-P互连552和554分别耦合到芯片组590。如在图5中所示，芯片组590包括P-P接口594和598。

此外，芯片组590包括接口592，用于将芯片组590与高性能图形引擎538进行耦合。芯片组590又可以通过接口596耦合到第一总线516。如在图5中所示，各种I/O设备514和总线桥518可以耦合到第一总线516，该总线桥518将第一总线516耦合到第二总线520。各种设备可以耦合到第二总线520，在一个实施例中，例如包括：键盘/鼠标522、通信设备526和诸如磁盘驱动器或其他大容量存储设备这样的数据存储单元528，该数据存储单元528可以包括代码530。此外，音频I/O 524可以耦合到第二总线520。

现在参照图6，示出了根据本发明的另一个实施例的***的框图。如在图6中所示，***400可以是前端总线(FSB)***，或其它基于互连的处理器***，其中，处理器420通过处理器互连415耦合到包括非核心逻辑430的芯片组410。在其它方面，***400可以类似于图4的***。但是要注意存在也耦合到芯片组410的外部图形卡465。

这些实施例可以用代码来实现并且可以被存储在其上存储有指令的存储介质上，所述指令可以用来对***进行编程以执行这些指令。所述存储介质可以包括但不限于：任何类型的盘，包括软盘、光盘、致密盘只读存储器(CD-ROM)、可重写致密盘(CD-RW)以及磁光盘；半导体器件，例如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)与静态随机存取存储器(SRAM)这样的随机存取存储器(RAM)、可擦可编程只读存储器(EPROM)、闪存存储器、电可擦可编程只读存储器(EEPROM)、磁卡或光卡；或者适合于存储电子指令的任何其他类型的介质。

尽管已经针对数量有限的实施例描述了本发明，但是本领域技术人员将从中意识到许多修改和变体。所附权利要求书意图涵盖落入本发明的实质精神和范围内的所有这种修改和变体。

Claims

1.一种方法，包括：

在处理器单元中接收来自***设备的第一写入请求；

响应于所述第一写入请求，获得所述处理器单元的信息；以及

将包括所述信息的第二写入请求从所述处理器单元发送到所述***设备，其中，所述第二写入请求是响应于所述第一写入请求被发送的。

2.根据权利要求1所述的方法，其中，所述信息包括存储在一个或更多个寄存器中的、关于所述处理器单元的厂商特有信息，并且其中，用于在所述处理器单元与所述***设备之间进行通信的通信协议未规定来自所述***设备的读取请求对所述一个或更多个配置寄存器进行访问。

3.根据权利要求1所述的方法，还包括接收包含总线/设备/功能/Bar和偏移的所述第一写入请求，其中，所述总线/设备/功能/Bar和所述偏移用于将条目存储在所述处理器单元的非核心逻辑的第一队列中。

4.根据权利要求3所述的装置，其中，所述第一写入请求不包括数据，并且所述偏移用于向所述非核心逻辑指示所述处理器单元中获得所述信息的预定位置。

5.根据权利要求4所述的装置，其中，所述第一写入请求查找所述处理器单元的库存单位(SKU)信息，而不从所述***设备向所述处理器单元发送读取请求。

6.根据权利要求1所述的方法，还包括将所述第一写入请求的数据写入所述处理器单元的第一队列的条目中，并且获得所述处理器单元的与所述第一队列中存储的所述数据相对应的位置处的信息。

7.根据权利要求6所述的方法，其中，所述处理器单元在所述条目到达所述第一队列的头部时，从所述处理器单元的至少一个配置寄存器获得信息。

8.根据权利要求6所述的方法，还包括在所述第一写入请求被写入所述第一队列时，针对所述第一写入请求终止通信协议的排序规则。

9.根据权利要求8所述的方法，还包括生成就所述排序规则而言与所述第一写入请求无关的所述第二写入请求。

10.一种装置，包括：

处理器单元，包括：

接口，其通过互连与***设备进行通信，所述接口接收来自所述***设备的写入查询以执行对所述处理器单元的第一位置的写入操作，其中，所述写入查询包括请求所述处理器单元的厂商特有信息的指示；

耦合到所述第一位置的逻辑，其中，所述逻辑响应于所述写入查询来访问所述厂商特有信息，并且生成第二写入查询以将所述厂商特有信息发送给所述***设备，其中，在所述逻辑中接收到所述写入查询时，所述互连的通信协议的排序规则关于所述写入查询终止，并且就所述排序规则而言所述第二写入查询独立于所述写入查询；

多个核心，其耦合到所述逻辑以响应于指令来执行操作；以及

存储器控制器，其耦合到所述逻辑以与存储器进行通信。

11.根据权利要求10所述的装置，其中，所述逻辑在多个输入的请求之间进行仲裁并且选择写入查询来存储到所述第一位置。

12.根据权利要求10所述的装置，其中，所述第一位置是厂商定义的消息队列，并且其中，当与所述写入查询相对应的写入查询的条目在所述厂商定义的消息队列的头部时，所述逻辑访问所述处理器单元的至少一个寄存器，以获得所述厂商特有信息。

13.根据权利要求10所述的装置，其中，所述厂商特有信息被存储在一个或更多个配置寄存器中，并且其中，所述通信协议未规定来自所述***设备的读取请求对所述一个或更多个配置寄存器进行访问。

14.根据权利要求10所述的装置，其中，所述逻辑包括包含输入仲裁器的非核心逻辑，所述输入仲裁器接收输入的请求并且选择所述输入的请求之一来输入到第一队列中。

15.根据权利要求14所述的装置，其中，所述非核心逻辑还包括多路复用器，所述多路分路器响应于所述写入查询来选择输出到第二队列的厂商特有信息。

16.根据权利要求15所述的装置，其中，所述非核心逻辑还包括输出仲裁器，所述仲裁器接收输出请求并且选择所述输出请求之一来发送给所述接口。

17.根据权利要求10所述的装置，其中，所述逻辑响应于从所述***设备的管理引擎所接收到的写入查询，生成所述第二查询。

18.一种***，包括：

处理器单元，其包括：通过互连与***设备进行通信的接口、响应于指令来执行操作的多个核心、与存储器进行通信的存储器控制器，所述接口从所述***设备接收写入请求，以将信息写入所述处理器单元，其中，所述写入请求被所述处理器单元当做读取请求一样处理，从而，所述处理器单元将包括所述处理器单元的厂商特有信息的第二写入请求发送给所述***设备；

所述***设备，其通过所述互连耦合到所述处理器单元，其中，所述***设备在所述***初始化时生成所述写入请求；以及

所述存储器，其耦合到所述处理器单元。

19.根据权利要求18所述的***，其中，所述处理器单元还包括逻辑，所述逻辑响应于所述写入请求来访问所述厂商特有信息，并生成所述第二写入请求，并且其中，在所述逻辑中接收到所述写入请求时，所述互连的通信协议的排序规则关于所述写入请求终止，并且就所述排序规则而言所述第二写入请求独立于所述写入请求。

20.根据权利要求19所述的***，其中，所述互连上的通信是根据快速***组件互连(PCIe)协议，并且其中，所述PCIe协议未规定来自所述***设备的读取请求对所述处理器单元的厂商特有信息进行访问。