CN101714114A - 一种支持处理器硅后调试的装置和方法 - Google Patents
一种支持处理器硅后调试的装置和方法 Download PDFInfo
- Publication number
- CN101714114A CN101714114A CN200910243809A CN200910243809A CN101714114A CN 101714114 A CN101714114 A CN 101714114A CN 200910243809 A CN200910243809 A CN 200910243809A CN 200910243809 A CN200910243809 A CN 200910243809A CN 101714114 A CN101714114 A CN 101714114A
- Authority
- CN
- China
- Prior art keywords
- state
- ultimate
- debug
- verification
- halted state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种支持处理器硅后调试的装置和方法,该装置包括调试主机和验证***,其中验证***包括基本***、调试控制器和网卡。基本***包括处理器核、内存、启动闪存、串口输出和时钟控制模块。时钟控制模块用于使各功能时钟可被确定地停下,从而进入暂停状态,在暂停状态下处理器中所有的内部状态都可通过测试接口用扫描链访问。验证***还包括调试控制器,用于与调试主机相连,使之可以远程地读取或者控制基本***的接口信号。
Description
技术领域
本发明涉及计算机***验证领域,更具体地涉及处理器硅后调试领域,特别是涉及一种支持处理器硅后调试的装置和方法。
背景技术
在计算机***验证领域中,随着芯片规模的增大,第一次流片不可避免地会存在错误,因此需要进行硅后调试,但是因为绝大多数的信号变化都发生在硅片内部,设计人员难以了解芯片的工作情况,因此会对调试工作造成极大的困难。
一般的调试支持手段在芯片内加入一些分析逻辑,把内部工作情况采集到存储器,以使内部信号可见。这种方法的主要缺点是采集的信号数量和时间长度受存储器容量所限,且可观测的信号在芯片设计时就已决定,无法更改。对于处理器这样复杂的设计而言,逃逸到硅后的逻辑错误通常需要非常微妙的条件才会触发。如果不能提供完全的可观测性,要直接在硅片上找到错误的根源几乎是不可能的。
要观测所有的内部信号只有在仿真器中才可能实现。因为实际***受到诸多因素的影响,不可能以任意低的频率运行,而高频下捕捉大量的内部信号并实时地送到片外也不现实。因此,最佳方案是让实际***的行为可以被仿真器精确地建模,在两者之间建立一一映射关系,从而使错误能够在仿真器中重现,精确地还原出芯片中真实的工作情况。
在现有技术中,一般是将处理器流水线中的指令清空,从而可以得到简单确定的体系结构状态,使其能在仿真器中恢复。但是这种方法没有以底层硬件的确定性为基础,无法精确地将实际硬件与仿真器对应起来。
此外,确定性是实际***可被仿真器精确建模的前提。主要的不确定性来源是跨时钟域信号传输。这可通过若干已公开的方法消除,如使用比例同步时钟(RSC,ratioed synchronous clock),或者通过确定性同步器完成跨时钟域传输。有了确定性,要做到硅片可仿真调试的主要难点在于取得被调试芯片的输入。
图1是基于一个常见的处理器***的结构示意图。该***包括处理器核、内存、启动闪存、串口、网卡、硬盘控制器等部件。由于网络和硬盘访问受各种随机因素的影响,这样的一个***通常难以做到确定化。如果要支持硅后仿真调试,则需要在总线上加入记录设备,录制所有不确定的IO信号,用于在仿真调试中作为输入。现有技术中已存在一些方法来使用专门的记录芯片,或者逻辑分析仪抓取外部输入,但是实现起来难度大,成本高,因此就需要一种更好的调试装置和方法来解决该问题。
发明内容
本发明的目的在于提供一种支持处理器硅后调试的装置和方法,其使一个处理器***在硅后验证时支持仿真调试,从而加速硅后验证的过程。本发明能够以最小代价改造一个处理器***,使其具有确定性,并且能够方便地进行硅后仿真调试。
为实现本发明目的而提供的一种支持处理器硅后调试的装置,包括:调试主机和验证***,其中验证***包括基本***、调试控制器和网卡,其特征在于:
基本***为可支持处理器核验证并且还有确定性的最小***,包括处理器核、内存、启动闪存、串口输出和时钟控制模块;
其中,时钟控制模块用于使各功能时钟可被确定地停下,从而进入暂停状态,在暂停状态下处理器中所有的内部状态都可通过测试接口用扫描链访问;
验证***还包括调试控制器,用于与调试主机相连,使之可以远程地读取或者控制基本***的接口信号。
为实现本发明的目的还提供一种支持处理器硅后调试的方法,其特征在于,包括下面的步骤:
A、准备验证环境步骤,用于在基本***内部初始化验证所需要的软件环境;
B、运行验证程序步骤,用于在基本***中运行验证程序;
C、***状态导入步骤,用于将保存在调试主机中的***状态加载到基本***中;
D、***状态导出步骤,用于将基本******的状态导出保存到调试主机中;
E、建立快照点步骤,用于清理基本***的状态,使其可被干净地导入导出。
本发明的有益效果是:
本发明只需少量的硬件支持就可实现处理器***的仿真调试,使得硅后调试的可见性极大化,调试复杂度大大降低。
附图说明
图1是基于一个常见的处理器***的结构示意图;
图2是依据本发明的一个具体实施例的处理器硅后验证***的结构示意图;
图3是依据本发明的一个具体实施例的时钟控制模块的结构示意图;
图4是依据本发明的一个具体实施例的基本***外部接口的结构示意图;
图5是依据本发明的一个具体实施例的调试控制器的内部结构示意图;
图6是依据本发明的一个具体实施例的验证及仿真调试方法的流程图;
图7是依据本发明的一个具体实施例的引导服务软件所执行的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明的支持处理器硅后调试的装置和方法进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明而不是对本发明的限制。
本发明是在以如图1所示的常见的处理器***基础上,定义实现了一个基本***,如图1虚线框所示,仅由验证处理器必要的部件组成,包括处理器核、内存、启动闪存、串口输出和时钟控制模块。当验证软件局限在这个基本***内部运行时,没有来自外部的输入信号,因而在这个基本***具有确定性的前提下,只要知道***初始状态就可实现硅片仿真调试。
图2是依据本发明的一个具体实施例的处理器硅后验证***的结构示意图。如图2所示,处理器硅后验证***包括调试主机、验证***两部分。调试主机控制验证过程,与验证***间通过JTAG、UART和网络接口相连。其中,JTAG接口是常见的调试接口,在这里被用于运行模式、复位等信号的控制和访问扫描链;UART是简单的低速通讯接口,用于输出调试信息或者连接交互式终端;网络接口的带宽较高,用于在调试主机和验证***间传送大量数据。
验证***由基本***、调试控制器和网卡组成。其中,基本***包括处理器核、内存、启动闪存、串口输出和时钟控制模块,足以运行测试程序。在运行测试时,软件局限在基本***内部运行,不会访问基本***以外的外部设备。由于基本***内各模块均为具有确定性的单时钟同步模块,模块之间的交互使用确定性同步器同步,因此整个基本***行为可完全确定。
基本***中还包括时钟控制模块,其结构如图3所示,图3是依据本发明的一个具体实施例的时钟控制模块的结构示意图。测试软件可通过写一个停时钟请求信号,将各功能模块的时钟确定地停下,从而进入暂停状态。在图3中,虚线框代表一个时钟域,里面包含功能逻辑。功能逻辑的时钟由时钟起停器控制,当起停器收到停时钟请求(上升沿)后将功能逻辑的时钟关闭,收到继续信号结束后(下降沿)恢复功能逻辑的时钟。继续信号同时还作为全局同步信号,供确定性同步器初始化。
暂停状态下处理器中所有的内部状态都可通过测试接口用扫描链访问。其它部分的状态总是已知的或者可通过软件初始化:启动闪存在未进行读操作时的状态固定,不需要记录其状态;内存的内容可以用在处理器上运行的软件读出或者写入;调试串口的状态可用软件初始化。这样,整个基本***的状态便可导入导出。
基本***的外部接口如图4所示,图4是依据本发明的一个具体实施例的基本***外部接口的结构示意图。该基本***接口包括:1、时钟:整个基本***的唯一参考时钟;2、复位:***复位,送到各模块和同步器的复位输入;3、运行模式:表示当前运行模式,供引导服务软件选择执行路径;4、暂停:状态信号,指示基本***各功能模块时钟已停止,进入暂停状态;5、继续:让基本***离开暂停状态,恢复功能模块的时钟;6、测试接口:处理器测试接口,符合JTAG标准,与测试扫描链相连,可访问处理器中所有的内部状态。
这些接口信号除了时钟外,都与调试控制器连接。调试控制器为普通的JTAG TAP控制器,其主要功能就是让调试主机可以远程地读取或者控制基本***的接口信号。
调试控制器的内部结构如图5所示,图5是依据本发明的一个具体实施例的调试控制器的内部结构示意图。调试控制器由TAP接口、复位控制寄存器、运行模式寄存器、暂停状态寄存器、断点自动继续数目寄存器和脉冲生成器组成。复位控制、运行模式、暂停状态寄存器分别对应基本***的接口信号,调试主机可通过它们设置基本***的复位信号和运行模式,并取得暂停信号的值。
断点自动继续数目寄存器与脉冲生成器相连,用于决定基本***进入暂停状态后是否自动恢复。其作用在于使基本***工作在验证模式时可以频繁地进入暂停状态,并且在无需外部调试主机参与的情况下就能快速地恢复运行,从而支持频繁且小开销的断点建立。如果自动继续数目寄存器的值大于零,当收到暂停信号后脉冲生成器就会生成一继续脉冲送到基本***,同时断点自动继续数目寄存器的值减一。基本***收到继续脉冲后其时钟控制模块将为功能逻辑送出时钟,恢复运行。
基于本发明的硅后验证装置来进行硅后验证及仿真调试的流程见图6,图6是依据本发明的一个具体实施例的验证及仿真调试方法的流程图。其中包含以下几个主要操作:1、准备验证环境;2、运行验证程序;3、***状态导入4、***状态导出;5、建立快照点。
基本***不包含输入输出,所以除运行验证程序外,这些流程需要在全***中与调试主机配合着进行。为清晰起见,下面先介绍验证***中的软件组成及其运行流程。
验证***上运行的软件可分为引导服务软件和验证***软件两类。其中引导服务软件放置在启动闪存中,处理器复位后就开始执行。它根据不同的运行模式完成对应的功能。验证***软件存放在调试主机中,包含在基本***中运行的操作***、测试程序及数据,要经由网络下载到验证***。
验证***软件和引导服务软件都需要用到内存。为使它们不相互干扰,内存分成区域V和区域P,分别对应验证***软件和引导服务软件。
图7是依据本发明的一个具体实施例的引导服务软件所执行的流程图,图7给出从处理器复位开始的软件执行流程。
下面分别就图6和图7中的主要流程进行详细的描述:
1、准备验证环境:调试主机将运行模式置于验证准备模式,进行***复位。引导服务软件通过网络读入验证所需的软件环境,存放到内存区域V中。将内存控制器置于自刷新状态,并进入暂停状态。调试主机查询暂停状态寄存器,直至暂停状态为真。
2、运行验证程序:调试主机将运行模式置于仿真调试模式,进行***复位。引导服务软件识别当前运行模式,对基本***进行初始化,其包括对硬件进行初始化,使其状态已知,将内存控制器退出自刷新状态,屏蔽内存区域P,使其内容对基本***不可见。引导服务软件跳转至区域V中验证环境的入口,启动验证***。验证***运行测试程序。
3、***状态导入:调试主机把运行模式置于状态导入模式,进行***复位。引导服务软件识别当前运行模式,完成下面操作:将内存控制器退出自刷新状态,通过网络从调试主机下载内存映像到区域V中,让内存控制器进入自刷新状态,发起停时钟请求,进入暂停状态。试主机查询暂停状态寄存器,直至暂停状态为真。调试主机通过调试接口,用扫描链将被调试芯片的所有触发器、宏单元、SRAM的值写入。
4、***状态导出:调试主机通过调试接口,用扫描链将被调试芯片的所有触发器、宏单元、SRAM的值读出。运行模式置于状态导出模式,进行***复位。引导服务软件识别当前运行模式,完成下面的操作:将内存控制器退出自刷新状态,通过网络将内存映像送出到调试主机,把内存控制器置于自刷新状态,发起停时钟请求,进入暂停状态。调试主机查询暂停状态寄存器,直至暂停状态为真。
5、建立快照点:验证***在一个周期性***服务中(比如时钟中断服务)加入断点建立代码。断点建立代码被调用,停止所有访存操作,并将内存控制器置于自刷新状态。断点建立代码发起停时钟请求,进入定长等待循环。基本***各模块时钟确定性地停下,进入暂停状态,断点建立完成。
快照点建立完成后验证***在调试控制器控制下,由其决定是否直接从断点继续运行。如果直接继续(断点自动继续数目寄存器大于零),则调试控制器送出继续脉冲,基本***各模块时钟恢复。断点建立代码从等待循环退出,将内存控制器退出自刷新状态。断点建立代码结束,继续运行测试。如果不是直接继续,则验证***将停留在暂停状态,调试主机可选择进行***状态导出操作。
尽管参照优选实施例已经描述了本发明,本领域熟练技术人员将认识到,可以进行形式和细节上的改变,只要不脱离本发明的精神和范围。本发明试图不局限于被公开的具体实施例,如预期用于实施本发明的最佳模式,相反,本发明将包括落入附加权利要求的范围的全部实施例。
Claims (11)
1.一种支持处理器硅后调试的装置,包括调试主机和验证***,其中验证***包括基本***、调试控制器和网卡,其特征在于:
基本***包括处理器核、内存、启动闪存、串口输出和时钟控制模块;
验证***还包括调试控制器;
其中,所述时钟控制模块用于使各功能时钟可被确定地停下,从而进入暂停状态,在暂停状态下处理器中所有的内部状态都可通过测试接口访问;
所述调试控制器用于使调试主机可以远程地读取或者控制基本***的接口信号。
2.根据权利要求1所述的支持处理器硅后调试的装置,其中基本***内的各个模块均为具有确定性的单时钟同步模块,且模块之间的交互也实现确定性,因而使整个基本***行为完全确定。
3.根据权利要求2所述的支持处理器硅后调试的装置,其中调试控制器包括TAP接口、复位控制寄存器、运行模式寄存器、暂停状态寄存器、断点自动继续数目寄存器和脉冲生成器。复位控制、运行模式、暂停状态寄存器分别对应基本***的接口信号,调试主机可通过它们设置基本***的复位信号和运行模式,并取得暂停信号的值;
调试控制器还包括断点自动继续数目寄存器和脉冲生成器,用于决定基本***进入暂停状态后是否自动恢复。
4.根据权利要求3所述的支持处理器硅后调试的装置,其中调试主机与验证***相连,控制调试过程。
5.根据权利要求4所述的支持处理器硅后调试的装置,其特征在于:测试时软件的运行局限在基本***内部,不会访问基本***以外的设备。
6.一种支持处理器硅后调试的方法,其特征在于,包括下面的步骤:
A、准备验证环境步骤,用于在基本***内部初始化验证所需要的软件环境;
B、运行验证程序步骤,用于在基本***中运行验证程序;
C、***状态导入步骤,用于将保存在调试主机中的***状态加载到基本***中;
D、***状态导出步骤,用于将基本******的状态导出保存到调试主机中;
E、建立快照点步骤,用于清理基本***的状态,使其可被干净地导入导出。
7.根据权利要求6所述的支持处理器硅后调试的方法,其中准备验证环境步骤A包括下面的步骤:
A1、调试主机将运行模式置于验证准备模式,进行***复位;
A2、引导服务软件通过网络读入验证所需的软件环境,存放到内存区域V中;
A3、将内存控制器置于自刷新状态,并进入暂停状态;
A4、调试主机查询暂停状态寄存器,直至暂停状态为真。
8.根据权利要求6所述的支持处理器硅后调试的方法,其中运行验证程序步骤B包括下面的步骤:
B1、调试主机将运行模式置于仿真调试模式,进行***复位;
B2、引导服务软件识别当前运行模式,对基本***进行初始化;
B3、引导服务软件跳转至区域V中验证环境的入口,启动验证***;
B4、验证***运行测试程序。
9.根据权利要求6所述的支持处理器硅后调试的方法,其中***状态导入步骤C包括下面的步骤:
C1、调试主机把运行模式置于状态导入模式,进行***复位;
C2、引导服务软件识别当前运行模式,导入内存状态后暂停;
C3、调试主机查询暂停状态寄存器,直至暂停状态为真;
C4、调试主机通过调试接口,用扫描链将被调试芯片的所有触发器、宏单元、SRAM的值写入。
10.根据权利要求6所述的支持处理器硅后调试的方法,其中***状态导出步骤D包括下面的步骤:
D1、调试主机通过调试接口,用扫描链将被调试芯片的所有触发器、宏单元、SRAM的值读出;
D2、运行模式置于状态导出模式,进行***复位;
D3、引导服务软件识别当前运行模式,导出内存状态后暂停;
D4、调试主机查询暂停状态寄存器,直至暂停状态为真。
11.根据权利要求6所述的支持处理器硅后调试的方法,其中建立快照点步骤E包括下面的步骤:
E1、验证***在一个周期性***服务中加入断点建立代码;
E2、断点建立代码被调用,停止所有访存操作,并将内存控制器置于自刷新状态;
E3、断点建立代码发起停时钟请求,进入定长等待循环;
E4、基本***各模块时钟确定性地停下,进入暂停状态,断点建立完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102438096A CN101714114B (zh) | 2009-12-21 | 2009-12-21 | 一种支持处理器硅后调试的装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102438096A CN101714114B (zh) | 2009-12-21 | 2009-12-21 | 一种支持处理器硅后调试的装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101714114A true CN101714114A (zh) | 2010-05-26 |
CN101714114B CN101714114B (zh) | 2012-05-23 |
Family
ID=42417771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102438096A Active CN101714114B (zh) | 2009-12-21 | 2009-12-21 | 一种支持处理器硅后调试的装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101714114B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106324476A (zh) * | 2015-06-30 | 2017-01-11 | 龙芯中科技术有限公司 | 片上调试和诊断方法、装置及芯片 |
CN109656758A (zh) * | 2018-11-20 | 2019-04-19 | 中科曙光信息产业成都有限公司 | 用于异构双处理器***芯片的调试方法及*** |
CN112363752A (zh) * | 2020-11-11 | 2021-02-12 | 海光信息技术股份有限公司 | 基于可配置的操作***的芯片验证方法及其设备 |
CN112540288A (zh) * | 2020-11-30 | 2021-03-23 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、***、设备以及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100533401C (zh) * | 2004-07-16 | 2009-08-26 | Nxp股份有限公司 | 测试具有异步微控制器的集成电路的仿真和调试接口 |
US7793179B2 (en) * | 2006-06-27 | 2010-09-07 | Silicon Image, Inc. | Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers |
CN100545826C (zh) * | 2006-11-10 | 2009-09-30 | 上海海尔集成电路有限公司 | 一种微控制器 |
-
2009
- 2009-12-21 CN CN2009102438096A patent/CN101714114B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106324476A (zh) * | 2015-06-30 | 2017-01-11 | 龙芯中科技术有限公司 | 片上调试和诊断方法、装置及芯片 |
CN106324476B (zh) * | 2015-06-30 | 2019-09-24 | 龙芯中科技术有限公司 | 片上调试和诊断方法、装置及芯片 |
CN109656758A (zh) * | 2018-11-20 | 2019-04-19 | 中科曙光信息产业成都有限公司 | 用于异构双处理器***芯片的调试方法及*** |
CN109656758B (zh) * | 2018-11-20 | 2022-02-22 | 中科曙光信息产业成都有限公司 | 用于异构双处理器***芯片的调试方法及*** |
CN112363752A (zh) * | 2020-11-11 | 2021-02-12 | 海光信息技术股份有限公司 | 基于可配置的操作***的芯片验证方法及其设备 |
CN112363752B (zh) * | 2020-11-11 | 2023-11-03 | 海光信息技术股份有限公司 | 基于可配置的操作***的芯片验证方法及其设备 |
CN112540288A (zh) * | 2020-11-30 | 2021-03-23 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、***、设备以及存储介质 |
CN112540288B (zh) * | 2020-11-30 | 2023-02-21 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、***、设备以及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN101714114B (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110865971B (zh) | Soc芯片的验证***及其方法 | |
CN102360329B (zh) | 总线监控与调试控制装置及进行总线监控与总线调试的方法 | |
KR100392569B1 (ko) | 반도체 칩의 논리 기능 검증용 에뮬레이터 장치 및 방법 | |
CN100476837C (zh) | 一种支持随机指令测试的微处理器fpga验证装置 | |
CN115841089A (zh) | 一种基于uvm的***级芯片验证平台及验证方法 | |
CN102508753B (zh) | Ip核验证*** | |
CN110032482A (zh) | 片上调试装置和方法 | |
CN103810074A (zh) | 一种片上***芯片及相应的监控方法 | |
CN111579974B (zh) | 实现边界扫描测试的嵌入式***及测试方法 | |
CN101840368A (zh) | 多核处理器的jtag实时片上调试方法及其*** | |
CN109557460B (zh) | 一种基于fpga的卷积神经网络算法的测试方法及设备 | |
CN101714114B (zh) | 一种支持处理器硅后调试的装置和方法 | |
CN109254883B (zh) | 一种片上存储器的调试装置及方法 | |
CN108628734A (zh) | 一种功能程序调试方法和终端 | |
CN103713977A (zh) | 一种微处理器ip核比较验证的实现方法 | |
US20170185710A1 (en) | Testbench Restoration Based On Capture And Replay | |
US10970442B1 (en) | Method of debugging hardware and firmware of data storage | |
CN109783837A (zh) | 仿真设备、仿真***、仿真方法和仿真程序 | |
CN115629928B (zh) | 一种面向类脑处理器的软硬协同验证方法及*** | |
CN116340150A (zh) | 一种基于uvm的可重用的寄存器性能交互验证***及其应用 | |
CN114756463A (zh) | 一种测试环境开发方法、***、设备以及介质 | |
JP2005108007A (ja) | Lsi設計検証装置及びlsi設計検証方法 | |
US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
CN105404572A (zh) | 一种基于遍历搜索存储模型的Cache***形式化验证方法 | |
CN117234831B (zh) | 一种基于多核cpu的芯片功能测试方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100080 No. 10 South Road, Haidian District Academy of Sciences, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CP03 | Change of name, title or address |