CN101677243B

CN101677243B - 协同运作电路

Info

Publication number: CN101677243B
Application number: CN200810215591A
Authority: CN
Inventors: 史富洋; 吴肯唐
Original assignee: Juji Science & Technology Co Ltd
Current assignee: Juji Science & Technology Co Ltd; Macroblock Inc
Priority date: 2008-09-16
Filing date: 2008-09-16
Publication date: 2012-09-05
Anticipated expiration: 2028-09-16
Also published as: CN101677243A

Abstract

本发明提供一种协同运作电路，其包括：一第一控制模块，其产生一第一控制信号以及一第二控制信号，且所述第一控制信号的脉宽由所述第二控制信号的脉宽决定；以及一第二控制模块，耦接于所述第一控制模块，其接收所述第一控制信号与所述第二控制信号，并根据所述第一控制信号及第二控制信号产生一第三控制信号；其中所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的频率与责任周期与所述第二控制信号的频率与责任周期相同，但所述第三控制信号相位相较于所述第二控制信号的相位产生一相位延迟。本发明可以大幅降低信号传输的频率，不论在何种频率操作时，可达到低耗能、低电磁干扰及各级电路运作频率相同的效果。

Description

协同运作电路

技术领域

本发明涉及一种协同运作电路。

背景技术

现今应用于控制大电流装置的协同运作电路，一般利用电路内部的开关来加以控制，例如利用***串行接口(SPI)、I2C、***管理总线(SM BUS)或PM BUS作为通讯接口。

但***串行接口(SPI)、I2C、***管理总线(SM BUS)或PM BUS有以下几点缺点：

首先除***串行接口(SPI)外，其余均需要另外定址，在高频率的切换时，时脉频率太低，以7-位元解析度、500kHz的脉宽调变，其时脉频率需要60MHz。

***串行接口(SPI)虽可使用环状拓朴且不需定址，但低频的情形无法赶上其运作，而高频时又会非常耗能且需解决电磁干扰及噪声的问题。

如果主控制电路(master)需送出设定数据，如数量、解析度或相位移等至从电路(slave)，这些从电路需具有时脉以传递数据。如果采用外部时脉有耗能及电磁干扰问题；如果采用各电路各自内建时脉产生器，都会增加成本及功率消耗；且更糟的各集成电路的时脉均不相同，进而造成各集成电路的脉宽调变频率的差异。

因此，如何研发出一种协同运作电路，其不需定址且不论在何种频率操作，仍可达到低耗能、低电磁干扰及使各级电路脉宽调变频率相同的效果，将是本发明所欲积极探讨之处。

发明内容

本发明提出一种协同运作电路，其主要目的为解决协同运作电路，其于高频率运作时所造成的高耗能、电磁干扰及各级电路脉宽调变频率不同的问题。

本发明的为一种协同运作电路，其包括：一第一控制模块，其产生一第一控制信号以及一第二控制信号，且所述第一控制信号的脉宽由所述第二控制信号的脉宽决定；以及一第二控制模块，耦接于所述第一控制模块，其接收所述第一控制信号与所述第二控制信号，并根据所述第一控制信号及第二控制信号产生一第三控制信号；其中所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的频率与责任周期与所述第二控制信号的频率与责任周期相同，但所述第三控制信号相位相较于所述第二控制信号的相位产生一相位延迟。

本发明还提供了一种协同运作电路，其包含有：

一第一控制模块，其产生一第一控制信号、一第二控制信号以及一第五控制信号，其中所述第五控制信号包含所述第二控制信号的脉宽与频率数据，且所述第一控制信号的频率与脉宽由所述第二控制信号的频率与脉宽决定；以及

一第二控制模块，耦接于所述第一控制模块，其接收所述第一控制信号并通过所述第一控制信号触发所述第二控制模块，以接收所述第五控制信号并产生一第三控制信号及所述第二控制模块的第五控制信号；

其中所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟。与现有技术相比，本发明可以大幅降低信号传输的频率，当协同运作电路不论在何种频率操作时，仍可达到低耗能、低电磁干扰及各级电路运作频率相同的效果。

附图说明

图1为本发明的协同运作电路的优选实施例的***方块图。

图2为本发明的协同运作电路另一优选实施例的***方块图。

图3为根据图2的优选实施例的触发波形图。

图4为根据图2的优选实施例的另一触发波形图。

图5为本发明的协同运作电路另一优选实施例的***方块图。

图6为本发明的协同运作电路另一优选实施例的***方块图。

附图标记说明：1-协同运作电路；2-第一控制模块；3-第二控制模块；4-第三控制模块；5-第三控制模块；CLK-第一控制信号；D-责任周期；T-第二控制信号的周期；DOUT0-第二控制信号；DOUT1-第三控制信号；DOUT2-第三控制信号；DOUT3-第三控制信号；MODE-第四控制信号；SDOUT0-第五控制信号；SDOUT1-第五控制信号；SDOUT2-第五控制信号；SDOUT3-第五控制信号。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。

图1为本发明的协同运作电路的优选实施例的***方块图，请参考图1，本发明的协同运作电路1，包含有：

一第一控制模块2，其产生一第一控制信号CLK以及一第二控制信号DOUT0，且所述第一控制信号CLK的脉宽由所述第二控制信号DOUT0的脉宽及协同运作电路的数量与运作频率决定；

以及一第二控制模块3，耦接于所述第一控制模块2，其接收所述第一控制信号CLK与所述第二控制信号DOUT0，并根据所述第一控制信号CLK及所述第二控制信号DOUT0产生一第三控制信号DOUT1。

所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0，使所述第三控制信号DOUT1的频率与责任周期与所述第二控制信号DOUT0的频率与责任周期相同，但所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟。

所述第二控制信号DOUT0以及所述第三控制信号DOUT1是状态控制信号。

根据一种优选的实施方式，根据使用者的需要将所述第三控制信号DOUT1回授至所述第一控制模块2。

根据另一种优选的实施方式，所述第一控制模块2产生一第四控制信号MODE。

当所述第四控制信号MODE为一状态时，所述第一控制模块2传送所述第一控制信号CLK以及所述第二控制信号DOUT0至所述第二控制模块3，并根据所述第二控制模块3回授至所述第一控制模块2的第三控制信号DOUT1判定所述第二控制模块3的数量且当所述第四控制信号MODE为所述状态时，所述第一控制模块2传送所述第一控制信号CLK以及所述第二控制信号DOUT0至所述第二控制模块3，以使能所述第二控制模块3。

而当所述第四控制信号MODE为另一状态时，所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，此时所述第一控制信号CLK、所述第二控制信号DOUT0以及所述第三控制信号DOUT1分别具有各自的频率、脉宽及相位构成，使用者可依实际需求做适当调整。

所述第一控制信号CLK的频率值优选等于(所述第二控制信号DOUT0的频率)乘以(所述第一控制模块2及已使能的第二控制模块3的数量总和)；

所述第一控制信号CLK的脉宽优选等于所述第二控制信号DOUT0脉宽除以所述第一控制信号CLK周期的余数。

实际操作上，在触发第一控制模块2及第二控制模块3的机制，优选当所述第二控制信号DOUT0的由低电平触发为高电平后，所述第三控制信号DOUT1会在所述第一控制信号CLK下一次的信号上升沿触发为高电平；或当所述第一控制信号CLK由高电平触发为低电平且所述第二控制信号DOUT0为高电平时，所述第三控制信号DOUT1会在所述第一控制信号CLK下一次的信号上升沿触发为高电平，而当所述第二控制信号DOUT0的信号由高电平触发为低电平后，所述第三控制信号DOUT1会在所述第一控制信号CLK下一次的信号下降沿触发为低电平或是当所述第一控制信号CLK由高电平触发为低电平且所述第二控制信号DOUT0为低电平时，所述第三控制信号DOUT1会在所述第一控制信号下一次的下降沿触发为低电平，而这段时间即为所述控制模块的责任周期D，详细的触发波形图将配合后续复数个第三控制模块的实施例做更详细的说明。以上所述仅是其中可能的工作方式，本领域普通技术人员应当可理解，也可通过其他触发方式可达到类似效果，在此不多赘述。图2为本发明的协同运作电路另一优选实施例的***方块图以及图3为根据图2的优选实施例的触发波形图，其说明除前述实施例的第一控制模块2及第二控制模块3外，又接着串接第三控制模块4及第三控制模块5的情形(本例以两个第三控制模块做为说明)，实际操作上优选所述第二控制模块3、所述第三控制模块4及所述第三控制模块5的架构是相同，请同时参考图2及图3，当本发明的协同运作电路1除第一控制模块2及第二控制模块3外，还更包含复数个第三控制模块(第三控制模块4及第三控制模块5)，所述复数个第三控制模块也将与所述第二控制模块3相同接收所述第一控制信号CLK，其中所述第三控制模块4耦接于所述第二控制模块3并接收所述第一控制信号CLK及所述第三控制信号DOUT1，以产生当前级控制模块的控制信号DOUT2，所述第三控制模块5与前一级的第三控制模块4耦接，并接收前一级的控制信号DOUT2及所述第一控制信号CLK进而产生当前级控制模块的控制信号DOUT3，所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，所述复数个第三控制模块(第三控制模块4及第三控制模块5)根据所述第一控制信号CLK以及前一级的控制信号使当前级控制模块控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟，其中所述第二控制信号DOUT0、所述第三控制信号DOUT1以及所述控制信号DOUT2及所述控制信号DOUT3均是状态控制信号。一种优选的实施方式为依使用者的需要将最后一级控制模块的控制信号DOUT3回授至所述所述第一控制模块2，以判断电路运作是否正常。一种优选的判断控制模块总数量及使能所述第二控制模块或所述第三控制模块的实施方式为所述第一控制模块2产生一第四控制信号MODE，当所述第四控制信号MODE为一状态时，所述状态是判断各控制模块总数量及使能所述第二控制模块3或所述第三控制模块的状态。在此模式下，所述第一控制模块2仅需通过传送所述第二控制信号DOUT0的接脚送出一组参数(所述参数可包含于所述第二控制信号DOUT0中)，并送出任一频率的第一控制信号CLK以触发后级控制模块(第二控制模块3或第三控制模块)读取并依序通过所述些第三控制模块传送所述组参数，第一控制模块2即可通过回授的控制信号DOUT3相较于DOUT0延迟的时钟数来判断所述第二控制模块3及所述第三控制模块的数量，并通过送出所述参数以使能或关闭第二控制模块3或所述复数个第三控制模块(第三控制模块4或第三控制模块5)。

而当所述第四控制信号MODE为另一状态时，所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，所述复数个第三控制模块(第三控制模块4或第三控制模块5)根据所述第一控制信号CLK以及前一级的控制信号使当前级控制模块控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟，此时所述第一控制信号CLK、所述第二控制信号DOUT0以及所述第三控制信号DOUT1分别具有各自的频率、脉宽及相位构成，使用者可根据实际需求做适当调整，且使用者可根据实际需要使所述第一控制模块2决定所述第二控制模块3及所述复数个第三控制模块(第三控制模块4或第三控制模块5)被使能的数量。至于频率及脉宽的计算方式，前述的第一控制信号CLK的频率值优选等于(所述第二控制信号DOUT0的频率值)除以(所述第一控制模块2、所述已使能的第二控制模块3及所述些已使能的第三控制模块(第三控制模块4或第三控制模块5)的数量总和)，而第一控制信号CLK的脉宽优选等于所述第二控制信号DOUT0脉宽除以所述第一控制信号CLK周期的余数。实际操作上在触发所述第一控制模块2、所述第二控制模块3以及所述复数个第三控制模块(第三控制模块4或第三控制模块5)的机制，优选如图3所示，当前一级控制信号由低电平触发为高电平后，当前级控制模块控制信号会在所述第一控制信号下一次的信号上升沿触发高电平，而当前一级控制信号由高电平触发为低电平后，当前级控制模块控制信号会在所述第一控制信号下一次的信号下降沿触发为低电平，而这段时间是各控制模块的责任周期D，此即等同各级控制模块的控制信号，或可通过责任周期D以产生各级控制模块的控制信号。

图4为根据图2的优选实施例的另一触发波形图，请参考图4并配合图2，当所述第四控制信号MODE为另一状态时，所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，所述复数个第三控制模块(第三控制模块4或第三控制模块5)根据所述第一控制信号CLK以及前一级的控制信号使当前级控制模块的控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟，此时所述第一控制信号CLK、所述第二控制信号DOUT0以及所述第三控制信号DOUT1分别具有各自的频率、脉宽及相位构成，使用者可根据实际需求做适当调整，且使用者可根据实际需要使所述第一控制模块2决定所述第二控制模块3及所述复数个第三控制模块(第三控制模块4或第三控制模块5)被使能的数量。至于频率及脉宽的计算方式，前述的第一控制信号CLK的频率值优选等于(所述第二控制信号DOUT0的脉宽)除以(所述第一控制模块2、所述已使能的第二控制模块3及所述些已使能的第三控制模块(第三控制模块4或第三控制模块5)的数量总和)。当所述第一控制信号CLK由高电平触发为低电平且前一级控制信号为高电平时，当前级控制模块的控制信号会在所述第一控制信号CLK下一次的信号上升沿触发为高电平，而当所述第一控制信号CLK由低电平触发为高电平且前一级控制信号为低电平时，所述级控制模块控制信号会在所述第一控制信号下一次的信号下降沿触发为低电平，而这段时间即为各控制模块的责任周期D，此即等同各级控制模块的控制信号，或可通过责任周期D以产生各级控制模块的控制信号。观察图3及图4可发现虽然触发波形不同，但同样均可产生相位延迟的效果，因此现有此领域技术的人士应可获知经由本发明的协同运作电路，利用不同的触发波形以达到相位延迟的结果，其也属于本发明保护的范畴。

图5为本发明的协同运作电路另一优选实施例的***方块图，请参考图5，其说明除前述实施例由第一控制模块2统一送出第一控制信号CLK的传送方式外，本发明也可将所述第一控制信号CLK依序通过各控制模块的方式传送，如图5所示，其中所述复数个第三控制模块中的第一级(第三控制模块4)耦接于所述第二控制模块3，其余的第三控制模块(第三控制模块5)均与前一级的第三控制模块(第三控制模块4)耦接，所述第二控制模块3根据所述第一控制信号CLK产生发送至所述第一级第三控制模块(第三控制模块4)的第一控制信号CLK，其余各级第三控制模块(第三控制模块5)根据前一级第三控制模块(第三控制模块4)的第一控制信号CLK产生发送至后一级第三控制模块的第一控制信号CLK，各级控制模块并根据前一级控制模块所产生的第一控制信号CLK及所述第三控制信号，产生当前级控制模块的控制信号，其中关于第一控制信号CLK优选是最后一级控制模块(第三控制模块5)所产生的第一控制信号可回授至所述第一控制模块2，而为了达成上述目的，优选所述第二控制模块3及所述复数个第三控制模块(第三控制模块4及第三控制模块5)分别具有缓冲单元(图未示)，例如缓冲器，以缓冲或加强所述第一控制信号CLK。此方式可以调整各级的第一控制信号CLK与控制信号的传输延迟时间，以避免下一级控制模块误判。所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，所述复数个第三控制模块(第三控制模块4及第三控制模块5)则根据通过前一级控制模块的第一控制信号CLK以及前一级的控制信号使当前级控制模块控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟，其中所述第二控制信号DOUT0、所述第三控制信号DOUT1、所述控制信号DOUT2及所述控制信号DOUT3均是一状态控制信号。一种优选的实施方式为根据使用者的需要将最后一级控制模块的控制信号DOUT3回授至所述第一控制模块2，以判断电路运作是否正常。一种优选的判断控制模块总数量及使能第二控制模块或第三控制模块的实施方式为所述第一控制模块2产生一第四控制信号MODE，当所述第四控制信号MODE为一状态时，该状态是判断各控制模块总数量及使能第二控制模块3或第三控制模块的状态。在此模式下，所述第一控制模块2仅需通过传送所述第二控制信号DOUT0的接脚送出一组参数(其可包含于所述第二控制信号DOUT0中)，并送出任一频率的第一控制信号CLK以触发后级控制模块(第二控制模块3或第三控制模块)读取并依序通过所述复数个第三控制模块传送所述组参数，所述第一控制模块2即可通过回授的控制信号DOUT3判断所述第二控制模块3及所述第三控制模块的数量，并通过送出所述参数以使能或关闭所述第二控制模块3或所述复数个第三控制模块(第三控制模块4或第三控制模块5)，此时所述第一控制信号CLK、所述第二控制信号DOUT0以及所述第三控制信号DOUT1分别具有各自的频率、脉宽及相位构成，使用者可根据实际需求做适当调整。而当所述第四控制信号MODE为另一状态时，所述第二控制模块3根据所述第一控制信号CLK以及所述第二控制信号DOUT0使所述第三控制信号DOUT1的相位相较于所述第二控制信号DOUT0的相位产生一相位延迟，所述复数个第三控制模块(第三控制模块4或第三控制模块5)根据通过前一级控制模块的第一控制信号CLK以及前一级的控制信号使当前级控制模块控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟，且使用者可根据实际需要使所述第一控制模块2决定所述第二控制模块3及所述复数个第三控制模块(第三控制模块4或第三控制模块5)被使能的数量。至于频率及脉宽的计算方式，前述的第一控制信号CLK的频率值优选等于(所述第二控制信号DOUT0的频率值)除以(所述第一控制模块2、所述已使能的第二控制模块3及所述些已使能的第三控制模块(第三控制模块4或第三控制模块5)的数量总和)。至于触发的方式，可参考前述图3及图4有关的说明，在此不再赘述。观察图5可发现虽然传送第一控制信号CLK的机制不同，但同样均可产生使状态控制信号相位延迟的效果，因此本领域普通技术人员应可获知经由本发明的协同运作电路，利用不同的第一控制信号CLK的传送机制以达到相位延迟的结果，其也属于本发明保护的范畴。

图6为本发明的协同运作电路另一优选实施例的***方块图，请参考图6并配合图5，其与图5所述的实施例的差异为所述第一控制模块2产生一第一控制信号CLK、一第二控制信号(图未示)以及一第五控制信号SDOUT0，其中所述第五控制信号SDOUT0包含所述第二控制信号的脉宽与频率数据，且所述第一控制信号CLK的频率与脉宽由所述第二控制信号的频率与脉宽决定，所述第二控制模块3接收所述第一控制信号CLK并通过所述第一控制信号CLK触发所述第二控制模块3，以接收所述第五控制信号SDOUT0并产生后一级控制模块4的第三控制信号(图未示)及第五控制信号SDOUT1，如有多级的情况则依此类推产生后续的第五控制信号SDOUT2，而最后一级的第五控制信号SDOUT3再回授至所述第一控制模块2，而所述第二控制信号及所述复数个第三控制信号产生于所述些控制模块之中，也不需前例所述的第四控制信号MODE。由于第五控制信号SDOUT0～SDOUT3是传送数位控制信号，并以第一控制信号CLK触发下一级控制模块以接收信号，再配合前述调变第一控制信号CLK高/低电平时间的方式，即可将责任周期D加上一相位延迟传递到下一级控制模块。举例来说：若责任周期D＝TCLK*n+m，其中TCLK为第一控制信号CLK的周期，其决定方式如前所述，而“m”即是所述第一控制信号CLK的高(或低)电平时间宽度，并以所述第五控制信号SDOUT0传送“n”以及使能模块数量E的信息。所述第五控制信号SDOUT0按第一控制信号CLK频率依序传送一组档头，如111111111，以利下一级控制模块辨识此为设定责任周期D的信号，在档头后加上责任周期D高低电平的时间长度，譬如前述E＝4，n＝3，可以送出01000011的信号，前四位的0100代表E＝4，后四位的0011代表n＝3，下一级控制模块收到第一控制信号CLK，并以第一控制信号CLK上升沿触发接收第五控制信号SDOUT0，即可算出当前级控制模块的责任周期D应落后第二控制信号一个第一控制信号CLK周期开始，并在持续三个第一控制信号CLK周期后，在第四个第一控制信号CLK的下降沿结束(以四个控制模块为例)，并在下一次信号上升沿再开始下一个责任周期D，其责任周期D同样为D＝TCLK*n+m，且保持一个第一控制信号CLK周期的固定相位差。第二控制模块同时将第五控制信号SDOUT1与第五控制信号SDOUT0保持落后一个第一控制信号CLK周期，但内容相同传送到下一级控制模块，其余控制信号均通过如此方式依序传递。每一级收到新的设定后就改为新的责任周期，如此也可以达到将责任周期延迟一个相位差后传递到下一级控制模块的目的。上述数位数据设定方式，如档头或内容的编码，可以有多种设定均可达同一目的，然其原理均相同，因此现有此领域技术的人士应可获知经由本发明的协同运作电路，利用不同的第五控制信号SDOUT0～SDOUT3的编码机制以达到相位延迟的结果，其也属于本发明保护的范畴。

以上所述的各个优选具体实施例，仅是为了方便说明本发明，而非限制本发明的专利范围，其中举例的电路结构、触发波形亦或是使所述第一控制信号以及各状态控制信号产生时间上的延迟，使用者可依实际的产品需要而有不同但等效的调整，以获得最佳的效果。

由以上所述可以清楚地明了，本发明提供一种协同运作电路，不论在何种频率操作时，仍可达到低耗能、低电磁干扰及各级电路运作频率相同的效果。

以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本发明的保护范围内。

Claims

1.一种协同运作电路，其特征在于，其包含有：

一第一控制模块，其产生一第一控制信号以及一第二控制信号，且所述第一控制信号的频率与脉宽由所述第二控制信号的频率与脉宽决定；以及

一第二控制模块，耦接于所述第一控制模块，其接收所述第一控制信号与所述第二控制信号，并根据所述第一控制信号及所述第二控制信号产生一第三控制信号；

所述第二控制模块根据所述第一控制信号以及所述第二控制信号，使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟。

2.如权利要求1所述的协同运作电路，其特征在于，其还包含复数个第三控制模块，所述第三控制模块接收所述第一控制信号；所述复数个第三控制模块中的第一级耦接于所述第二控制模块，并接收所述第一控制信号及所述第三控制信号，以产生第三控制信号；其余的第三控制模块均与前一级的第三控制模块耦接，并接收前一级的第三控制信号及所述第一控制信号进而产生第三控制信号，所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第二控制模块产生的第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，所述复数个第三控制模块根据所述第一控制信号以及前一级的第三控制信号使产生的第三控制信号的相位相较于前一级第三控制信号的相位分别产生一相位延迟。

3.如权利要求1所述的协同运作电路，其特征在于，其还包含复数个第三控制模块，其中所述复数个第三控制模块中的第一级耦接于所述第二控制模块，其余的第三控制模块均与前一级的第三控制模块耦接，所述第二控制模块根据所述第一控制信号产生发送至所述第一级第三控制模块的第一控制信号，其余各级第三控制模块根据前一级第三控制模块的第一控制信号产生发送至后一级第三控制模块的第一控制信号，各级控制模块并根据前一级控制模块所产生的第一控制信号及所述第三控制信号，产生当前级控制模块的控制信号，所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，所述复数个第三控制模块根据前一级控制模块所产生的第一控制信号以及前一级的控制信号使当前级控制模块的控制信号的相位相较于前一级控制信号的相位分别产生一相位延迟。

4.如权利要求1所述的协同运作电路，其特征在于，所述第三控制信号回授至所述第一控制模块，所述第一控制模块产生一第四控制信号，当所述第四控制信号为一状态时，所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，当所述第四控制信号为另一状态时，此时所述第一控制信号、所述第二控制信号以及所述第三控制信号分别具有各自的频率、脉宽及相位构成，所述第一控制模块传送所述第一控制信号以及所述第二控制信号至所述第二控制模块，并根据所述第二控制模块回授至所述第一控制模块的第三控制信号判定所述第二控制模块的数量。

5.如权利要求2所述的协同运作电路，其特征在于，最后一级控制模块的控制信号回授至所述第一控制模块，所述第一控制模块产生一第四控制信号，当所述第四控制信号为一状态时，所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第二控制模块产生的第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，所述复数个第三控制模块根据所述第一控制信号以及前一级的控制信号使当前级控制模块的控制信号的相位相较于前一级第三控制信号的相位分别产生一相位延迟，当所述第四控制信号为另一状态时，此时所述第一控制信号、所述第二控制信号以及所述第三控制信号分别具有各自的频率、脉宽及相位构成，所述第一控制模块传送所述第一控制信号至所述第二控制模块并使所述第一控制信号依序通过所述复数个第三控制模块，根据回授至所述第一控制模块的最后一级控制模块的控制信号判定所述第二控制模块及所述复数个第三控制模块的总数量。

6.如权利要求3所述的协同运作电路，其特征在于，最后一级控制模块的第一控制信号及第三控制信号回授至所述第一控制模块，所述第一控制模块产生一第四控制信号，当所述第四控制信号为一状态时，所述第二控制模块根据所述第一控制信号以及所述第二控制信号，使所述第二控制模块所产生的第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，所述复数个第三控制模块根据通过前一级控制模块的第一控制信号以及前一级的第三控制信号使所述级第三控制模块的第三控制信号的相位相较于前一级第三控制信号的相位分别产生一相位延迟，当所述第四控制信号为另一状态时，此时所述第一控制信号、所述第二控制信号以及所述第三控制信号分别具有各自的频率、脉宽及相位构成，所述第一控制模块传送所述第一控制信号至所述第二控制模块并使所述第一控制信号依序通过所述复数个第三控制模块，根据回授至所述第一控制模块的最后一级控制模块的第三控制信号判定所述第二控制模块及所述些第三控制模块的总数量。

7.如权利要求1所述的协同运作电路，其特征在于，所述第一控制信号的频率值等于(所述第二控制信号的频率)乘以(所述复数个已使能的协同运作控制模块的数量总和)，且所述第一控制信号的脉宽等于所述第二控制信号脉宽除以所述第一控制信号周期的余数。

8.如权利要求1所述的协同运作电路，其特征在于，当所述第二控制信号由低电平触发为高电平后，所述第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第二控制信号由高电平触发为低电平后，所述第三控制信号在所述第一控制信号下一次的信号下降沿触发为高电平。

9.如权利要求2所述的协同运作电路，其特征在于，当所述第二控制信号由低电平触发为高电平后，各所述第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第二控制信号由高电平触发为低电平后，各所述第三控制信号在所述第一控制信号下一次的信号下降沿触发为高电平。

10.如权利要求3所述的协同运作电路，其特征在于，当所述第二控制信号由低电平触发为高电平后，各所述第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第二控制信号由高电平触发为低电平后，各所述第三控制信号在所述第一控制信号下一次的信号下降沿触发为高电平。

11.如权利要求1所述的协同运作电路，其特征在于，当所述第一控制信号由高电平触发为低电平且所述第二控制信号为高电平时，所述第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第一控制信号由低电平触发为高电平且所述第二控制信号为低电平时，所述第三控制信号在所述第一控制信号下一次的下降沿触发为低电平。

12.如权利要求2所述的协同运作电路，其特征在于，当所述第一控制信号由高电平触发为低电平且前一级控制信号为高电平时，当前一级第三控制模块的第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第一控制信号由低电平触发为高电平且前一级控制信号为低电平时，前一级第三控制模块的第三控制信号在所述第一控制信号下一次的下降沿触发为低电平。

13.如权利要求3所述的协同运作电路，其特征在于，当所述第一控制信号由高电平触发为低电平且前一级控制信号为高电平时，当前一级第三控制模块的第三控制信号在所述第一控制信号下一次的信号上升沿触发为高电平，当所述第一控制信号由低电平触发为高电平且前一级第三控制信号为低电平时，当前一级第三控制模块的第三控制信号在所述第一控制信号下一次的下降沿触发为低电平。

14.一种协同运作电路，其特征在于，其包含有：

其中所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟。

15.如权利要求14所述的协同运作电路，其特征在于，其还包含复数个第三控制模块，所述第三控制模块接收所述第一控制信号，其中所述复数个第三控制模块中的第一级耦接于所述第二控制模块并接收所述第一控制信号及所述第五控制信号，产生当前级控制模块的第三控制信号及第五控制信号，其中当前级控制模块的第五控制信号包含所述第三控制信号的脉宽与频率数据，其余的第三控制模块均与前一级的第三控制模块耦接，并接收前一级的第五控制信号及所述第一控制信号进而产生当前级第三控制模块的第三控制信号及第五控制信号，所述第二控制模块根据所述第一控制信号以及所述第二控制信号使所述第三控制信号的相位相较于所述第二控制信号的相位产生一相位延迟，所述复数个第三控制模块根据所述第一控制信号以及前一级的第三控制信号使当前级控制模块的第三控制信号的相位相较于前一级第三控制信号的相位分别产生一相位延迟。