CN101673660A - 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 - Google Patents
一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 Download PDFInfo
- Publication number
- CN101673660A CN101673660A CN200810222110A CN200810222110A CN101673660A CN 101673660 A CN101673660 A CN 101673660A CN 200810222110 A CN200810222110 A CN 200810222110A CN 200810222110 A CN200810222110 A CN 200810222110A CN 101673660 A CN101673660 A CN 101673660A
- Authority
- CN
- China
- Prior art keywords
- hydrogen
- slit
- gap
- filling
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种缝隙填充的处理方法,用于在带有缝隙的半导体衬底上形成薄膜并完全填充该缝隙,包括:使用高密度等离子体化学气相沉积的方法进行填隙;使用三氟化氮对所述缝隙边角处沉积的悬突进行刻蚀;通入氢气进行氢钝化处理后,通入氧气与所述氢钝化处理后残留的氢气反应,并排出反应腔中的全部气体,返回执行所述填隙操作直到完成对所述缝隙的填充。本发明实施例提供的这种缝隙填充的处理方法,在进行氢钝化处理后通入氧气,能够去除反应腔中残余的氢气,从而避免了氢气被引入生成的薄膜中,从而能够避免各种因H2而产生的性能降低,提高薄膜性能。本发明还同时公开了一种浅沟道隔离槽的制作方法,能够提高隔离槽薄膜的性能。
Description
技术领域
本发明涉及集成电路制造技术,具体涉及一种缝隙填充的处理方法和浅沟道隔离槽的制作方法。
背景技术
目前,集成电路技术已经进入超大规模集成电路时代,随着集成电路的工艺尺寸向65纳米乃至更精细的结构发展,部分器件中缝隙的深宽比(即缝隙深度与缝隙宽度之比)已经达到了4∶1甚至更高。在这种情况下,对各种缝隙的填充,特别是对高深宽比的缝隙的填充提出了更高的工艺要求。
化学气相沉积(Chemical Vapor Deposition,CVD)由于能够通过化学气体反应的方式在半导体衬底上沉积一层薄膜(Film),因而在对缝隙进行填充(通常也简称为填隙,或gap-fill)的制程中得到了广泛的应用。随着技术的发展,在传统的CVD方法的基础上相继出现了等离子增强型化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition,PECVD),该方法通过使用射频(Radio-frequency,RF)促使反应气体的激发和/或分解,比传统的CVD方法降低了化学反应所需的能量,从而不需要提供太高的反应温度;上述优点进一步被高密度等离子体化学气相沉积(High Density PlasmaChemical Vapor Deposition,HDPCVD)的方法所继承,且由于HDPCVD方法中的低真空压力所产生的高密度等离子体具有更大的激发能力,因此可以在更低的温度下,制备出能够填充高深宽比缝隙的film,从而在65纳米及以下集成电路加工工艺的gap-fill操作中,以及制造浅沟道隔离槽(ShallowTrench Isolation,STI)时得到了广泛的应用。
在gap-fill的过程中,一个非常关键的问题就是:必须避免在所述缝隙被完全填充之前,缝隙两侧边角处的悬突(overhang),如图1(a)所示,将缝隙的开口封住,从而形成一个内部尚未被完全填充的空心的孔洞(Void),如图1(b)所示。可见,必须保证进行填隙时所采用的HDPCVD工艺具有良好的填隙能力(gap-fill capability)。
因此,现有技术将传统的一次填隙操作变为多次填隙操作,其基本流程如图2所示,其中包括:
步骤201:使用HDPCVD进行gap-fill;
步骤202:使用NF3对所述缝隙边角处沉积的overhang进行刻蚀(etch),以避免其封住缝隙的开口;
上述刻蚀完成后,所述边角处的overhang将被消除,然后返回继续执行步骤201,直到所述缝隙被完全填充。
采用上述方法,可以很好的实现对具有高深宽比的缝隙的gap-fill操作并且可以完全消除void的产生。但是,步骤202中采用NF3对所述overhang进行etch操作时,会引入氟(F)元素,而F元素混杂在所述STI薄膜中,将会影响所述STI的绝缘性能并可能导致漏电。
为了将F从所述STI薄膜中清除,业界进一步对上述流程进行了改进,在步骤202之后,并不立即返回步骤201,而是继续执行步骤203:
一次刻蚀完成后,通入H2,之后再返回步骤201。
通入的H2能够与步骤202中得到的F元素进行反应,通过把生成的反应物抽出反应腔(chamber),就能够有效地去除所述影响STI性能的F元素,通常也将所述步骤203称为氢钝化操作或氢钝化工艺。
上述氢钝化的方法能够有效去除F元素,但是用于清除F元素的H2,在反应后仍然会有部分残留在chamber中,并在后续的gap-fill操作中进入生成的STI薄膜。H2进入STI薄膜后,将会降低薄膜的多项性能参数:比如,STI薄膜的密度降低、均匀性变差、刻蚀率变大从而影响刻蚀效果,同时STI薄膜的热稳定性也会降低;此外,STI薄膜中的H2还有可能会迁移到Si-SiO2的交界面导致其出现界面态(Interface States)。
可见,经过氢钝化工艺处理后的STI薄膜,虽然消除了F元素的影响,但随之引入的H2仍然会降低薄膜的性能。
发明内容
本发明实施例提供一种缝隙填充的处理方法,能够消除由于氢钝化而引入的H2对STI薄膜的影响,提高STI薄膜的性能。
本发明实施例还提供一种浅沟道隔离槽的制作方法,能够消除由于氢钝化而引入的H2对STI薄膜的影响,提高生成的STI薄膜的性能。
为达到上述目的的第一个方面,本发明的技术方案具体是这样实现的:
一种缝隙填充的处理方法,用于在带有缝隙的半导体衬底上形成薄膜并完全填充该缝隙,其中包括:
使用高密度等离子体化学气相沉积的方法进行填隙;
使用三氟化氮对所述缝隙边角处沉积的悬突进行刻蚀;
通入氢气进行氢钝化处理后,返回执行所述填隙操作直到完成对所述缝隙的填充;
该方法在所述通入氢气进行氢钝化处理后,返回执行所述填隙操作之前还包括:
通入氧气与所述氢钝化处理后残留的氢气反应,并排出反应腔中的全部气体。
所述缝隙包括晶体管闸门、内连线和浅沟道隔离槽。
由上述的技术方案可见,本发明实施例的这种缝隙填充的处理方法,在进行氢钝化处理后通入氧气,能够去除反应腔中残余的氢气,从而避免了氢气被引入生成的薄膜中,从而能够避免各种因H2而产生的性能降低,提高了薄膜性能。
为达到上述目的的另一个方面,本发明的技术方案具体是这样实现的:
一种浅沟道隔离槽STI的制作方法,该方法包括:
使用高密度等离子体化学气相沉积的方法进行STI薄膜沉积;
使用三氟化氮对所述缝隙边角处沉积的悬突进行刻蚀;
通入氢气进行氢钝化处理;
通入氧气与所述氢钝化处理后残留的氢气反应,并将剩余气体排出反应腔,返回执行所述STI薄膜沉积的操作直至完成所述薄膜的制作。
由上述的技术方案可见,本发明实施例的这种浅沟道隔离槽的制作方法,使用HDPCVD的方法进行薄膜沉淀,并在进行氢钝化处理后通入氧气,从而有效去除反应腔中残余的氢气,能够避免氢气被引入生成的STI薄膜中,从而能够避免各种因H2而产生的性能降低,提高了生成的STI薄膜的性能。
附图说明
图1(a)为现有技术中缝隙两侧边角处的悬突的示意图。
图1(b)为现有技术中缝隙开口被封住后形成的空心孔洞的示意图。
图2为现有技术中多次填隙操作的流程的示意图。
图3为本发明实施例中缝隙填充的处理方法的流程示意图。
图4为本发明实施例中浅沟道隔离槽的制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明实施例提供一种缝隙填充的处理方法,用于在带有缝隙的半导体衬底上形成薄膜并完全填充该缝隙,其流程如图3所示,其中包括:
步骤301:使用HDPCVD进行gap-fill;
步骤302:使用NF3对所述缝隙边角处沉积的overhang进行刻蚀(etch),以避免其封住缝隙的开口;
步骤303:一次刻蚀完成后,通入H2进行氢钝化处理;
步骤304:通入氧气与所述氢钝化处理后残留的氢气反应,并将剩余气体排出反应腔,返回继续执行步骤301直到完成对所述缝隙的填充。
需要指出的是,所述缝隙可以包括晶体管闸门、内连线和浅沟道隔离槽等;同时,在步骤301和302之间,还进一步包括步骤301a:对进行gap-fill的半导体衬底进行冷却,排空chamber内的气体;
由于步骤302为刻蚀工艺,而HDPCVD工艺的操作温度虽然低于传统的CVD工艺,但仍然处于较高温度条件下,因此需要在进行刻蚀操作前对所述半导体衬底进行冷却,并在所述刻蚀操作的前后都需要执行抽空chamber中全部气体的步骤,所述步骤与现有技术相同,故只在此作特别说明,并不具体展开。
此外,步骤301~303中,使用HDPCVD进行gap-fill的具体方法,以及各种反应气体的通入时间和流率等参数设置,可以根据需要填充的缝隙的深宽比进行相应的调整,具体实现方法可以参见各种参考文献,以及申请号为“20020040764”的美国专利,本发明实施例中不再详细说明。
由上述可见,本发明实施例提供的这种缝隙填充的处理方法,在进行氢钝化处理后通入氧气,能够去除反应腔中残余的氢气,从而避免了氢气被引入生成的薄膜中,从而能够避免各种因H2而产生的性能降低,提高了薄膜性能。
本发明实施例还提供一种浅沟道隔离槽的制作方法,其流程如图4所示,其中包括:
步骤401:使用HDPCVD进行STI薄膜沉积;
步骤402:使用NF3对半导体衬底的缝隙边角处沉积的overhang进行刻蚀(etch),以避免其封住缝隙的开口;
步骤403:一次刻蚀完成后,通入H2进行氢钝化处理;
步骤404:通入氧气与所述氢钝化处理后残留的氢气反应,并将剩余气体排出反应腔,返回继续执行步骤401直至完成STI薄膜的制作。
由上述可见,本发明实施例提供的浅沟道隔离槽的制作方法,使用HDPCVD的方法进行薄膜沉淀,并在进行氢钝化处理后通入氧气,从而有效去除反应腔中残余的氢气,能够避免氢气被引入生成的STI薄膜中,从而能够避免各种因H2而产生的性能降低,提高了生成的STI薄膜的性能。
因此,容易理解,以上所述仅为本发明的较佳实施例,并非用于限定本发明的精神和保护范围,任何熟悉本领域的技术人员所做出的等同变化或替换,都应视为涵盖在本发明的保护范围之内。
Claims (3)
1、一种缝隙填充的处理方法,用于在带有缝隙的半导体衬底上形成薄膜并完全填充该缝隙,其中包括:
使用高密度等离子体化学气相沉积的方法进行填隙;
使用三氟化氮对所述缝隙边角处沉积的悬突进行刻蚀;
通入氢气进行氢钝化处理后,返回执行所述填隙操作直到完成对所述缝隙的填充;
其特征在于,该方法在所述通入氢气进行氢钝化处理后,返回执行所述填隙操作之前还包括:
通入氧气与所述氢钝化处理后残留的氢气反应,并排出反应腔中的全部气体。
2、根据权利要求1所述的处理方法,其特征在于,所述缝隙包括晶体管闸门、内连线和浅沟道隔离槽。
3、一种浅沟道隔离槽STI的制作方法,其特征在于,该方法包括:
使用高密度等离子体化学气相沉积的方法进行STI薄膜沉积;
使用三氟化氮对所述缝隙边角处沉积的悬突进行刻蚀;
通入氢气进行氢钝化处理;
通入氧气与所述氢钝化处理后残留的氢气反应,并将剩余气体排出反应腔,返回执行所述STI薄膜沉积的操作直至完成所述薄膜的制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102221107A CN101673660B (zh) | 2008-09-09 | 2008-09-09 | 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102221107A CN101673660B (zh) | 2008-09-09 | 2008-09-09 | 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101673660A true CN101673660A (zh) | 2010-03-17 |
CN101673660B CN101673660B (zh) | 2012-04-25 |
Family
ID=42020813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102221107A Expired - Fee Related CN101673660B (zh) | 2008-09-09 | 2008-09-09 | 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101673660B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102424954A (zh) * | 2011-08-15 | 2012-04-25 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN103515291A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 浅沟槽隔离结构的形成方法 |
CN103545243A (zh) * | 2013-11-13 | 2014-01-29 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的形成方法 |
CN103871880A (zh) * | 2012-12-13 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种制作浅槽隔离结构的方法 |
CN111863611A (zh) * | 2020-07-30 | 2020-10-30 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
WO2024129394A1 (en) * | 2022-12-16 | 2024-06-20 | Lam Research Corporation | Ald tungsten fill with boosted thermal inhibition |
WO2024129781A1 (en) * | 2022-12-14 | 2024-06-20 | Lam Research Corporation | Feature fill using inhibition |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101118867A (zh) * | 2006-08-03 | 2008-02-06 | 上海华虹Nec电子有限公司 | 防止高压器件电荷的方法及sti结构 |
-
2008
- 2008-09-09 CN CN2008102221107A patent/CN101673660B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102424954A (zh) * | 2011-08-15 | 2012-04-25 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN102424954B (zh) * | 2011-08-15 | 2013-10-02 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN103871880A (zh) * | 2012-12-13 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种制作浅槽隔离结构的方法 |
CN103515291A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 浅沟槽隔离结构的形成方法 |
CN103545243A (zh) * | 2013-11-13 | 2014-01-29 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的形成方法 |
CN103545243B (zh) * | 2013-11-13 | 2016-06-29 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的形成方法 |
CN111863611A (zh) * | 2020-07-30 | 2020-10-30 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
WO2024129781A1 (en) * | 2022-12-14 | 2024-06-20 | Lam Research Corporation | Feature fill using inhibition |
WO2024129394A1 (en) * | 2022-12-16 | 2024-06-20 | Lam Research Corporation | Ald tungsten fill with boosted thermal inhibition |
Also Published As
Publication number | Publication date |
---|---|
CN101673660B (zh) | 2012-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111593319B (zh) | 用于填充在衬底表面内形成的凹部的循环沉积方法和设备 | |
CN101673660B (zh) | 一种缝隙填充的处理方法和浅沟道隔离槽的制作方法 | |
US9012302B2 (en) | Intrench profile | |
US8133797B2 (en) | Protective layer to enable damage free gap fill | |
US6617259B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
KR101161098B1 (ko) | 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상 | |
US5811357A (en) | Process of etching an oxide layer | |
US20120282756A1 (en) | Thin Film Filling Method | |
CN101752291B (zh) | 浅沟槽隔离结构的制造方法 | |
KR100558999B1 (ko) | 기판 함몰부 충진 방법 | |
US11631591B2 (en) | Methods for depositing dielectric material | |
JP7374308B2 (ja) | 誘電体材料を堆積する方法及び装置 | |
KR20040076697A (ko) | 고밀도 플라즈마 화학기상증착 공정 | |
CN1913122B (zh) | 形成无空隙沟槽隔离层的方法 | |
CN100483616C (zh) | 薄膜覆盖层的形成方法 | |
CN108447774B (zh) | 同时去除热氧化膜和去除沉积氧化膜的方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120425 Termination date: 20180909 |
|
CF01 | Termination of patent right due to non-payment of annual fee |