CN101661796A - 一种非易失性存储器及其数据保护方法 - Google Patents

一种非易失性存储器及其数据保护方法 Download PDF

Info

Publication number
CN101661796A
CN101661796A CN200810118471A CN200810118471A CN101661796A CN 101661796 A CN101661796 A CN 101661796A CN 200810118471 A CN200810118471 A CN 200810118471A CN 200810118471 A CN200810118471 A CN 200810118471A CN 101661796 A CN101661796 A CN 101661796A
Authority
CN
China
Prior art keywords
protected
instruction
write
memory block
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810118471A
Other languages
English (en)
Other versions
CN101661796B (zh
Inventor
朱一明
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd filed Critical Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd
Priority to CN2008101184717A priority Critical patent/CN101661796B/zh
Publication of CN101661796A publication Critical patent/CN101661796A/zh
Application granted granted Critical
Publication of CN101661796B publication Critical patent/CN101661796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明提供一种非易失性存储器及其数据保护方法。所述非易失性存储器包括,不可见的第一存储区、可见的第二存储区、控制逻辑模块和保护码设置模块,第一存储区中设置有至少一个标志位,每个标志位用于标识对应的保护码是否已经设置,保护码用于指示第二存储区中的受保护区域,其中:保护码设置模块,用于设置保护码;控制逻辑模块,用于根据保护码确定第二存储区中受擦除保护的第一保护区和受写入保护的第二保护区,并在接收到对第一保护区中的存储单元进行擦除的指令时,不执行该擦除指令,在接收到对第二保护区中的存储单元进行写入的指令时,不执行该写入指令。依照本发明,能够有效地防止非易失性存储器中存储的程序被抄袭。

Description

一种非易失性存储器及其数据保护方法
技术领域
本发明涉及半导体器件,尤其涉及一种非易失性存储器及其数据保护方法。
背景技术
在电子行业内,***厂商为了保持竞争力,需要投入大量的人力和资金来创新和优化解决方案,并将其转化成可执行程序存储在非易失性存储器,例如快闪存储器(flash)中。
然而,由于现有存储器本身不具有加密及保护功能,抄袭者可以轻易地将其中的程序及代码读取出来,甚至对其内容都不需要剖析,就可以直接移植到自己的***中。抄袭者以极低成本窃取原创***商的研发成果,会比原创***商更具竞争力。这不仅大大伤害原创***商的利益,也会挫伤整个行业创新的动力。因此,不增加额外成本,又能对存储的程序进行保护的存储器产品存在广阔的需求和市场。
一个电子电路***通常至少包括一个微控制器(Micro Controllor Unit,MCU)和一个非易失性存储器,例如flash。***被激活后,MCU自动从flash中下载并运行程序,对其他***设备和flash本身进行操作,并根据程序要求,结合外设的反馈数据对flash进行擦除、写入和读取操作。现有存储器不具备对数据进行保护的功能,它们忠诚地执行***发出的擦除、写入、读取指令。
***厂商可以通过加密算法对方案进行加密,将方案明文转化为密文和密钥。然而,普通的MCU不具备存储功能,因此密钥和解密程序也必须存储在存储器中。这样,抄袭者可以方便地获取密钥和解密程序,从而得到方案的明文。
***厂商也可以向MCU厂商定制带有非易失性存储功能的MCU,将密钥和解密程序存储在MCU中,进一步增加抄袭的难度。但是这样会大大增加原创***厂商的成本,降低其竞争力。
发明内容
本发明所要解决的技术问题是提供一种非易失性存储器及其数据保护方法,以防止非易失性存储器中存储的程序被抄袭。
为解决上述技术问题,本发明提供技术方案如下:
一种非易失性存储器,包括,不可见的第一存储区、可见的第二存储区、控制逻辑模块和保护码设置模块,所述第一存储区中设置有至少一个标志位,每个标志位用于标识对应的保护码是否已经设置,所述保护码用于指示所述第二存储区中的受保护区域,其中:
所述保护码设置模块,用于在接收到写入保护码的指令时,读取所述写入保护码的指令对应的标志位,判断所述对应的标志位是否为预设值,若是,不执行所述写入保护码的指令,否则,将相应的保护码写入到所述第一存储区,并将所述对应的标志位设置为预设值;
所述控制逻辑模块,用于根据所述第一存储区中存储的保护码确定所述第二存储区中受擦除保护的第一保护区和受写入保护的第二保护区,并在接收到对所述第一保护区中的存储单元进行擦除的指令时,不执行该擦除指令,在接收到对所述第二保护区中的存储单元进行写入的指令时,不执行该写入指令。
上述的非易失性存储器,其中,所述第二存储区包括m个区块,m为正整数;所述保护码包括2m个比特位,所述2m个比特位中的每一比特位用于指示对应的区块是否受擦除保护或者写入保护。
上述的非易失性存储器,其中,所述保护码为第二存储区中受保护区块的地址的集合。
上述的非易失性存储器,其中,所述保护码的编码方式为:每一种编码对应于第二存储区中地址连续的多个受保护区块。
上述的非易失性存储器,其中,所述第二存储区中存储有陷阱程序和有效程序,所述陷阱程序中包括有对所述第一保护区的存储单元进行擦除操作的指令,和/或,对所述第二保护区的存储单元进行写入操作的指令。
上述的非易失性存储器为快闪存储器(flash)。
一种非易失性存储器的数据保护方法,所述非易失性存储器中包括不可见的第一存储区、可见的第二存储区,所述方法包括如下步骤:
A、在所述第一存储区中设置保护码,所述保护码用于指示所述第二存储区中的受保护区域;
B、在所述第二存储区中存储陷阱程序和有效程序,所述陷阱程序中包括有对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令,和/或,对所述受保护区域中受写入保护的存储单元进行写入操作的指令;
C、当程序运行到对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令时,不执行该擦除指令;当程序运行到对所述受保护区域中受写入保护的存储单元进行写入操作的指令时,不执行该写入指令。
上述的方法,其中,步骤A之前还包括:在所述第一存储区中设置至少一个标志位,每个标志位用于标识对应的保护码是否已经设置;步骤A具体包括:接收写入保护码的指令,读取所述写入保护码的指令对应的标志位,判断所述对应的标志位是否为预设值,若是,不执行所述写入保护码的指令,否则,将相应的保护码写入到所述第一存储区,并将所述对应的标志位设置为预设值。
在本发明中,保护码存储于用户不可见区域,抄袭者不能读取;保护码对应的保护组合可以达到很大的数量,这给抄袭者进行暴力破解带来困难。而且,程序中的有效指令和陷阱指令由用户自行组合,指令的组合数也可以很大,抄袭者想进行暴力破解将非常困难。如此,原创***厂商只需设置好保护码后,在存储的程序中增加陷阱程序,就能够有效地对程序进行保护,而不会产生额外的费用。除此之外,如果***开发商不在程序中加入陷阱程序,也可以将非易失性存储器看作具有一般的具有擦/写保护功能的存储器。
附图说明
图1为本发明实施例的非易失性存储器的结构示意图;
图2为本发明实施例的数据保护方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图及具体实施例对本发明进行详细描述。
参照图1,本发明实施例的非易失性存储器主要包括:不可见存储区、可见存储区、保护码设置模块和控制逻辑模块。
不可见存储区,是指对用户不可见的存储区,又称为黑盒子。在本实施例中,将其用于存储保护码,该保护码用于指示所述可见存储区中的受保护区域。所述保护码可以为一个或者多个,且该不可见存储区中还设置有至少一个标志位,每个标志位对应一个保护码,用于标识对应的保护码是否已经设置。
可见存储区,是指对用户可见的存储区,用户可将程序及其他数据存储于其中。如何在非易失性存储器中设置对用户可见和不可见的存储区为现有技术,这里不作赘述。
保护码设置模块,用于设置保护码,该保护码用于指示可见存储区中的受保护区域,所述受保护区域包括:受擦除保护的第一保护区和受写入保护的第二保护区。所谓受擦除保护,是指不能对该第一保护区执行擦除操作;所谓受写入保护,是指不能对该第二保护区执行写入操作。需要说明的是,所述第一保护区和第二保护区可以部分或全部重叠,即,可见存储区中的某些区块有可能既受擦除保护,同时又受写入保护。
一般来说,存储阵列(本实施例中的可见存储区),包括若干区块,每一区块又包括若干扇区。假如所述可见存储区包括的区块数为m,包括的总扇区数为n。则可以通过保护码来指示受保护的区块,或者,通过保护码来指示受保护的扇区。具体地,如果保护的是区块,则所述保护码可包括2m个比特位,所述2m个比特位中的每一比特位用于指示对应的区块是否受擦除保护或者写入保护,受擦除保护的区块的集合构成所述第一保护区,受写入保护的区块的集合构成所述第二保护区。或者,如果保护的是扇区,则所述保护码可包括2n个比特位,所述2n个比特位中的每一比特位用于指示对应的扇区是否受擦除保护或者写入保护,受擦除保护的扇区的集合构成所述第一保护区,受写入保护的扇区的集合构成所述第二保护区。
以上仅为保护码的一种较佳编码方式(方式1),所述保护码也可以采用其他编码方式。
例如,将保护码设计为所述可见存储区中受保护区块的地址的集合(方式2)。假设所述可见存储区包括的区块数比较多,以1024为例,则区块的地址宽度为10比特。此种方式下,如果需要对4个区块进行保护,则最多情况是用40比特(4个区块地址)表示写入保护,再用40比特(4个区块地址)表示擦除保护,共计80比特就能完成。在较多的区块总数中保护有限个区块,则这种保护码的编码方式相对于方式1而言,大大节省了保护码的存储空间。
又例如,设计的保护码的编码方式为:每一种编码对应于所述可见存储区中地址连续的多个受保护区块(方式3),下表所示为方式3的一种实现:
Figure G2008101184717D00051
显然,编码方式3相对于方式2而言,进一步节省了保护码的存储空间。
保护码设置模块在接收到外部(例如,本非易失性存储器所应用的电子电路***中的微控制器)写入保护码的指令时,先从所述不可见存储区读取该写入保护码的指令对应的标志位,根据标志位的值确定是否执行该写入保护码的指令。若标志位为预设值,例如0,则说明对应的保护码已经设置,不执行该写入保护码的指令;若标志位不为预设值,例如1,说明对应的保护码尚未设置,执行该写入保护码的指令,将保护码写入到所述不可见存储区。
在本发明实施例中,保护码设置模块将保护码写入到不可见存储区后,还将对应的标志位置0,这样,以后再接收到与该标志位对应的写入保护码的指令时,就不会再执行该写入保护码的指令。如此,实现了用户对所述不可见存储区中每个保护码的只可写一次、不可擦除、不可改写、不可读取。
控制逻辑模块,用于接收对可见存储区的操作指令,根据该指令执行相应的操作。与现有技术不同的是,本发明实施例中的控制逻辑模块,在接收到擦除指令或者写入指令时,还从不可见存储区读取保护码,根据所述保护码确定可见存储区中受擦除保护的第一保护区和受写入保护的第二保护区。若所述擦除指令的操作对象为所述第一保护区中的存储单元,则不执行该擦除指令;若所述写入指令的操作对象为所述第二保护区中的存储单元,则不执行该写入指令。
利用本发明实施例的非易失性存储器来存储数据,例如,存储开发商的解决方案所转化的程序及关键数据,能够有效地对数据进行保护,防止抄袭者的非法复制。具体地,是将所述程序存储于所述非易失性存储器的可见存储区中;所述程序中除包括有效程序外,还包括陷阱程序,所述陷阱程序中包括有对所述第一保护区中的存储单元进行擦除操作的指令,和/或,对所述第二保护区中的存储单元进行写入操作的指令等破坏性操作。其中,所述陷阱程序由正常的擦/写指令构成,抄袭者无法辨别。
这样,在程序运行到陷阱程序时,控制逻辑模块会接收到对保护区进行擦除或者写入的指令,依照本发明,拒绝执行所述擦除或者写入指令,从而能够保护存储器上的数据。而抄袭者抄袭后,在其它存储器上运行时,运行到陷阱程序时,会执行破坏性操作,如所述擦除和写入操作,对存储器上的数据进行了破坏,实现不了程序的正常功能。
以下给出一个flash的应用实例。
flash在存储结构上可以划分为若干个区块,以8Mb flash为例,如果每区块可以存储512K bit,则总共有16个区块:区块0~区块15。每个区块又可以划分为若干个扇区,例如每扇区存储32K bit,则每区块包含16个扇区:扇区0~扇区15。
在flash中设置一个用于存储保护码的存储区域以及一个寄存器位(register bit)。保护码存储区域和寄存器位均由flash的存储单元(cell)构成,它们对用户来说是不可见的黑盒子,不能被用户擦除和读取。
初始状态时,保护码存储区和寄存器位存储值均为1,用户可以通过指令、地址和数据,对保护码存储区域进行写入,设置需要擦除保护/写入保护的区块。flash接到用户写入保护码的指令后,会首先查询寄存器位的值,如为1,则执行对保护码存储区的写操作。在写保护码存储区的同时,flash会自动将寄存器位写为0。flash如果再接到写入保护码的指令后,查询寄存器位值为0,则拒绝执行写入保护码的指令。这样实现了用户对所述不可见存储区中每个保护码的只可写一次、不可擦除、不可改写、不可读取。
结合保护码和地址译码算法,可以实现对保护码对应的区块/扇区进行擦除保护或写入保护。以含有16个区块8Mb flash芯片为例,仅需32bit的保护码就可以实现对每个区块的擦除和写入保护,其中前16bit用于擦除保护,后16bit用于写入保护。例如:1111_1111_1111_1110_0111_1111_1111_1111表示区块15被擦除保护,区块0被写入保护。可以看出,即使仅考虑以区块为单位进行保护,已经有232=4294967296种保护组合,这给抄袭者进行暴力破解带来很大困难;而如果以扇区为单位进行保护,则保护组合会更多。
当flash接收到擦除区块15,或区块15里的任意一个扇区时,flash将先查询保护码,如果区块15受到擦除保护,则flash拒绝执行擦除区块15的指令;当flash接收到擦除全片的指令时,flash将先查询保护码,只擦除那些没有受到擦除保护的区块。由于存储阵列、保护码存储区、控制电路集成在一颗芯片中,用户无法读取保护码存储区的内容,也无法通过对I/O进行采样获取保护码信息,抄袭者将很难获取存储阵列受到保护的信息。
在设置好保护码后,用户就可以将有效程序和陷阱程序写入存储阵列中了。其中陷阱程序会对受擦除保护的区块进行擦除,或对受写入保护的区块进行写入。抄袭者在没有获取保护码信息的情况下,直接移植原创厂商的程序,在执行到陷阱程序时,就会对存储的信息进行错误地擦除或写入,从而对数据造成破坏。
本发明实施例还提供一种利用上述非易失性存储器实现数据保护的方法。
图2为本发明实施例的数据保护方法的流程图,参照图1和图2,所述方法主要包括如下步骤:
步骤201:用户输入保护码时,非易失性存储器接收写入保护码的指令,所述保护码用于指示可见存储器中的受保护区域;
步骤202:从不可见存储区读取标志位,该标志位对应保护码的写入指令;
步骤203~205:判断所述标志位是否为预设值,若是,则说明对应的保护码已经设置,不执行该写入保护码的指令,否则,说明对应的保护码尚未设置,将输入的保护码写入到所述不可见存储区,并将所述对应的标志位设置为预设值;
步骤206:在可见存储区中存储陷阱程序和有效程序,所述陷阱程序中包括有对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令,和/或,对所述受保护区域中受写入保护的存储单元进行写入操作的指令;
步骤207:运行程序;
步骤208~209:当程序运行到对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令时,不执行该擦除指令;
步骤210~211:当程序运行到对所述受保护区域中受写入保护的存储单元进行写入操作的指令时,不执行该写入指令。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非限制,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神范围,其均应涵盖在本发明的权利要求范围当中。

Claims (11)

1.一种非易失性存储器,包括,不可见的第一存储区、可见的第二存储区和控制逻辑模块,其特征在于,所述非易失性存储器中还包括保护码设置模块,所述第一存储区中设置有至少一个标志位,每个标志位用于标识对应的保护码是否已经设置,所述保护码用于指示所述第二存储区中的受保护区域,其中:
所述保护码设置模块,用于在接收到写入保护码的指令时,读取所述写入保护码的指令对应的标志位,判断所述对应的标志位是否为预设值,若是,不执行所述写入保护码的指令,否则,将相应的保护码写入到所述第一存储区,并将所述对应的标志位设置为预设值;
所述控制逻辑模块,用于根据所述第一存储区中存储的保护码确定所述第二存储区中受擦除保护的第一保护区和受写入保护的第二保护区,并在接收到对所述第一保护区中的存储单元进行擦除的指令时,不执行该擦除指令,在接收到对所述第二保护区中的存储单元进行写入的指令时,不执行该写入指令。
2.如权利要求1所述的非易失性存储器,其特征在于:
所述第二存储区包括m个区块,m为正整数;
所述保护码包括2m个比特位,所述2m个比特位中的每一比特位用于指示对应的区块是否受擦除保护或者写入保护。
3.如权利要求1所述的非易失性存储器,其特征在于:
所述保护码为第二存储区中受保护区块的地址的集合。
4.如权利要求1所述的非易失性存储器,其特征在于:
所述保护码的编码方式为:每一种编码对应于第二存储区中地址连续的多个受保护区块。
5.如权利要求1所述的非易失性存储器,其特征在于:
所述第二存储区中存储有陷阱程序和有效程序,所述陷阱程序中包括有对所述第一保护区的存储单元进行擦除操作的指令,和/或,对所述第二保护区的存储单元进行写入操作的指令。
6.如权利要求1所述的非易失性存储器,其特征在于:
所述非易失性存储器为快闪存储器flash。
7.一种非易失性存储器的数据保护方法,所述非易失性存储器中包括不可见的第一存储区、可见的第二存储区,其特征在于,所述方法包括如下步骤:
A、在所述第一存储区中设置保护码,所述保护码用于指示所述第二存储区中的受保护区域;
B、在所述第二存储区中存储陷阱程序和有效程序,所述陷阱程序中包括有对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令,和/或,对所述受保护区域中受写入保护的存储单元进行写入操作的指令;
C、当程序运行到对所述受保护区域中受擦除保护的存储单元进行擦除操作的指令时,不执行该擦除指令;当程序运行到对所述受保护区域中受写入保护的存储单元进行写入操作的指令时,不执行该写入指令。
8.如权利要求7所述的方法,其特征在于,步骤A之前还包括:在所述第一存储区中设置至少一个标志位,每个标志位用于标识对应的保护码是否已经设置;
步骤A具体包括:接收写入保护码的指令,读取所述写入保护码的指令对应的标志位,判断所述对应的标志位是否为预设值,若是,不执行所述写入保护码的指令,否则,将相应的保护码写入到所述第一存储区,并将所述对应的标志位设置为预设值。
9.如权利要求7或8所述的方法,其特征在于:
所述第二存储区包括m个区块,m为正整数;
所述保护码包括2m个比特位,所述2m个比特位中的每一比特位用于指示对应的区块是否受擦除保护或者写入保护。
10.如权利要求7或8所述的方法,其特征在于:
所述保护码为第二存储区中受保护区块的地址的集合。
11.如权利要求7或8所述的非易失性存储器,其特征在于:
所述保护码的编码方式为:每一种编码对应于第二存储区中地址连续的多个受保护区块。
CN2008101184717A 2008-08-25 2008-08-25 一种非易失性存储器及其数据保护方法 Active CN101661796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101184717A CN101661796B (zh) 2008-08-25 2008-08-25 一种非易失性存储器及其数据保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101184717A CN101661796B (zh) 2008-08-25 2008-08-25 一种非易失性存储器及其数据保护方法

Publications (2)

Publication Number Publication Date
CN101661796A true CN101661796A (zh) 2010-03-03
CN101661796B CN101661796B (zh) 2012-02-29

Family

ID=41789741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101184717A Active CN101661796B (zh) 2008-08-25 2008-08-25 一种非易失性存储器及其数据保护方法

Country Status (1)

Country Link
CN (1) CN101661796B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411989A (zh) * 2010-09-22 2012-04-11 株式会社东芝 半导体集成电路装置及存储器的管理方法
CN104268483A (zh) * 2014-09-19 2015-01-07 福州瑞芯微电子有限公司 一种数据保护***、装置及其方法
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法
CN109214217A (zh) * 2018-09-07 2019-01-15 深圳市航顺芯片技术研发有限公司 一种微控制器芯片防破解的方法
CN110199259A (zh) * 2017-01-19 2019-09-03 国际商业机器公司 加载逻辑和移位保护指令
CN110968254A (zh) * 2018-09-29 2020-04-07 北京嘉楠捷思信息技术有限公司 一种非易失性存储器的分区保护方法及装置
CN111783163A (zh) * 2020-07-01 2020-10-16 联想(北京)有限公司 一种主机保护区的实现方法、装置和电子设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411989A (zh) * 2010-09-22 2012-04-11 株式会社东芝 半导体集成电路装置及存储器的管理方法
CN102411989B (zh) * 2010-09-22 2015-02-25 株式会社东芝 半导体集成电路装置及存储器的管理方法
CN104268483A (zh) * 2014-09-19 2015-01-07 福州瑞芯微电子有限公司 一种数据保护***、装置及其方法
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法
CN106486163B (zh) * 2015-08-28 2020-08-25 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法
CN110199259A (zh) * 2017-01-19 2019-09-03 国际商业机器公司 加载逻辑和移位保护指令
CN109214217A (zh) * 2018-09-07 2019-01-15 深圳市航顺芯片技术研发有限公司 一种微控制器芯片防破解的方法
CN110968254A (zh) * 2018-09-29 2020-04-07 北京嘉楠捷思信息技术有限公司 一种非易失性存储器的分区保护方法及装置
CN110968254B (zh) * 2018-09-29 2024-06-28 嘉楠明芯(北京)科技有限公司 一种非易失性存储器的分区保护方法及装置
CN111783163A (zh) * 2020-07-01 2020-10-16 联想(北京)有限公司 一种主机保护区的实现方法、装置和电子设备

Also Published As

Publication number Publication date
CN101661796B (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN101661796B (zh) 一种非易失性存储器及其数据保护方法
US6160734A (en) Method for ensuring security of program data in one-time programmable memory
US9152562B2 (en) Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
US7949851B2 (en) Translation management of logical block addresses and physical block addresses
US8589669B2 (en) Data protecting method, memory controller and memory storage device
US8924628B2 (en) Memory system and operating method thereof
US11416417B2 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
US20060047888A1 (en) Semiconductor memory device and access method and memory control system for same
US9437312B2 (en) Management of write-protected data in a semiconductor memory
US8417902B2 (en) One-time-programmable memory emulation
US10339318B2 (en) Semiconductor memory system and operating method thereof
US20120036369A1 (en) Memory identification code generation method, management method, controller, and storage system
US7249231B2 (en) Semiconductor memory with access protection scheme
CN107423231B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN106372004A (zh) 用于ssd控制器的可编程协议独立bar存储器
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
JP5721901B2 (ja) ウェアレベリングを有するメモリ装置の暗号化
US9406388B2 (en) Memory area protection system and methods
US20100011151A1 (en) Data accessing method, and storage system and controller using the same
CN101246429A (zh) 将闪存模块用作主存储器的电子***和相关***引导方法
CN104573537A (zh) 数据处理方法、存储器存储装置与存储器控制电路单元
CN103324581A (zh) 编程存储单元与数据读取方法、存储器控制器与储存装置
US11782782B2 (en) Memory system and data processing system
JP2000181802A (ja) 半導体記憶装置
CN102591738A (zh) 数据管理方法、存储器控制器与嵌入式存储器储存装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant after: GIGADEVICE SEMICONDUCTOR Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: GIGADEVICE SEMICONDUCTOR INC.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC.

CP03 Change of name, title or address

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee before: GigaDevice Semiconductor Inc.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.