CN101645051B - 一种gpio中断控制装置、芯片及一种gpio中断控制方法 - Google Patents
一种gpio中断控制装置、芯片及一种gpio中断控制方法 Download PDFInfo
- Publication number
- CN101645051B CN101645051B CN 200910086317 CN200910086317A CN101645051B CN 101645051 B CN101645051 B CN 101645051B CN 200910086317 CN200910086317 CN 200910086317 CN 200910086317 A CN200910086317 A CN 200910086317A CN 101645051 B CN101645051 B CN 101645051B
- Authority
- CN
- China
- Prior art keywords
- interrupt
- gpio
- pin
- interruptable controller
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000000875 corresponding effect Effects 0.000 description 31
- 239000012467 final product Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Control By Computers (AREA)
Abstract
本发明提供了一种GPIO中断控制装置，包括：数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚；当某个GPIO管脚发出中断触发信号时，由所述数据选择器选通该GPIO管脚，并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。本发明可以减少中断控制器资源，提高中断控制器资源的利用率。
Description
技术领域
本发明涉及嵌入式***的接口领域，具体的说，涉及一种GPIO中断控制装置、一种芯片及一种GPIO中断控制方法。
背景技术
嵌入式***中具有数量众多，结构却相对简单的外部设备，对于这些设备，有的需要CPU为之提供控制手段，有的需要为CPU提供输入信号，而且许多这样的设备只需要一位，即只要开、关两种状态就行，比如：灯亮与灭。对这些设备的电路的控制，使用传统的串行口或者并行口都不合适，所以，在芯片中，通常会提供通用可编程输入/输出(General Purpose Input Output，简称GPIO)接口。
GPIO接口是相对于芯片本身而言的，一般是作为芯片的GPIO管脚来使用的。GPIO管脚可以由软件直接控制，采用编程方式来支持诸多应用，比如，作为输出时，可用于控制继电器、蜂鸣器、LED等；作为输入时，可用于获取传感器状态、高低电平、中断信号、低速信号等。
由于芯片管脚数量的限制，某些管脚是可复用的，即这些管脚既可以作为专用功能接口，以实现特定功能，如支持GPS、支持LCD显示等；也可以作为通用可编程输入/输出接口使用。在具体实现中，当某一专用功能接口不用时，通过软件配置即可将其切换成GPIO接口，通过对其编程即可支持一些新的应用。
公知的是，GPIO接口的一大应用就是作为中断输入接口来检测一些外部设备的状态。当出现外部设备访问***，或者外部设备有一个突然事件发生等状态时，这个状态可以通过GPIO管脚的中断控制器，以中断请求的方式通知芯片内的CPU，然后CPU会进行相应的中断处理。
参考图1所示的现有技术的GPIO中断控制装置的结构示意图，可见，现有技术中为实现GPIO中断输入接口的应用，要求针对每一个 GPIO管脚，或者每一个确定不用作专用功能接口的GPIO管脚，都设计一个对应的中断控制器。例如，假设一个芯片中有N个GPIO管脚，其中有M个GPIO管脚确定用作专用功能接口。则对于剩余的N-M个GPIO管脚101，需要对应配置1个中断控制器，即也需要配置N-M个中断控制器102，用于通知芯片中的CPU103发起中断。
在实际中，GPIO管脚的选定及中断控制器的配置在芯片设计阶段就会完成，而到后来***应用开发时，通常只会确定一部分(例如(N-M)/2个)管脚被用作GPIO中断输入接口，在这种情况下，则会有多个中断控制器的配置是冗余的，显然，现有技术中断控制器的利用率很低，电路资源耗费严重。
因此，需要本领域技术人员迫切解决的一个技术问题就是：如何能够提供一种创新的GPIO中断控制机制，用以提高中断控制器的利用率，减少电路资源的耗费。
发明内容
本发明所要解决的技术问题是提供一种能够进一步减少中断控制器资源，提高资源利用率的解决方案以及应用该解决方案的中断控制装置及芯片，以减少中断控制器资源，提高中断控制器资源的利用率。
为了解决上述技术问题，本发明实施例公开了一种GPIO中断控制装置，包括：
数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚，所述数据选择器的位数与所述GPIO管脚的数量相应；
当某个GPIO管脚发出中断触发信号时，由所述数据选择器选通该GPIO管脚，并将所述中断触发信号发送至对应的中断控制器，由所述 中断控制器通知CPU发起中断。
优选的，所述数据选择器包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作通过在控制输入端施加信号进行。
本发明实施例还公开了一种芯片，包括CPU和GPIO中断控制装置，所述GPIO中断控制装置包括：
数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚，所述数据选择器的位数与所述GPIO管脚的数量相应；
当某个GPIO管脚发出中断控制触发信号时，由所述数据选择器选通该GPIO管脚并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。
优选的，所述数据选择器包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作通过在控制输入端施加信号进行。
优选的，所述CPU用于依据所述中断通知执行中断操作。
本发明实施例还公开了一种GPIO中断控制方法，所述GPIO管脚为非专用功能的管脚，用于发出中断触发信号；所述的方法包括：
数据选择器依据所述中断触发信号从多个GPIO管脚中选通相应的GPIO管脚；其中，所述数据选择器的位数与所述GPIO管脚的数量相应；
将所述中断触发信号发送至对应的中断控制器；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
由所述中断控制器通知CPU发起中断。
与现有技术相比，本发明具有以下优点：
本发明在芯片中配置数量与芯片中断需求相应的中断控制器，并在每一个中断控制器前加一个数据选择器，该数据选择器的输入端与所有的非专用功能的管脚相连。当某个管脚发出中断触发信号时，由数据选择器选通该管脚，并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。即对于中断控制器而言，其触发信号可能源自任意一个非专用功能的管脚中。依中断需求配置的中断控制器能够满足芯片的中断需求，与其一一对应连接的数据选择器又能保证所有剩余管脚的选通，从而以较少的中断控制器电路资源保证了GPIO中断控制的实现，并有效降低了电路资源的耗费。
附图说明
图1是现有技术的GPIO中断控制装置的结构示意图；
图2本发明的一种GPIO中断控制装置实施例的结构图；
图3是一种应用示例的GPIO中断控制装置结构图；
图4是另一种应用示例的GPIO中断控制装置结构图；
图5本发明一种GPIO中断控制方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2，示出了本发明的一种GPIO中断控制装置实施例的结构图，具体可以包括：
数量与芯片中断需求相应的中断控制器201，与芯片中的CPU204相连，用于通知CPU发起中断；
数据选择器202，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚203，将所述中断触发信号发送至对应的中断控制器201，其中，所述GPIO管脚203为非专用功能的管脚；
当某个GPIO管脚203发出中断触发信号时，由所述数据选择器202 选通该GPIO管脚，并将所述中断触发信号发送至对应的中断控制器201，由所述中断控制器通知CPU204发起中断。
在实际中，为尽可能降低芯片设计的成本，往往会将同一芯片应用到多种产品中，支持不同应用。例如，对于手机多媒体芯片来说，可能支持GPS、支持SD/Nand Flash卡、支持LCD显示屏、支持蓝牙、支持红外等等。那么对于芯片中的任一管脚而言，如果确定将它作为专用功能接口以实现特定的功能来用，那么就无法作为GPIO中断输入接口来支持新的应用，这时则需要寻求其它闲置的管脚。而是否将一个GPIO管脚用作专用功能接口，这在芯片设计阶段时无法完全确定的，只有在后来的***应用开发阶段才能确定。
针对这种设计开发环境，参考图3所示的一种GPIO中断控制装置的结构图，在本发明的一种应用示例中，首先把芯片中肯定要用作专用功能接口的管脚排除掉；
然后，根据将来***开发应用的场景，统计需要使用GPIO中断输入接口的最多数目(如图3中的16个)，以及剩余管脚301(非专用功能的管脚)的数目，包括肯定要作为GPIO接口的管脚和可能要作为专用功能接口的管脚(如图3中的128个)；在这种情况下，依据中断需求相应配置16个中断控制器302，并在每一个中断控制器前加一个数据选择器303(如图3中的7-bit的数据选择器)，该数据选择器的输入端与所有的剩余128个管脚相连。
当某个管脚发出中断触发信号时，由数据选择器选通该管脚，并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU304发起中断。即对于中断控制器而言，其触发信号可能源自128个信号源中的任意一个。依中断需求配置的中断控制器能满足芯片的中断需求，与其一一对应连接的数据选择器又能保证所有剩余管脚的选通，从而以较少的中断控制器电路资源保证了GPIO中断控制的实现，并有效降低了电路资源的耗费。
在本发明的一种优选实施例中，所述数据选择器的位数与所述 GPIO管脚的数量相应。
如在上例中，统计所有非专用功能的管脚的数目为128个，则可以相应地计算数据选择器的位数为：log2128＝7，即对应配置一个7位的数据选择器。
作为另一优选实施例，所述GPIO管脚还可以被分为多组，所述数据选择器的位数分别与各组GPIO管脚的数量相应。
参考图4所示的一种GPIO中断控制装置的结构图，在本发明的另一种应用示例中，假设当前需要使用GPIO中断输入接口的最多数目为16个，所有非专用功能的管脚401的数目为128个。根据***的应用场景，可以将这128个非专用功能的管脚将其分为两组，每组的数目为64个。在这种情况下，依据中断需求相应配置16个中断控制器402，并在每一个中断控制器前加一个6-bit的数据选择器403(通过log264＝6计算得出)。
当某个管脚发出中断触发信号时，由数据选择器选通该管脚，并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU404发起中断。
在具体实现中，本领域技术人员还可以依据应用场景针对不同的管脚分组分配相应数量的中断控制器，如在上例中，假设第一组GPIO管脚的中断需求较多，则可针对第一组GPIO管脚配置10个中断控制器，针对第二组GPIO管脚配置6个中断控制器。关于所述数据选择器的类型选择及中断控制器的数量分配由本领域技术人员依据实际情况任意设置即可，本发明对此无需加以限制。
在本发明实施例中，所述数据选择器可以包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作可以通过在控制输入端施加信号进行。
例如，GPIO管脚的数目为128个，则用于选通GPIO管脚的数据选择器有128个数据输入端D0、D1、...D127，7个控制输入端A0、A1、...A6，和一个输出端Y0。所述128个数据输入端与GPIO管脚相连，这种情况 下，由于控制输入端A0、A1、...A6的信号组合方式可为0000000-1111111中的任一种，所以可以通过在7个控制输入端A0、A1、...A6施加信号来选通128个GPIO管脚中的任意一个。
在实际中，中断控制器具有选择中断触发方式(边沿触发方式还是电平触发方式)、选择中断触发条件(低电平/高电平/上升沿/下降沿)、是否和如何消除信号上的毛刺等功能。不管是采用什么方式引入的中断，在中断响应周期内第2个中断触发信号有效期间，中断控制器都会将当前中断触发信号以INTR(Interrupt Request)信号的形式发送给CPU，通知CPU有一个中断到达。CPU收到这个信号后，会暂停执行下一条指令，然后发送一个INTA(Interrupt Acknowledge)信号给中断控制器。
本发明的GPIO控制装置可以用于芯片中，在这种情况下，本发明的芯片可以包括CPU和GPIO中断控制装置，所述GPIO中断控制装置具体可以包括：
数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；
数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚；
当某个GPIO管脚发出中断控制触发信号时，由所述数据选择器选通该GPIO管脚并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。
在本发明的一种优选实施例中，所述数据选择器的位数与所述GPIO管脚的数量相应。
作为另一优选实施例，所述GPIO管脚可以被分为多组，所述数据选择器的位数分别与各组GPIO管脚的数量相应。
在本发明实施例中，优选的是，所述数据选择器可以包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚 相连，所述选通GPIO管脚的操作可以通过在控制输入端施加信号进行。
作为另一优选实施例，所述CPU可以用于依据所述中断通知执行中断操作。
在具体实现中，CPU收到中断控制器发来的中断通知后，会暂停执行下一条指令，然后发送初始化命令字和操作命令字来控制中断控制器执行不同的操作：如中断屏蔽、中断结束、优先权循环和中断状态的读出和查询等。
由于本实施例与图2所示的装置实施例基本相似，所以描述的比较简单，相关之处参见图2所示装置实施例的说明即可。
参照图5，示出了本发明一种GPIO中断控制方法的流程图，其中，所述GPIO管脚为非专用功能的管脚，用于发出中断触发信号；所述的方法具体可以包括：
步骤501、依据所述中断触发信号从多个GPIO管脚中选通相应的GPIO管脚；
步骤502、将所述中断触发信号发送至对应的中断控制器；
步骤503、由所述中断控制器通知CPU发起中断。
对于图5所示的方法实施例而言，由于其与图2所示的装置实施例基本相似，所以描述的比较简单，相关之处参见图2所示装置实施例的说明即可。
以上对本发明所提供的一种GPIO中断控制装置、一种芯片及一种GPIO中断控制方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种GPIO中断控制装置，其特征在于，包括：
数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚，所述数据选择器的位数与所述GPIO管脚的数量相应；
当某个GPIO管脚发出中断触发信号时，由所述数据选择器选通该GPIO管脚，并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。
2.根据权利要求1所述的装置，其特征在于，所述数据选择器包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作通过在控制输入端施加信号进行。
3.一种芯片，包括CPU和GPIO中断控制装置，其特征在于，所述GPIO中断控制装置包括：
数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚，所述数据选择器的位数与所述GPIO管脚的数量相应；
当某个GPIO管脚发出中断控制触发信号时，由所述数据选择器选通该GPIO管脚并将所述中断触发信号发送至对应的中断控制器，由所述中断控制器通知CPU发起中断。
4.根据权利要求3所述的芯片，其特征在于，所述数据选择器包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作通过在控制输入端施加信号进行。
5.根据权利要求4所述的芯片，其特征在于，所述CPU用于依据所述中断通知执行中断操作。
6.一种GPIO中断控制方法，其特征在于，所述GPIO管脚为非专用功能的管脚，用于发出中断触发信号；所述的方法包括：
数据选择器依据所述中断触发信号从多个GPIO管脚中选通相应的GPIO管脚；其中，所述数据选择器的位数与所述GPIO管脚的数量相应；
将所述中断触发信号发送至对应的中断控制器；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；
由所述中断控制器通知CPU发起中断。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910086317 CN101645051B (zh) | 2009-06-10 | 2009-06-10 | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 |
| PCT/CN2010/073709 WO2010142237A1 (zh) | 2009-06-10 | 2010-06-09 | 一种通用输入/输出（gpio）中断控制装置、芯片及一种gpio中断控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910086317 CN101645051B (zh) | 2009-06-10 | 2009-06-10 | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101645051A CN101645051A (zh) | 2010-02-10 |
| CN101645051B true CN101645051B (zh) | 2013-04-24 |
Family
ID=41656940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910086317 Expired - Fee Related CN101645051B (zh) | 2009-06-10 | 2009-06-10 | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101645051B (zh) |
| WO (1) | WO2010142237A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645051B (zh) * | 2009-06-10 | 2013-04-24 | 无锡中星微电子有限公司 | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 |
| CN103019141B (zh) * | 2012-12-28 | 2015-04-22 | 成都天进科技有限公司 | 一种控制模块及方法、电力动态记录装置及其实现方法 |
| CN103106757B (zh) * | 2013-02-22 | 2016-05-25 | 福建联迪商用设备有限公司 | 一种蓝牙唤醒pos机的方法 |
| CN104750226B (zh) * | 2013-12-31 | 2017-09-29 | 联芯科技有限公司 | Usb otg模式识别***及方法 |
| CN109254693A (zh) * | 2018-10-26 | 2019-01-22 | 众格智能科技（上海）有限公司 | 一种基于同款芯片的双触控报点*** |
| CN115643223B (zh) * | 2022-12-21 | 2023-02-28 | 新华三信息技术有限公司 | 一种中断信号传输方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2355350Y (zh) * | 1998-07-22 | 1999-12-22 | 长春通华电子科技开发公司 | 无扰动多路切换控制器 |
| CN1069425C (zh) * | 1992-07-21 | 2001-08-08 | 先进显微设备股份有限公司 | 通用输入/输出端口的中断装置 |
| CN1407467A (zh) * | 2001-09-13 | 2003-04-02 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种总线－总线快速传输装置 |
| CN101127023A (zh) * | 2006-08-17 | 2008-02-20 | 四川维肯电子有限公司 | 一种多总线接口的通用异步串口扩展芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645051B (zh) * | 2009-06-10 | 2013-04-24 | 无锡中星微电子有限公司 | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 |
-
2009
- 2009-06-10 CN CN 200910086317 patent/CN101645051B/zh not_active Expired - Fee Related
-
2010
- 2010-06-09 WO PCT/CN2010/073709 patent/WO2010142237A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1069425C (zh) * | 1992-07-21 | 2001-08-08 | 先进显微设备股份有限公司 | 通用输入/输出端口的中断装置 |
| CN2355350Y (zh) * | 1998-07-22 | 1999-12-22 | 长春通华电子科技开发公司 | 无扰动多路切换控制器 |
| CN1407467A (zh) * | 2001-09-13 | 2003-04-02 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种总线－总线快速传输装置 |
| CN101127023A (zh) * | 2006-08-17 | 2008-02-20 | 四川维肯电子有限公司 | 一种多总线接口的通用异步串口扩展芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010142237A1 (zh) | 2010-12-16 |
| CN101645051A (zh) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645051B (zh) | 一种gpio中断控制装置、芯片及一种gpio中断控制方法 | |
| CN101908008B (zh) | 一种bios切换装置及切换方法 | |
| CN101872330B (zh) | 多pcie设备***中断处理方法 | |
| WO2009133669A1 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
| CN100512146C (zh) | 一种实现补丁管理的方法 | |
| EP3289443B1 (en) | Central processing unit with dsp engine and enhanced context switch capabilities | |
| CN110209606B (zh) | 一种基于PCIe的多接口存储设备的控制方法 | |
| CN102016812A (zh) | 虚拟中断模式接口和用于虚拟化中断模式的方法 | |
| CN104516747A (zh) | 一种***切换方法及电子设备 | |
| CN103605542A (zh) | Fpga配置文件的在线升级装置 | |
| CN100478935C (zh) | Pcie通道扩展装置、***及其配置方法 | |
| CN102867158B (zh) | 一种切换内存的方法、装置及具有双***的终端 | |
| CN103268302A (zh) | 一种接口扩展电路、接口扩展连接方法和嵌入式*** | |
| JP2010072843A (ja) | 検証用デバイス及び検証装置並びに検証システム | |
| CN1463081A (zh) | 通信设备中实现主备设备快速倒换的方法 | |
| CN102841634A (zh) | 服务器主板 | |
| CN110401939A (zh) | 一种低功耗蓝牙控制器链路层装置 | |
| CN101170780B (zh) | 双模终端中防止两个无线模块之间电流倒灌的方法 | |
| CN101908025A (zh) | 一种串口使用权控制装置及控制方法 | |
| CN113282231B (zh) | 存储装置以及相关闪存控制器 | |
| CN105404604A (zh) | I2c设备的拓展方法、设备及*** | |
| US20230195672A1 (en) | Daisy-chain spi integrated circuit and operation method thereof | |
| TW202234257A (zh) | 多主機系統及主機設備與共享人機介面裝置的操作方法 | |
| CN102790814B (zh) | 一种媒体接入控制地址确定方法、相关装置及*** | |
| CN111176108A (zh) | 一种路测单元主备冗余方法、***及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: WUXI VIMICRO CO., LTD. Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD. Effective date: 20110401 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 16/F, SHINING BUILDING, NO. 35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO. 21-1, CHANGJIANG ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110401 Address after: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610) Applicant after: Wuxi Vimicro Co., Ltd. Address before: 100083 Haidian District, Xueyuan Road, No. 35, the world building, the second floor of the building on the ground floor, No. 16 Applicant before: Beijing Vimicro Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 214135 Taihu International Science Park Sensor Network University Science Park 530 Building A1001, No. 18 Qingyuan Road, Wuxi City, Jiangsu Province Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: 214028 National Integrated Circuit Design Park (Chuangyuan Building) 610, 21-1 Changjiang Road, New District, Wuxi City, Jiangsu Province Patentee before: Wuxi Vimicro Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130424 Termination date: 20200610 |