CN101639816B - 一种总线的实时跟踪***及相应的跟踪、调试方法 - Google Patents
一种总线的实时跟踪***及相应的跟踪、调试方法 Download PDFInfo
- Publication number
- CN101639816B CN101639816B CN2009100845609A CN200910084560A CN101639816B CN 101639816 B CN101639816 B CN 101639816B CN 2009100845609 A CN2009100845609 A CN 2009100845609A CN 200910084560 A CN200910084560 A CN 200910084560A CN 101639816 B CN101639816 B CN 101639816B
- Authority
- CN
- China
- Prior art keywords
- bus
- real
- tracking
- real time
- access information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004321 preservation Methods 0.000 claims description 50
- 230000006870 function Effects 0.000 claims description 13
- 230000005055 memory storage Effects 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 230000001939 inductive effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
一种总线的实时跟踪***及相应的跟踪、调试方法，该实时跟踪***包括要跟踪的总线以及实时跟踪装置，该实时跟踪装置包括：触发条件配置单元，用于配置实时跟踪的触发条件参数；触发信号生成单元，用于在跟踪使能信号有效后，检查要跟踪的总线上的总线访问信息并与触发条件参数进行比较，满足触发条件时，生成一触发信号；跟踪单元，用于在收到触发信号后，将要跟踪的总线上的总线访问信息引入，全部或部分总线访问信息保存到存储单元；存储单元用于保存总线访问信息。本发明还提供了相应的跟踪方法，另外，调试装置还可读取实时跟踪时保存的总线访问信息用于调试。本发明可以很方便地实现对模块总线的访问和特定事件的实时监测。
Description
技术领域
本发明涉及信息的跟踪和调试，尤其涉及一种总线实时跟踪装置及相应的跟踪、调试方法。
背景技术
片上集成***(SoC)存在多个功能模块如处理器、硬件加速器等等。图1所示为现有技术中常见的总线***，包含有多个请求模块，各模块通过独立的总线，经过存储器仲裁单元访问特定的存储装置如SRAM、ROM、SDRAM等等。各模块和存储器仲裁单元之间以及存储器仲裁单元和存储装置之间采用某个标准的总线协议，如AHB，AXI，APB，OCP等。本发明对总线类型不做限制。
这些功能模块各自独立运行，根据需要访问各种存储器资源。对于任意可以访问的存储装置，SoC***中都有确定唯一的地址空间以便和其他存储空间相互区别开。同时为了保证***的安全可靠，各个存储空间对于每一个功能模块，一般开放不同的访问控制权限，如对于片内的启动用的静态存储器(SRAM)，可能只允许主控制器读写，而禁止其他模块写。
当SoC的***功能越来越复杂，任意功能模块如果出现违规访问受限的存储空间时，将越来越难以及时和直接地观察到。这将导致一个复杂***的可靠性大幅度下降。
传统的开发调试手段，是逐个屏蔽各功能模块，通过一一推断排查的方式获得调试结果。采用这种逐个屏蔽的做法来跟踪模块对总线的访问操作，不仅费时费力，效率低下，而且无法获知潜在的未暴露在***错误中的违规访问操作，因此有必要对现有的调试技术加以改进。
对于具有类似应用场景的嵌入式***也存在相似的问题。
发明内容
本发明所要解决的技术问题是提供一种总线的实时跟踪***，可以很方便地实现对模块总线的访问和特定事件的实时监测。
为了解决上述技术问题，本发明提供了一种总线的实时跟踪***，包括要跟踪的总线以及与该总线连接的至少一实时跟踪装置，该实时跟踪装置至少包括触发条件配置单元、触发信号生成单元、跟踪单元和存储单元，其中：
所述触发条件配置单元用于配置实时跟踪的触发条件参数；
所述触发信号生成单元包括一IO接口和一比较电路，用于在跟踪使能信号有效后，通过该IO接口实时检查要跟踪的总线上的总线访问信息并在该比较电路中对总线访问信息和触发条件参数进行比较，经根据设定触发条件生成的该比较电路的运算逻辑判定为满足触发条件时，生成一触发信号通知跟踪单元开始跟踪；
所述跟踪单元包括一IO接口和一存储控制电路，用于在收到触发信号后，通过该IO接口将要跟踪的总线上的总线访问信息引入，通过该存储控制电路将全部或部分总线访问信息保存到存储单元；
所述存储单元用于保存总线访问信息。
进一步地，上述实时跟踪***还可具有以下特点：还包括保存条件配置单元，该保存条件配置单元与所述跟踪单元连接，其中：
所述保存条件配置单元用于配置总线信息的保存条件参数；
所述跟踪单元还包括一比较电路，将总线访问信息接入后，在该比较电路中比较总线访问信息和保存条件参数，经根据设定保存条件生成的该比较电路的运算逻辑判定为满足保存条件的总线访问信息，由所述存储控制电路实时写入到存储单元。
进一步地，上述实时跟踪***还可具有以下特点：
所述触发条件配置单元中配置的触发条件参数为触发跟踪的起始地址、访问类型、访问模块标识、设定访问数据和特定二进制序列中的一种或多种；
所述保存条件配置单元中配置的保存条件参数为访问地址和访问数据中的一种或多种。
进一步地，上述实时跟踪***还可具有以下特点：
还包括结束条件配置单元，用于配置结束条件参数的阈值；且所述跟踪单元在跟踪过程中，实时检测所述结束条件参数的当前值，如已达到结束条件参数的阈值则结束跟踪；和/或
还包括中断条件配置单元，用于配置中继条件参数的阈值；且所述跟踪单元在跟踪过程中，实时检测所述中断条件参数的当前值，如已达到中断条件参数的阈值则向调试装置发出中断。
进一步地，上述实时跟踪***还可具有以下特点：
所述结束条件参数和中断条件参数均为保存的总线访问信息的数据量，且所述结束条件参数的阈值和中断条件参数的阈值小于等于所述存储单元的容量。
进一步地，上述实时跟踪***还可具有以下特点：
所述要跟踪的总线为片上集成***总线***中的存储器仲裁模块与功能模块之间，或者存储器仲裁模块与存储装置之间的总线。
上总线的实时跟踪***简单有效地实现了对模块总线的访问或特定事件的实时监测，可以独立和各种总线组成完整的可调试总线***，并且对总线本身时序无影响，面积小，可移植性高。特别适用于SoC***。
本发明所要解决的又一技术问题是提供一种总线的实时跟踪方法，可以实时监测模块总线的访问或特定事件。
为了解决上述技术问题，本发明提供了一种总线的实时跟踪方法，应用于包括要跟踪的总线和与该总线连接的至少一实时跟踪装置的跟踪***，对一路要跟踪的总线进行实时跟踪时，该实时跟踪方法包括：
根据欲要跟踪的总线访问信息，在所述实时跟踪装置中配置实时跟踪的触发条件参数；
打开跟踪功能后，所述实时跟踪装置实时检查总线上的总线访问信息并与触发条件参数比较，在符合设定触发条件时开始跟踪，并保存跟踪结束前的全部或部分总线访问信息。
进一步地，上述实时跟踪方法还可具有以下特点：
打开跟踪功能前，还在所述实时跟踪装置中配置总线信息的保存条件参数；
开始跟踪后，所述实时跟踪装置按照配置的保存条件参数，实时保存符合设定保存条件的总线访问信息。
进一步地，上述实时跟踪方法还可具有以下特点：
所述触发条件参数为触发跟踪的起始地址、访问类型、访问模块标识、设定访问数据和特定二进制序列中的一种或多种；
所述保存条件参数为访问地址和访问数据中的一种或多种。
进一步地，上述实时跟踪方法还可具有以下特点：
打开跟踪功能前，还在所述实时跟踪装置中配置结束条件参数的阈值，所述实时跟踪装置在跟踪过程中，实时检测所述结束条件参数的当前值，如已达到所述结束条件参数的阈值则结束跟踪；和/或
打开跟踪功能前，还在所述实时跟踪装置中配置中断条件参数的阈值，所述实时跟踪装置在跟踪过程中，实时检测所述中断条件参数的当前值，如已达到所述中断条件参数的阈值则向调试装置发出中断。
进一步地，上述实时跟踪方法还可具有以下特点：
所述结束条件参数和中断条件参数均为保存的总线访问信息的数据量，且所述结束条件参数的阈值和中断条件参数的阈值小于等于所述存储单元的容量。
进一步地，上述实时跟踪方法还可具有以下特点：
所述要跟踪的总线为片上集成***总线***中的存储器仲裁模块与功能模块之间，或者存储器仲裁模块与存储装置之间的总线。
上述总线的实时跟踪方法，可以实时监测任意模块总线的访问或特定事件，提供定位违规访问操作的信息，还可主动通知***来修复或规避错误。特别适用于SoC***。
本发明所要解决的再一技术问题是提供一种基于上述总线实时跟踪方法的调试方法，可以利用实时跟踪到的总线访问信息，方便、快速地定位违规访问操作。
为了解决上述技术问题，本发明提供了一种基于上述总线实时跟踪方法的调试方法，在保存了跟踪到的总线访问信息后，调试装置读取实时跟踪时保存的总线访问信息，利用该总线访问信息进行调试。
上述调试方法，可以利用实时监测任意模块总线的访问或特定事件，方便、快速地定位违规访问操作，特别适用于SoC***。
附图说明
图1为现有技术中常见的SoC总线***示意图。
图2为本发明实施例实时跟踪***的结构图。
图3为本发明实施例实时跟踪调试方法的流程图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式。
图2所示为本实施例基于片上集成***(SoC)总线***的实时跟踪***，一个实时跟踪装置连接到存储器仲裁模块与一模块之间的总线上，也可以连接到存储器仲裁模块与一存储装置之间的总线上。在利用该实时跟踪***进行调试时，完整的调试***中还应包括一调试装置(图中未示出)，用于读取实时跟踪装置保存的总线访问信息(控制信号、读写地址、数据等)，完成调试。
图2中还示出了实时跟踪装置的结构，包括：触发条件配置单元、触发信号生成单元、保存条件配置单元、跟踪单元和存储单元。其中：
触发条件配置单元包括一个或多个用于配置实时跟踪的触发条件参数的寄存器，该触发条件参数可以是用于触发跟踪的起始地址、访问类型(读或写)、访问模块标识和设定访问数据中的一种或多种，也可以是其他任何在总线上传输的信息即总线访问信息，也可以是特定的二进制序列。
触发信号生成单元用包括IO接口和比较电路的逻辑电路实现，与总线、触发条件配置单元和跟踪单元连接，用于在跟踪使能信号有效后，通过IO接口实时检查总线上的总线访问信息并在比较电路中与触发条件参数比较，经根据设定触发条件(包括总线访问信息与触发条件参数之间需满足的逻辑关系)生成的比较电路运算逻辑(比较、与、或、非等等各种逻辑运算)判定为满足触发条件(如总线访问信息中具有配置的起始地址、访问模块标识、设定访问数据等)时，生成一触发信号通知跟踪单元开始跟踪。在一特例中，可以在跟踪功能打开后即生成触发信号，此时可认为任何总线访问信息均符合触发条件，此时可通过将触发条件参数配置为与其比较的任何总线访问信息均可产生触发信号的特定二进制序列。
保存条件配置单元包括一个或多个用于配置总线信息的保存条件参数的寄存器。在跟踪保存的空间有限时，总线访问信息难以完全保存，根据调试需要可以只保存关心的总线访问信息，如访问地址、访问数据及其他任何总线访问信息中的一种或多种。当然，如果跟踪信息的存储单元有足够的存储空间，也可以不配置保存条件。
跟踪单元用包括IO接口(可与触发信号生成单元共用)、比较电路和存储控制电路的逻辑电路实现，与总线、保存条件配置单元、触发信号生成单元和存储单元相连，用于在收到触发信号后，通过IO接口将总线访问信号接入并在比较电路中与配置的保存条件参数比较，经比较电路运算逻辑(根据保存条件生成)判定为满足保存条件的总线访问信息由存储控制电路实时写入到存储单元。
存储单元用于保存全部或部分的总线访问信息，如可采用SRAM，主处理器可以直接访问该SRAM，获取跟踪到的总线访问信息。该SRAM可以是独立的SRAM，也可以复用片内已有SRAM，以节省面积。
可选的，在跟踪过程中跟踪装置可以主动停止跟踪，此时可以增加一结束条件配置单元，包括一个或多个寄存器，用于配置实时跟踪的结束条件参数的阈值。跟踪单元在跟踪过程中，实时检测结束条件参数的当前值，如已达到该阈值则结束跟踪。如，在需要保存的跟踪信息可能会大于存储单元的容量时，该结束条件可以配置为一数据量，如1K个字节等，小于存储单元的容量即可。在跟踪单元中设置一计数器，对已保存的跟踪信息的数据量进行统计，如达到配置的数据量即停止跟踪。
可选地，在跟踪过程中跟踪装置可以主动通知调试装置。此时需增加一中断条件配置单元，包括一个或多个用于配置中断条件参数的阈值的寄存器。该中断条件参数如可以是已保存的跟踪信息的数据量，也可以是某个特定信息，如特定地址、特定数据等。相应地，跟踪单元在跟踪过程中，实时检测中继条件参数的当前值，如已达到相应阈值(如计数器统计的已保存的跟踪信息的数据量达到设定值)则向调试装置发出中断。调试装置的中断服务程序可以从存储单元中读取数据或进行其他调试相关的操作。发生中断信号后，跟踪单元还可以继续对总线访问信息进行跟踪。
明显，上述实时跟踪装置并不局限于用在SoC***中，根据具体应用调整触发条件和保存条件等，可以独立和各种总线组成完整的实时跟踪调试***，对总线本身的时序无影响，面积小，可移植性高，并且能根据需要在硬件结构上方便地进行复制和扩展，保证调试的规模可根据项目需要快速定制，快速移植。
基于以上***，图3示出了本实施例实时跟踪调试方法的流程图，描述了对一路总线访问信息进行实时跟踪的步骤，包括：
步骤S310，根据欲要跟踪的总线访问信息，在实时跟踪装置中配置实时跟踪的触发条件参数和总线信息的保存条件参数；
在该步中，还可以选择性地配置跟踪的结束条件参数和在跟踪过程中产生中断的中断条件参数。所述保存条件参数也是可选的。
步骤S320，打开跟踪功能后，实时跟踪装置实时检查总线上的总线访问信息并与触发条件参数比较，在符合设定触发条件时开始跟踪；
步骤S330，实时跟踪装置按照配置的保存条件参数，实时保存符合设定保存条件的总线访问信息，直到跟踪结束；
以上步骤已完成了对总线访问信息的实时跟踪。
步骤S340，调试装置读取实时跟踪时保存的总线访问信息，利用该总线访问信息进行调试。
根据调试的情况，还可以重新产生更加符合需要的实时跟踪硬件，再从步骤310开始下一次调试。这里主要关心跟踪信息的实时获取，对于具体调试方法不做任何限制。
可选的，还可以配置实时跟踪的结束条件参数的阈值，在跟踪过程中，实时跟踪装置实时检测结束条件参数的当前值，如达到该阈值则结束跟踪。如，配置该结束条件参数的阈值为一数据量，跟踪时对已保存的跟踪信息的数据量进行统计，如达到该数据量阈值即停止跟踪。跟踪结束也可以由调试装置来触发，如置跟踪结束使能信号为有效。
可选地，还可以配置中断条件参数的阈值，在跟踪过程中，实时跟踪装置实时检测中断条件参数的当前值，如达到该阈值则向调试装置发出中断信号。发生中断信号后，可以继续对总线访问信息进行实时跟踪。如无中断，则在软件运行结束后，读取实时跟踪过程保存的总线访问信息，进行进一步的分析调试。
下面描述2个简单的跟踪调试的示例：
其一，对一功能模块和存储器仲裁单元之间的总线跟踪时，将触发条件配置为功能模块的访问类型(读和写)，保存条件配置为访问数据即只保存总线访问信息中的访问数据。这样可以跟踪该功能模块的某段读写数据。
其二，对存储器仲裁单元和一存储装置之间的总线跟踪时，将触发条件配置为访问存储的某个特定地址，将保存条件配置为访问的模块序号。这样就可以跟踪对该地址读写的所有功能模块，从而方便地定位对该存储装置进行违规访问操作的功能模块。
以上是以对功能模块与存储器仲裁单元之间的一路总线进行跟踪为例进行说明的，在其他实施例和实际应用中，可以在功能模块与存储器仲裁单元之间的多条总线上接入实时跟踪调试装置，实现对多条总线的实时跟踪。对于不同总线，跟踪的目的往往不同，因此对每路总线所配置的实时跟踪的触发条件、总线信息的保存条件、跟踪结束条件和产生中断的条件可以不同，以实现不同的跟踪功能。而对同一实时跟踪装置，也可以通过触发条件、保存条件等的不同配置和/或硬件电路的调整来实现对同一总线的不同跟踪功能。同一实时跟踪装置也可以先后与不同模块与存储器仲裁单元之间的总线连接，逐一实现对这些总线的访问信息的跟踪。
本发明提供的简单有效的实时跟踪调试技术，通过实时观测任意功能模块或存储装置的总线访问或特定事件，通知***来修复或规避错误，保证了复杂***的可靠性。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (13)
1.一种总线的实时跟踪***，包括要跟踪的总线，其特征在于，还包括与该总线连接的至少一实时跟踪装置，该实时跟踪装置至少包括触发条件配置单元、触发信号生成单元、跟踪单元和存储单元，其中：
所述触发条件配置单元用于配置实时跟踪的触发条件参数；
所述触发信号生成单元包括一IO接口和一比较电路，用于在跟踪使能信号有效后，通过该IO接口实时检查要跟踪的总线上的总线访问信息并在该比较电路中对总线访问信息和触发条件参数进行比较，经根据设定触发条件生成的该比较电路的运算逻辑判定为满足触发条件时，生成一触发信号通知跟踪单元开始跟踪；
所述跟踪单元包括一IO接口和一存储控制电路，用于在收到触发信号后，通过该IO接口将要跟踪的总线上的总线访问信息引入，通过该存储控制电路将全部或部分总线访问信息保存到存储单元；
所述存储单元用于保存总线访问信息。
2.如权利要求1所述的实时跟踪***，其特征在于，还包括保存条件配置单元，该保存条件配置单元与所述跟踪单元连接，其中：
所述保存条件配置单元用于配置总线信息的保存条件参数；
所述跟踪单元还包括一比较电路，将总线访问信息接入后，在该比较电路中比较总线访问信息和保存条件参数，经根据设定保存条件生成的该比较电路的运算逻辑判定为满足保存条件的总线访问信息，由所述存储控制电路实时写入到存储单元。
3.如权利要求2所述的实时跟踪***，其特征在于：
所述触发条件配置单元中配置的触发条件参数为触发跟踪的起始地址、访问类型、访问模块标识、设定访问数据和特定二进制序列中的一种或多种；
所述保存条件配置单元中配置的保存条件参数为访问地址和访问数据中的一种或多种。
4.如权利要求1或2或3所述的实时跟踪***，其特征在于：
还包括结束条件配置单元，用于配置结束条件参数的阈值；且所述跟踪单元在跟踪过程中，实时检测所述结束条件参数的当前值，如已达到结束条件参数的阈值则结束跟踪；和/或
还包括中断条件配置单元，用于配置中断条件参数的阈值；且所述跟踪单元在跟踪过程中，实时检测所述中断条件参数的当前值，如已达到中断条件参数的阈值则向调试装置发出中断。
5.如权利要求4所述的实时跟踪***，其特征在于：
所述结束条件参数和中断条件参数均为保存的总线访问信息的数据量，且所述结束条件参数的阈值和中断条件参数的阈值小于等于所述存储单元的容量。
6.如权利要求1或2或3或5所述的实时跟踪***，其特征在于：
所述要跟踪的总线为片上集成***总线***中的存储器仲裁模块与功能模块之间，或者存储器仲裁模块与存储装置之间的总线。
7.一种总线的实时跟踪方法，应用于包括要跟踪的总线和与该总线连接的至少一实时跟踪装置的跟踪***，对一路要跟踪的总线进行实时跟踪时，该实时跟踪方法包括：
根据欲要跟踪的总线访问信息，在所述实时跟踪装置中配置实时跟踪的触发条件参数；
打开跟踪功能后，所述实时跟踪装置实时检查总线上的总线访问信息并与触发条件参数比较，在符合设定触发条件时开始跟踪，并保存跟踪结束前的全部或部分总线访问信息。
8.如权利要求7所述的实时跟踪方法，其特征在于：
打开跟踪功能前，还在所述实时跟踪装置中配置总线信息的保存条件参数；
开始跟踪后，所述实时跟踪装置按照配置的保存条件参数，实时保存符 合设定保存条件的总线访问信息。
9.如权利要求8所述的实时跟踪方法，其特征在于：
所述触发条件参数为触发跟踪的起始地址、访问类型、访问模块标识、设定访问数据和特定二进制序列中的一种或多种；
所述保存条件参数为访问地址和访问数据中的一种或多种。
10.如权利要求7或8或9所述的实时跟踪方法，其特征在于：
打开跟踪功能前，还在所述实时跟踪装置中配置结束条件参数的阈值，所述实时跟踪装置在跟踪过程中，实时检测所述结束条件参数的当前值，如已达到所述结束条件参数的阈值则结束跟踪；和/或
打开跟踪功能前，还在所述实时跟踪装置中配置中断条件参数的阈值，所述实时跟踪装置在跟踪过程中，实时检测所述中断条件参数的当前值，如已达到所述中断条件参数的阈值则向调试装置发出中断。
11.如权利要求10所述的实时跟踪方法，其特征在于：
所述结束条件参数和中断条件参数均为保存的总线访问信息的数据量，且所述结束条件参数的阈值和中断条件参数的阈值小于等于存储单元的容量。
12.如权利要求7或8或9或11所述的实时跟踪***，其特征在于：
所述要跟踪的总线为片上集成***总线***中的存储器仲裁模块与功能模块之间，或者存储器仲裁模块与存储装置之间的总线。
13.一种基于权利要求7中总线实时跟踪方法的调试方法，其特征在于：
在保存了跟踪到的总线访问信息后，调试装置读取实时跟踪时保存的总线访问信息，利用该总线访问信息进行调试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100845609A CN101639816B (zh) | 2009-05-21 | 2009-05-21 | 一种总线的实时跟踪***及相应的跟踪、调试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100845609A CN101639816B (zh) | 2009-05-21 | 2009-05-21 | 一种总线的实时跟踪***及相应的跟踪、调试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101639816A CN101639816A (zh) | 2010-02-03 |
| CN101639816B true CN101639816B (zh) | 2012-08-08 |
Family
ID=41614801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100845609A Expired - Fee Related CN101639816B (zh) | 2009-05-21 | 2009-05-21 | 一种总线的实时跟踪***及相应的跟踪、调试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101639816B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103631739B (zh) * | 2012-08-28 | 2017-07-21 | 华为技术有限公司 | 嵌入式***的定位分析方法和嵌入式*** |
| CN104572515B (zh) * | 2013-10-28 | 2019-05-31 | 锐迪科（重庆）微电子科技有限公司 | 跟踪模块、方法、***和片上***芯片 |
| CN106708679A (zh) * | 2015-11-17 | 2017-05-24 | 深圳市中兴微电子技术有限公司 | 一种片上***总线行为检测方法和装置 |
| CN105808396A (zh) * | 2016-03-04 | 2016-07-27 | 浙江大华技术股份有限公司 | 一种芯片调试装置、调试方法及soc芯片*** |
| CN116938451B (zh) * | 2023-09-14 | 2023-12-22 | 飞腾信息技术有限公司 | 一种密码运算方法、装置、片上***及设备 |
| CN117009185A (zh) * | 2023-09-14 | 2023-11-07 | 飞腾信息技术有限公司 | 一种总线监测方法、装置、片上***及设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1981273A (zh) * | 2004-04-01 | 2007-06-13 | 辉达公司 | 总线结构中的死锁避免 |
-
2009
- 2009-05-21 CN CN2009100845609A patent/CN101639816B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1981273A (zh) * | 2004-04-01 | 2007-06-13 | 辉达公司 | 总线结构中的死锁避免 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101639816A (zh) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107357666B (zh) | 一种基于硬件保护的多核并行***处理方法 | |
| CN101639816B (zh) | 一种总线的实时跟踪***及相应的跟踪、调试方法 | |
| CN102760090B (zh) | 除错方法及计算机*** | |
| CN103500133A (zh) | 故障定位方法及装置 | |
| CN107710174B (zh) | 存储器监视单元 | |
| US7788543B2 (en) | Methods and systems for generating and storing computer program execution trace data | |
| US20060150023A1 (en) | Debugging apparatus | |
| CN104899175A (zh) | 一种基于片内总线协议的安全访问控制方法和装置 | |
| CN103210381A (zh) | 访问方法以及多核处理器*** | |
| EP2435918B1 (en) | Integrated circuit comprising trace logic and method for providing trace information | |
| WO2017091226A1 (en) | Configuration of a memory controller for copy-on-write | |
| US8880957B2 (en) | Facilitating processing in a communications environment using stop signaling | |
| US10866279B2 (en) | Monitoring accesses to a region of an integrated circuit chip | |
| CN117149644A (zh) | 内存溢出检测方法、装置、操作***、设备及存储介质 | |
| EP2942714B1 (en) | Monitoring method, monitoring apparatus, and electronic device | |
| CN103077104B (zh) | 一种片上***的验证方法、装置和*** | |
| US7051237B2 (en) | Program-controlled unit | |
| CN104572515A (zh) | 跟踪模块、方法、***和片上***芯片 | |
| CN107451028A (zh) | 错误状态储存方法及服务器 | |
| CN109710495A (zh) | 一种信息处理方法及电子设备 | |
| CN117785756B (zh) | 存储器控制***、方法、芯片及计算机可读存储介质 | |
| CN118210716A (zh) | 一种检前记录软件的接口故障诊断及风险预测方法及*** | |
| US11392438B2 (en) | Responding to unresponsive processing circuitry | |
| JP2004185318A (ja) | Ｃｐｕシステムの障害監視装置 | |
| KR101416836B1 (ko) | 비행제어 시스템의 모니터링 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: WUXI VIMICRO CO., LTD. Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD. Effective date: 20110402 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 16/F, SHINING BUILDING, NO. 35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO. 21-1, CHANGJIANG ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110402 Address after: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610) Applicant after: Wuxi Vimicro Co., Ltd. Address before: 100083 Haidian District, Xueyuan Road, No. 35, the world building, the second floor of the building on the ground floor, No. 16 Applicant before: Beijing Vimicro Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 214135 Taihu International Science Park Sensor Network University Science Park 530 Building A1001, 18 Qingyuan Road, Wuxi, Jiangsu Province Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: 214028 National Integrated Circuit Design Park (Chuangyuan Building) 610, 21-1 Changjiang Road, New District, Wuxi City, Jiangsu Province Patentee before: Wuxi Vimicro Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120808 Termination date: 20200521 |