CN101625625B - 信号中继装置及利用该装置访问外部存储器的方法 - Google Patents

信号中继装置及利用该装置访问外部存储器的方法 Download PDF

Info

Publication number
CN101625625B
CN101625625B CN2008103027049A CN200810302704A CN101625625B CN 101625625 B CN101625625 B CN 101625625B CN 2008103027049 A CN2008103027049 A CN 2008103027049A CN 200810302704 A CN200810302704 A CN 200810302704A CN 101625625 B CN101625625 B CN 101625625B
Authority
CN
China
Prior art keywords
data
signal
memory
pin
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008103027049A
Other languages
English (en)
Other versions
CN101625625A (zh
Inventor
沈游城
李一心
许铭忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2008103027049A priority Critical patent/CN101625625B/zh
Priority to US12/417,646 priority patent/US7861026B2/en
Publication of CN101625625A publication Critical patent/CN101625625A/zh
Application granted granted Critical
Publication of CN101625625B publication Critical patent/CN101625625B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种信号中继装置，用于连接外部存储器控制器及集成电路芯片，该集成电路芯片包括功能模块及内存区块。该信号中继装置包括总线仲裁器及批量存取控制器。总线仲裁器接收功能模块向外部存储器发出的命令信号，向批量存取状态机输出所述命令信号及与命令信号对应的内存地址信号。批量存取控制器接收所述总线仲裁器输出的命令信号及内存地址信号，并根据接收的命令信号和内存地址信号对外部存储器进行读/写数据操作。本发明还提供一种利用所述信号中继装置访问外部存储器的方法。利用本发明，可以实现接收及处理内存向外部存储器下达的批量的读/写命令，提高内存对外部存储器的存取速度。

Description

信号中继装置及利用该装置访问外部存储器的方法
技术领域
本发明涉及一种信号中继装置及利用该信号中继装置访问外部存储器的方法。
背景技术
外部存储器也称作辅助存储器，如软盘、硬盘、光盘、U盘等，以其容量大、价格低廉且***掉电时资料不丢失的优点被广泛用于储存资料。CPU不能像访问内部存储器那样，直接访问外部存储器，外部存储器要与CPU进行数据传输，必须通过内部存储器，通常内部存储器与外部存储器进行数据传输是通过外部存储器控制器完成的。
当内部存储器通过外部存储器控制器向外部存储器发出一个读/写命令后，必须等到该读/写命令完成后，才能发出下一个命令，当需要发送的大量的命令时，速度缓慢，外部存储器的带宽未得到充分利用。
发明内容
鉴于以上内容，有必要提供一种信号中继装置，用于连接外部存储器控制器及集成电路芯片，可以处理集成电路芯片中内存向外部存储器下达的批量的读/写命令，提高内存对外部存储器的存取速度。
此外，还有必要提供一种利用该信号中继装置访问外部存储器的方法，可以处理集成电路芯片中内存向外部存储器下达的批量的读/写命令，提高内存对外部存储器的存取速度。
本发明提供一种信号中继装置，用于连接外部存储器控制器及集成电路芯片。所述集成电路芯片包括一个或多个对外部存储器具有读/写数据需求的功能模块及用于储存数据的内存区块。该信号中继装置包括总线仲裁器及批量存取控制器。所述总线仲裁器，用于接收所述功能模块向外部存储器发出的至少一条读/写数据的命令的信号，向所述批量存取控制器输出所述命令信号及与所述命令信号对应的内存地址信号。所述批量存取控制器，用于接收并存储所述总线仲裁器输出的命令信号及内存地址信号，并根据接收的命令信号和内存地址信号通过所述外部存储器控制器对外部存储器进行读/写数据操作。
本发明还提供一种利用信号中继装置访问外部存储器的方法。该方法包括以下步骤：(a)利用该信号中继装置连接外部存储器控制器及集成电路芯片，该信号中继装置包括总线仲裁器及批量存取控制器，所述集成电路芯片包括一个或多个对外部存储器具有读/写数据的需求的功能模块及用于储存数据的内存区块；(b)利用所述总线仲裁器接收所述功能模块向外部存储器发出的至少一条读/写数据的命令的信号，向所述批量存取控制器输出所述命令信号及与所述命令信号对应的内存地址信号；及(c)利用所述批量存取控制器接收并存储所述总线仲裁器输出的命令信号及内存地址信号，并根据接收的命令信号和内存地址信号通过所述外部存储器控制器对外部存储器进行读/写数据操作。
相较于现有技术，本发明提供的信号中继装置可用于连接外部存储器控制器及集成电路芯片，利用该信号中继装置对外部存储器进行操作可以实现接收及处理内存下达的批量的读/写命令，提高内存对外部存储器的存取速度。
附图说明
图1是本发明信号中继装置较佳实施例的应用环境图。
图2是图1中信号中继装置的模块图。
具体实施方式
图1是本发明信号中继装置较佳实施例的应用环境图。信号中继装置20用于通过总线23将一个或多个主控设备，如图1中所示的IC芯片10(图中仅示出一个)，与外部存储器控制器30建立通信连接。外部存储器控制器30通过数据线34连接外部存储器40。
每个IC芯片10包括一个或多个功能模块100。每个功能模块100为一个用于完成一定任务的硬件，并且对外部存储器具有读/写数据的需求。每个功能模块100包括一个内存区块110，用于储存数据。于其它实施例中，内存区块110也可以位于功能模块100之外。
各IC芯片10的功能模块100通过总线23与信号中继装置20相连接。
所述信号中继装置20包括总线仲裁器210及批量存取控制器220。总线仲裁器210及批量存取控制器220通过所述总线23相连接。某一个功能模块100通过总线仲裁器210取得总线23的控制权后，通过批量存取控制器220及外部存储器控制器30向外部存储器40发送读写命令，进行数据读写操作。
如图2所示，是总线仲裁器210及批量存取控制器220的具体结构图。总线仲裁器210包括多个接脚，每一个接脚用于完成特定的功能，如图中所示：闪控接脚211、传送命令接脚212、内存地址输出接脚213、内存写入致能接脚214、接收资料接脚215、内存地址输入接脚216、传送资料接脚217及认可接脚218。批量存取控制器220主要包括批量存取状态机221、命令资料FIFO(First In First Out，先进先出队列)222、内存地址FIFO 223、返回资料FIFO 224及传送资料FIFO 225。
需要指出的是，图2中总线仲裁器210、批量存取控制器220及外部存储器控制器30之间的带箭头的连线不仅表示数据流向，也代表总线23。
批量存取状态机221用于接收总线仲裁器210输出的读/写数据的信号，进行相应的分析处理后，发送至向外部存储器控制器30。批量存取状态机221还用于接收外部存储器控制器30返回的信号，并通过总线仲裁器210发送至相应的功能模块100。上述4个FIFO分别为一个储存相应指令信息的存储器件，各FIFO中的指令按序执行，先进入的指令先执行并隐退，然后执行下一条指令。
接下来以向外部存储器40写数据、读数据为例具体说明总线仲裁器210各个接脚及批量存取控制器220具备的功能。
当功能模块100向总线仲裁器210发出对外部存储器40进行操作的命令请求后，如从外部存储器40读数据，闪控接脚211发送一个准备信号至批量存取状态机221，由批量存取状态机221通知外部存储器控制器30所述功能模块100将要对外部存储器40进行读数据操作。写数据与读数据类似。
传送命令接脚212用于向批量存取状态机221输出向外部存储器40进行操作的命令，命令中所包含的信息包括操作类型为读还是写，命令的数量及储存相应操作数据的外部存储器40的通信地址。传送命令接脚212可以一次输出一条命令，也可以一次输出一批命令，例如“set length＝100”&“read”表示一次性输出100条读数据的命令。批量存取状态机221接收所述命令后依次将命令储存至命令资料FIFO 222提供给外部存储器控制器30。
内存地址输出接脚213，用于输出存放数据的内存区块110的地址信息。例如，当传送命令接脚212一次输出一个“read”或“write”命令时，内存地址输出接脚213输出“addr_[a]”，表示向内存区块110中存储地址为“a”的区域写入数据或从内存区块110中存储地址为“a”的区域读取数据。当传送命令接脚212一次输出一批“read”或“write”命令时，例如“set length＝100”，内存地址输出接脚216输出“addr_[a]”，此时表示的是一个起始地址：第一个命令从外部存储器40读取的数据将要写入内存区块110中存储地址为“a”的区域或将要从内存区块110中存储地址为“a”的区域读取第一笔数据，该批命令中其它命令对应的内存区块110中的存储地址根据该起始地址确定。批量存取状态机221接收到上述地址信息后，将其储存至内存地址FIFO 223。
当功能模块100向外部存储器40的请求的操作为读数据时，批量存取状态机221根据命令资料FIFO 222中储存的命令信息通过外部存储器控制器30从外部存储器40依次读取数据，并将读取的数据依次储存至返回资料FIFO 224。返回资料FIFO 224准备好后，外部存储器控制器30向批量存取状态机221发送一个控制信号，通知批量存取状态机221外部存储器控制器30已准备好向内存区块110写数据。
批量存取状态机221，还用于接收外部存储器控制器30回复的控制信号，并且当该控制信号为准备好向内存区块110写数据时，发送一个通知信号至内存写入致能接脚214。
内存写入致能接脚214，用于接收批量存取状态机221发送的通知信号。
接收资料接脚215，用于接收返回资料FIFO 224中储存的数据。当内存写入致能接脚214接收到批量存取状态机221发送的通知信号后，内存地址输入接脚216根据内存地址FIFO223中储存的内存地址信息将返回资料FIFO 224中储存的数据写入内存区块110中相应的存储区域。
当内存写入致能接脚214未接收到所述通知信号时，总线仲裁器210默认为外部存储器控制器30要对内存区块110进行读数据操作。
内存地址输入接脚216，还用于当内存写入致能接脚214未接收到所述通知信号时，根据内存地址FIFO 223中储存的内存地址信息从内存区块110中相应存储区域读取数据。
传送资料接脚217用于将内存地址输入接脚216从内存区块110中相应存储区域读取的数据依次储存至传送资料FIFO 225。之后，批量存取状态机221根据命令资料FIFO 222中储存的向外部存储器40写数据的命令依次将传送资料FIFO 225中储存的资料通过外部存储器控制器30写入外部存储器40的相应地址空间。
认可接脚218用于接收批量存取状态机221输出的完成读/写数据操作的回复信号。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (14)

1.一种信号中继装置，用于连接外部存储器控制器及集成电路芯片，所述集成电路芯片包括一个或多个对外部存储器具有读/写数据需求的功能模块及用于储存数据的内存区块，其特征在于，该信号中继装置包括总线仲裁器及批量存取控制器，其中：
所述总线仲裁器用于接收所述功能模块向外部存储器发出的至少一条读/写数据的命令的信号，向所述批量存取控制器输出所述命令信号及与所述命令信号对应的内存地址信号；
所述批量存取控制器用于接收并存储所述总线仲裁器输出的命令信号及内存地址信号，并根据接收的命令信号和内存地址信号通过所述外部存储器控制器对外部存储器进行读/写数据操作。
2.如权利要求1所述的信号中继装置，其特征在于，所述命令信号包括操作类型、命令的数量及外部存储器的通信地址信息。
3.如权利要求2所述的信号中继装置，其特征在于，所述总线仲裁器包括：
闪控接脚，其通过批量存取控制器发送一个准备信号，通知外部存储器控制器所述功能模块将要对外部存储器进行操作及操作的类型；
传送命令接脚，用于将向外部存储器读/写数据的命令信号输出至批量存取控制器中存储；
内存地址输出接脚，用于将与传送命令接脚输出的命令信号对应的内存地址信号输出至批量存取控制器中存储；
内存写入致能接脚，用于接收批量存取控制器在接收到外部存储器控制器发送的控制信号后，由批量存取控制器向总线仲裁器发送的通知信号；
接收资料接脚，用于接收批量存取控制器储存的从外部存储器读取的数据；及
内存地址输入接脚，用于当内存写入致能接脚接收到所述通知信号后，根据批量存取控制器储存的所述内存地址信号将接收资料接脚接收的数据依次写入内存区块中相应存储区域。
4.如权利要求3所述的信号中继装置，其特征在于：
所述内存地址输入接脚还用于当内存写入致能接脚未接收到所述通知信号时，根据批量存取控制器储存的所述内存地址信号从内存区块中相应存储区域读取数据；
所述总线仲裁器还包括传送资料接脚，用于将内存地址输入接脚从内存区块中读取的数据依次储存至批量存取控制器中；及
所述批量存取控制器还用于根据批量存取控制器储存的所述命令信号依次将所述从内存区块中读取的数据通过外部存储器控制器写入外部存储器。
5.如权利要求3所述的信号中继装置，其特征在于，所述批量存取控制器包括：
批量存取状态机，用于接收所述传送命令接脚输出的命令信号及内存地址输出接脚输出的内存地址信号，根据所述命令信号从外部存储器读取数据，接收外部存储器控制器发送的所述控制信号，及根据该控制信号发送所述通知信号；
命令资料先进先出队列，用于储存所述命令信号；
内存地址先进先出队列，用于储存所述内存地址信号；及
返回资料先进先出队列，用于储存所述从外部存储器读取的数据。
6.如权利要求5所述的信号中继装置，其特征在于，所述批量存取控制器还包括传送资料先进先出队列，用于储存内存地址输入接脚从内存区块中读取的数据。
7.如权利要求3至6任意一项所述的信号中继装置，其特征在于，当传送命令接脚一次输出一批命令时，内存地址输出接脚输出的地址为内存区块中用于储存所述数据的存储区域的起始地址。
8.如权利要求3至6任意一项所述的信号中继装置，其特征在于，所述总线仲裁器还包括：认可接脚，用于接收批量存取状态机返回的完成对外部存储器进行操作的回复信号。
9.一种利用信号中继装置访问外部存储器的方法，其特征在于，该方法包括以下步骤：
(a)利用该信号中继装置连接外部存储器控制器及集成电路芯片，该信号中继装置包括总线仲裁器及批量存取控制器，所述集成电路芯片包括一个或多个对外部存储器具有读/写数据的需求的功能模块及用于储存数据的内存区块；
(b)利用所述总线仲裁器接收所述功能模块向外部存储器发出的至少一条读/写数据的命令信号，并向所述批量存取控制器输出所述命令信号及与所述命令信号对应的内存地址信号；及
(c)利用所述批量存取控制器接收并存储所述总线仲裁器输出的命令信号及内存地址信号，并根据接收的命令信号和内存地址信号通过所述外部存储器控制器对外部存储器进行读/写数据操作。
10.如权利要求9所述的利用信号中继装置访问外部存储器的方法，其特征在于，所述总线仲裁器包括闪控接脚、传送命令接脚、内存地址输出接脚、接收资料接脚、内存写入致能接脚及内存地址输入接脚，所述批量存取控制器包括批量存取状态机、命令资料先进先出队列、内存地址先进先出队列及返回资料先进先出队列，所述步骤(b)包括以下步骤：
利用所述闪控接脚发送一个准备信号至批量存取状态机，通过批量存取状态机通知外部存储器控制器所述功能模块将要对外部存储器进行操作及操作的类型；
利用所述传送命令接脚向批量存取状态机输出向外部存储器读/写数据的命令信号，所述命令信号包括命令的数量及外部存储器的通信地址信息；及
利用所述内存地址输出接脚输出与所述命令信号对应的内存地址信号。
11.如权利要求10所述的利用信号中继装置访问外部存储器的方法，其特征在于，所述步骤(c)包括以下步骤：
利用所述批量存取状态机接收所述命令信号，并将命令依次储存至命令资料先进先出队列；
利用所述批量存取状态机将内存地址信息储存至内存地址先进先出队列；
当所述命令信号为读数据时，利用所述批量存取状态机根据命令资料先进先出队列中储存的命令依次从外部存储器读取数据，并将读取的数据依次储存至返回资料先进先出队列；
利用所述外部存储器控制器，当返回资料先进先出队列准备好后，向批量存取状态机发送一个控制信号，通知批量存取状态机外部存储器控制器已准备好向内存区块写数据；
利用所述内存写入致能接脚接收批量存取状态机发送的通知信号；
利用所述接收资料接脚接收返回资料先进先出队列中储存的数据；及
利用所述内存地址输入接脚，当内存写入致能接脚接收到所述通知信号后，根据内存地址先进先出队列中储存的内存地址信息将返回资料先进先出队列中储存的数据依次写入内存区块中相应存储区域。
12.如权利要求11所述的利用信号中继装置访问外部存储器的方法，其特征在于，所述总线仲裁器还包括传送资料接脚，所述批量存取控制器还包括传送资料先进先出队列，所述步骤(c)还包括以下步骤：
当所述命令信号为写数据时，利用所述内存地址输入接脚，在内存写入致能接脚未接收到所述通知信号时，根据内存地址先进先出队列中储存的内存地址信息从内存区块中相应存储区域读取数据；
利用所述传送资料接脚，将内存地址输入接脚从内存区块中读取的数据依次储存至传送资料先进先出队列；及
利用批量存取状态机，根据命令资料先进先出队列中储存的命令信息依次将传送资料先进先出队列中储存的数据通过外部存储器控制器写入外部存储器。
13.如权利要求10至12任意一项所述的利用信号中继装置访问外部存储器的方法，其特征在于，当传送命令接脚一次输出一批命令时，内存地址输出接脚输出的地址为内存区块中用于储存所述数据的存储区域的起始地址。
14.如权利要求10至12任意一项所述的利用信号中继装置访问外部存储器的方法，其特征在于，所述总线仲裁器还包括认可接脚，所述步骤(c)还包括以下步骤：利用所述认可接脚接收批量存取状态机返回的完成对外部存储器进行操作的回复信号。
CN2008103027049A 2008-07-11 2008-07-11 信号中继装置及利用该装置访问外部存储器的方法 Expired - Fee Related CN101625625B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008103027049A CN101625625B (zh) 2008-07-11 2008-07-11 信号中继装置及利用该装置访问外部存储器的方法
US12/417,646 US7861026B2 (en) 2008-07-11 2009-04-03 Signal relay device and method for accessing an external memory via the signal relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008103027049A CN101625625B (zh) 2008-07-11 2008-07-11 信号中继装置及利用该装置访问外部存储器的方法

Publications (2)

Publication Number Publication Date
CN101625625A CN101625625A (zh) 2010-01-13
CN101625625B true CN101625625B (zh) 2011-11-30

Family

ID=41506141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008103027049A Expired - Fee Related CN101625625B (zh) 2008-07-11 2008-07-11 信号中继装置及利用该装置访问外部存储器的方法

Country Status (2)

Country Link
US (1) US7861026B2 (zh)
CN (1) CN101625625B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104346131B (zh) * 2013-08-05 2017-07-04 豪威科技(上海)有限公司 一种支持批量读写从机寄存器的主机控制方法
JP6700564B1 (ja) * 2018-12-28 2020-05-27 富士通クライアントコンピューティング株式会社 情報処理システム
US11625352B2 (en) * 2020-06-12 2023-04-11 Advanced Micro Devices, Inc. DRAM command streak management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495612A (zh) * 2002-08-07 2004-05-12 �Ҵ���˾ 保持缓存数据对象的更新定时信息的方法和***
CN101013407A (zh) * 2007-02-05 2007-08-08 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现***和方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453863A2 (en) * 1990-04-27 1991-10-30 National Semiconductor Corporation Methods and apparatus for implementing a media access control/host system interface
US5379386A (en) * 1991-09-05 1995-01-03 International Business Machines Corp. Micro channel interface controller
JP2704113B2 (ja) * 1994-04-26 1998-01-26 日本電気アイシーマイコンシステム株式会社 データ処理装置
US5809280A (en) * 1995-10-13 1998-09-15 Compaq Computer Corporation Adaptive ahead FIFO with LRU replacement
US5758089A (en) * 1995-11-02 1998-05-26 Sun Microsystems, Inc. Method and apparatus for burst transferring ATM packet header and data to a host computer system
US5966724A (en) * 1996-01-11 1999-10-12 Micron Technology, Inc. Synchronous memory device with dual page and burst mode operations
TW315559B (en) * 1996-03-19 1997-09-11 Hitachi Ltd Communication control device and communication system thereof
US5970069A (en) * 1997-04-21 1999-10-19 Lsi Logic Corporation Single chip remote access processor
US6247084B1 (en) * 1997-10-08 2001-06-12 Lsi Logic Corporation Integrated circuit with unified memory system and dual bus architecture
US6081860A (en) * 1997-11-20 2000-06-27 International Business Machines Corporation Address pipelining for data transfers
EP1134664B1 (en) * 1998-11-26 2005-01-12 Matsushita Electric Industrial Co., Ltd. Image processing device
US6430661B1 (en) * 1999-06-28 2002-08-06 Legerity, Inc. Method and apparatus for accessing variable sized data with prioritization
US6560667B1 (en) * 1999-12-28 2003-05-06 Intel Corporation Handling contiguous memory references in a multi-queue system
US6601126B1 (en) * 2000-01-20 2003-07-29 Palmchip Corporation Chip-core framework for systems-on-a-chip
US6587905B1 (en) * 2000-06-29 2003-07-01 International Business Machines Corporation Dynamic data bus allocation
US6665755B2 (en) * 2000-12-22 2003-12-16 Nortel Networks Limited External memory engine selectable pipeline architecture
US20040015617A1 (en) * 2001-01-25 2004-01-22 Sangha Onkar S. Flexible network interfaces and flexible data clocking
JP2002342260A (ja) * 2001-05-22 2002-11-29 Nec Microsystems Ltd Ｕｓｂ送信制御回路およびその制御方法
US7486688B2 (en) * 2004-03-29 2009-02-03 Conexant Systems, Inc. Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495612A (zh) * 2002-08-07 2004-05-12 �Ҵ���˾ 保持缓存数据对象的更新定时信息的方法和***
CN101013407A (zh) * 2007-02-05 2007-08-08 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现***和方法

Also Published As

Publication number Publication date
US20100011141A1 (en) 2010-01-14
CN101625625A (zh) 2010-01-13
US7861026B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
US7451273B2 (en) System, method and storage medium for providing data caching and data compression in a memory subsystem
KR100695890B1 (ko) 멀티 칩 시스템 및 그것의 데이터 전송 방법
CN102110072B (zh) 一种多处理器完全互访的方法及***
CN102236543B (zh) 数据解压装置及方法
CN109902042B (zh) 一种实现dsp与zynq之间高速数据传输的方法及***
JP4368795B2 (ja) プロセッサ間で通信を行うための改良プロセッサ間通信システム
CN107153511A (zh) 存储节点、混合存储器控制器及控制混合存储器组的方法
CN110109851B (zh) 具有主机和存储器控制器的电子***及其操作方法
CN101241752A (zh) 存储卡和包含所述存储卡的存储***
CN101944075B (zh) 总线***、对低速总线设备进行读写操作的方法及装置
CN101625625B (zh) 信号中继装置及利用该装置访问外部存储器的方法
CN101872308A (zh) 内存条控制***及其控制方法
CN103389880A (zh) 整合无线通讯元件的存储器模块、装置与运作方法
CN116225992A (zh) 一种支持虚拟化仿真设备的NVMe验证平台及方法
CN101430739B (zh) 一种集成芯片参数配置的***及方法
US20020199053A1 (en) USB interface device of peripheral device
US20110197203A1 (en) Communication device, communication method and program
KR101428317B1 (ko) 고성능 ahci 인터페이스
CN103377161A (zh) 主板及应用于该主板的数据处理方法
CN115994115B (zh) 芯片控制方法、芯片组及电子设备
KR20050035836A (ko) 다중 낸드 플래시 메모리 인터페이스 장치
CN103150262B (zh) 管道式串行接口闪存访问装置
CN101256541B (zh) 一种直接存储访问控制器数据传输***与方法
CN116486868A (zh) 计算高速链路(CXL)上的高速非易失性存储器(NVMe)
CN101436119A (zh) 一种与存储卡通讯的***和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

Termination date: 20140711

EXPY Termination of patent right or utility model