CN101621279B - 数字下变频、滤波抽取的方法和装置 - Google Patents

Abstract

本发明提供了一种数字下变频、滤波抽取的方法和装置，属于信号与信息处理领域。该方法包括：接收中频数字信号，对接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；接收n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出；接收n路混频处理的信号，根据抽取因子m对n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、n、n/m为不为零的自然数，m≥n。该装置包括：多相分解电路，混频电路和滤波抽取电路。本发明提供的方案降低了运算复杂度，提高了处理器稳定性，同时，有效提高了运算精度和运算实时性。

Description

数字下变频、滤波抽取的方法和装置

技术领域

本发明涉及信号与信息处理领域，特别涉及一种数字下变频、滤波抽取的方法和装置。 

背景技术

众所周知，信号与信息处理技术是近几十年来信息科学中发展最为迅速的学科之一，它推动着无线通讯技术迅猛发展。如何提高信号处理的运算精度与速度，一直是该信息科学中的重要课题，目前的主流思路是将模数(A/D，Analog/Digital)和数模(D/A，Digital/Analog)转换器尽量靠近天线，构造通用硬件平台。由于受到目前硬件发展水平的限制，直接从射频采样还具有一定的困难，目前首选方案是在中频部分对模拟信号进行数字化。由于中频部分的采样速率比较高，而实际包含信息的基带信号的带宽往往比较窄，因此需要先进行数字下变频，完成频谱搬移及数据速率的抽样，再进行后继处理。 

为了实现下变频处理，现有技术提供了以下方案： 

第一种方案提供的数字下变频器，利用输入端接收中频数字信号；利用混频电路对对中频数字信号进行混频处理，得到混频处理的信号；利用抽取电路，根据中频数字信号的特性而选取的因数，对混频处理的信号进行抽取处理，得到抽取处理的信号；利用调节电路对抽取处理的信号进行调节处理，得到调节处理的信号；利用内插电路增加调节处理的信号内的样本数量；利用第二混频电路以内插电路处理后信号调制载波。 

第二种方案提供的数字下变频器在信号输入端和信号输出端之间具有N个独立的运算支路，每个运算支路均包括顺次连接的一个抽取因子为N的抽取电路、一个根据N相数字混频电路构建的多相分支混频电路及一个根据N相数字滤波电路的H(z)表达式构建的多相分支滤波电路，各运算支 路的抽取电路的输入端与信号输入端耦合，各运算支路的分支滤波电路的输出通过加法电路相加后输出到该信号输出端，第i运算支路相对于输入信号具有i-1个时钟周期延时，所述N、i均为自然数，1≤i≤N。 

在第一种和第二种方案中，由于该数字下变频器的流水线等级多，导致运算复杂度高，精度低，实时性差和稳定性差。 

发明内容

本发明所要解决的技术问题是提供一种数字下变频、滤波抽取的方法和装置，以解决现有技术运算复杂度高、稳定性差，以及运算精度低、实时性差的问题。 

为了解决上述问题，本发明提供了一种数字下变频、滤波抽取的方法和装置，具体的技术方案如下： 

一种数字下变频的方法，包括： 

接收中频数字信号，对所述接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出； 

接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出； 

接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n。 

一种滤波抽取的方法，包括： 

接收n路混频处理的信号X_n×1，根据j行n列的前加矩阵A_j×n对输入信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式； 

对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1； 

根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n，j≥n。 

一种数字下变频器，包括： 

多相分解电路，用于接收中频数字信号，对所述接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出； 

混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出； 

滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n。 

一种滤波器，包括： 

前加矩阵运算单元，用于接收n路混频处理的信号X_n×1，根据j行n列的前加矩阵A_j×n对输入信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式； 

子滤波单元，用于对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1； 

后加矩阵运算单元，用于根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n，j≥n。 

本发明提供的技术方案通过对信号进行多相分解处理，降低了对硬件处理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留的输出支路信号进行运算，对待抽取的输出支路信号丢弃，得到数字下变频信号，从而减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，同时，有效提高了运算精度和运算实时性。 

附图说明

图1是本发明实施例提供的并行度为2的滤波抽取电路结构图； 

图2是本发明实施例提供的并行度为2的另一种滤波抽取电路结构图； 

图3是本发明实施例提供的并行度为4的滤波抽取电路结构图； 

图4是本发明实施例提供的数字下变频的方法的流程图； 

图5是本发明实施例提供的数字下变频器的结构图； 

图6是本发明实施例提供的数字下变频器的电路结构图； 

图7是本发明实施例提供的另一种数字下变频器的电路结构图； 

图8是本发明实施例提供的一种滤波器的结构图。 

具体实施方式

本发明的核心思想在于：通过对信号进行多相分解处理，降低了对硬件处理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留的输出支路信号进行运算，对待抽取的输出支路信号丢弃，从而得到数字下变频信号，减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，同时，有效提高了运算精度和运算实时性。 

下面结合附图及优选实施方式对本发明技术方案进行详细说明。 

为了实现本发明的发明目的，本发明设计了一种滤波抽取电路，该滤波抽取电路的输入输出方程式可以写成Y_(n/m)×1＝B_(n/m)×jH_j×jA_j×nX_n×1形式，其中Y_(n/m)×1表示滤波抽取电路输出信号，是将滤波抽取后得到的信号写成的n/m行1列的矩阵形式；X_n×1为滤波抽取电路的输入信号，可以写成n行1列的矩阵形式；A_j×n为j行n列的前加矩阵，对输入信号X_n×1进行前加矩阵运算A_j×nX_n×1，也就是将A_j×n的每一行与X_n×1进行点积运算，得到j行1列的子滤波单元输入信号，记为S_j×1；H_j×j表示子滤波单元，是对前加矩阵运算的输出信号S_j×1进行滤波处理，也就是将每一行输入到对应行的子滤波***滤波处理，得到j行1列的滤波处理的信号，记为U_j×1；B_(n/m)×j为n/m行j列的后加矩阵，根据后加矩阵对滤波处理的信号U_j×1进行后加矩阵运算，也就是将B_(n/m)×j的每一行与U_j×1进行点积运算，得到n/m行1列的滤波抽取电路的输出信号Y_(n/m)×1。这里，n、m和n/m均为不为零的自然数，优选地，m≤n，j≥n。 

下面对滤波抽取电路的设计方法以举例的方式进行详细的描述，但该实例并不构成对本发明保护范围的限制。 

设某一滤波器***单位冲击响应h按照分解因子为2分解为h₀(n)和h₁(n)，且满足 

$\left\{\begin{array}{c}{h}_0\left(n\right)=\left\{h\left(2k\right)\right\}\\ h_1\left(n\right)=\left\{h(2k+1)\right\}\end{array}\right.,$ 0≤k≤(N-1)/2，N为不为零的自然数    (1) 

将待处理信号x(n)用同样的方法分解为 

$\left\{\begin{array}{c}{x}_0\left(n\right)=\left\{x\left(2k\right)\right\}\\ x_1\left(n\right)=\left\{x(2k+1)\right\}\end{array}\right.,$ 0≤k≤(N-1)/2，N为不为零的自然数    (2) 

将处理结果y(n)用同样的方法分解为 

$\left\{\begin{array}{c}{y}_0\left(n\right)=\left\{y\left(2k\right)\right\}\\ y_1\left(n\right)=\left\{y(2k+1)\right\}\end{array}\right.,$ 0≤k≤(N-1)/2，N为不为零的自然数    (3) 

如果h₀(n)和h₁(n)的Z变换分别记成H₀和H₁，x₀(n)和x₁(n)的Z变换分别记成X₀和X₁，y₀(n)和y₁(n)的Z变换分别记成Y₀和Y₁，则滤波器输入输出方程可以写为 

$\left\{\begin{array}{c}{Y}_0=H_0{X}_0+Z^{-2}{H}_1{X}_1\\ Y_1=H_0{X}_1+H_1{X}_0=(H_0+H_1)(X_0+X_1)-H_0{X}_0-H_1{X}_1\end{array}\right.---\left(4\right)$

将式(4)写成矩阵形式，可以得到滤波器的输入输出方程 

$\left[\begin{array}{c}{Y}_0\\ Y_1\end{array}\right]=\begin{array}{}\end{array}\left[\begin{array}{ccc}1& 0& z^{-2}\\ -1& 1& -1\end{array}\right]\mathrm{diag}\left[\begin{array}{c}{H}_0\\ H_0+H_1\\ H_1\end{array}\right]\left[\begin{array}{cc}1& 0\\ 1& 1\\ 0& 1\end{array}\right]\left[\begin{array}{c}{X}_0\\ X_1\end{array}\right]---\left(5\right)$

根据式(5)，如果抽取滤波电路仅保留了Y₀支路，则对应的输入输出方程为 

$Y_0=\left[\begin{array}{ccc}1& 0& z^{-2}\end{array}\right]\mathrm{diag}\left[\begin{array}{c}{H}_0\\ H_0+H_1\\ H_1\end{array}\right]\left[\begin{array}{cc}1& 0\\ 1& 1\\ 0& 1\end{array}\right]\left[\begin{array}{c}{X}_0\\ X_1\end{array}\right]=\left[\begin{array}{cc}1& z^{-2}\end{array}\right]\mathrm{diag}\left[\begin{array}{c}{H}_0\\ H_1\end{array}\right]\left[\begin{array}{cc}1& 0\\ 0& 1\end{array}\right]\left[\begin{array}{c}{X}_0\\ X_1\end{array}\right]---\left(6\right)$

式(6)中的前加矩阵为 

子滤波单元为diag 

后加矩阵为[1 z^-2]，根据式(6)，可以得到并行度为2的滤波抽取电路结构，如图1所示。 

根据式(5)，如果抽取滤波电路仅保留了Y₁支路，则对应的输入输出方程为 

$Y_1=\left[\begin{array}{ccc}-1& 1& -1\end{array}\right]\mathrm{diag}\left[\begin{array}{c}{H}_0\\ H_0+H_1\\ H_1\end{array}\right]\left[\begin{array}{cc}1& 0\\ 1& 1\\ 0& 1\end{array}\right]\left[\begin{array}{c}{X}_0\\ X_1\end{array}\right]---\left(7\right)$

式(7)中的前加矩阵为 子滤波单元为diag 

后加矩阵为[-1 1 -1]。根据式(7)，可以得到并行度为2的滤波抽取电路结构，如图2所示。 

需要注意的是，为了更好说明滤波抽取电路结构，此处分解因子与抽取因子都是2，故式(6)和式(7)可能不是最简式，在最简式情况下，前加矩阵和后加矩阵可能为单位矩阵。 

用同样方法，可以得到任意并行度的滤波抽取电路结构。例如，若将滤波抽取电路待处理信号分解为多相输入形式{x(4k)，x(4k+1)，x(4k+2)，x(4k+3)}，同时，将滤波器的***单位冲击响应系数h进行多相分解{h(4k)，h(4k+1)，h(4k+2)，h(4k+3)}，将y(4k)和y(4k+2)两个支路丢弃，则得到并行度为4的滤波抽取电路结构如图3所示。 

本发明的一个实施例提供了一种数字下变频的方法，如图4所示，包括： 

401，接收中频数字信号，对接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出； 

402，接收n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出； 

403，接收n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、n、n/m为不为零的自然数，m≤n。 

进一步地，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理得到n/m路数字下变频信号的步骤包括： 

根据j行n列的前加矩阵A_j×n对n路混频处理的信号X_n×1进行前加矩阵运 算，得到j行1列的前加矩阵运算的信号S_j×1，该n路混频处理的信号X_n×1为n行1列的矩阵形式，j≥n，j为不为零的自然数； 

对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1； 

根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号。 

下面结合图5所示的数字下变频器结构图对第一个实施例进行详细的描述，但该示例并不构成对本发明保护范围的限制。在图5中，该下变频器包括：多相分解电路、混频电路和滤波抽取电路。具体地， 

假设输入的中频数字信号为x(n)，多相分解因子为n＝2。根据***的信噪比要求及现场可编程门阵列(FPGA，Field-Programmable Gate Array)芯片的处理能力确定抽取因子m＝2，需确保满足乃奎斯特采样定理即可。 

多相分解电路对输入的信号x(n)进行多相分解处理后，得到2路多相分解处理后的信号： 

$\left\{\begin{array}{c}{f}_{x0}\left(n\right)=x\left(2n\right)\\ f_{x1}\left(n\right)=x(2n+1)\end{array}\right.---\left(8\right)$

在本示例中，多相分解因子为2只是为了描述简单之用，实际应用中，可以利用多相分解电路进行分解因子为任意不为零的自然数的多相分解处理。 

混频电路是通过本振信号与多相分解电路输出的信号相乘实现混频处理。如果多相分解电路进行了分解因子为n的多相分解，则混频电路各支路的本振信号也要进行分解因子为n的多相分解。由于多相分解电路的多相分解因子n＝2，相应地，混频电路包括2个混频分支电路，其中，混频电路的第一分支电路接收第一路信号f_x0(n)＝x(2n)，混频电路的第二分支电路接收第二路信号f_x1(n)＝x(2n+1)。假设待处理中频数字信号的中心频率为f_c，采样频率为f_s，则I路的2路本振信号为： 

$\left\{\begin{array}{c}{f}_{\mathrm{li}0}\left(n\right)=\sin (2n\·2\mathrm{\π}{f}_c/f_s)\\ f_{\mathrm{li}1}\left(n\right)=\sin [(2n+1)\·2\mathrm{\π}{f}_c/f_s]\end{array}\right.---\left(9\right)$

Q路的2路本振信号为 

$\left\{\begin{array}{c}{f}_{\mathrm{lq}0}\left(n\right)=\cos (2n\·2\mathrm{\π}{f}_c/f_s)\\ f_{\mathrm{lq}1}\left(n\right)=\cos [(2n+1)\·2\mathrm{\π}{f}_c/f_s]\end{array}\right.---\left(10\right)$

则I路各支路的混频结果为 

$\left\{\begin{array}{c}{s}_{I0}=f_{x0}\left(n\right)\·f_{\mathrm{li}0}\left(n\right)=x\left(2n\right)\·\sin (2n\·2\mathrm{\π}{f}_c/f_s)\\ s_{I1}\left(n\right)=f_{x1}\left(n\right)\·f_{\mathrm{li}1}\left(n\right)=x(2n+1)\·\sin [(2n+1)\·2\mathrm{\π}{f}_c/f_s]\end{array}\right.---\left(11\right)$

Q路各支路的混频结果为 

$\left\{\begin{array}{c}{s}_{Q0}=f_{x0}\left(n\right)\·f_{\mathrm{lq}0}\left(n\right)=x\left(2n\right)\·\cos (2n\·2\mathrm{\π}{f}_c/f_s)\\ s_{Q1}\left(n\right)=f_{x1}\left(n\right)\·f_{\mathrm{lq}1}\left(n\right)=x(2n+1)\·\cos [(2n+1)\·2\mathrm{\π}{f}_c/f_s]\end{array}\right.---\left(12\right)$

滤波抽取电路对混频的I路信号和混频的Q路信号进行滤波抽取处理。 

具体地，将混频的I路信号和混频的Q路信号分别输入到两个同样的滤波抽取电路进行处理。下面结合公式(7)对应的硬件结构，说明滤波抽取电路的应用方法。 

已经式(11)混频处理的I路信号先进行前加矩阵运算，前加矩阵 的第一行表示进行运算1·s_I0(n)+0·s_I1(n)＝s_I0(n)，第二行表示运算1·s_I0(n)+1·s_I1(n)＝s_I0(n)+s_I1(n)，第三行表示运算0·s_I0(n)+1·s_I1(n)＝s_I1(n)；前加矩阵运算结果再进入子滤波单元diag 

即将前加矩阵运算得到的3路信号分别通过H₀、H₀+H₁和H₁子滤波器进行滤波处理，分别得到H₀s_I0(n)、(H₀+H₁)(s_I0(n)+s_I1(n))、和H₁s_I1(n)三路滤波后的信号；子滤波单元输出信号再进入后加矩阵[-1 1 -1]，便得到了数字下变频后的输出信号为： 

-H₀s_I0(n)+(H₀+H₁)(s_I0(n)+s_I1(n))-H₁s_I1(n)＝H₀s_I1(n)+H₁s_I0(n)    (13) 

如果将式(12)的Q路混频后的信号输入该滤波抽取电路，该滤波抽取电路输出为数字下变频信号，结果如下： 

-H₀s_q0(n)+(H₀+H₁)(s_q0(n)+s_q1(n))-H₁s_q1(n)＝H₀s_q1(n)+H₁s_q0(n)   (14) 

其中，一个完整的数字下变频器的结构如图6所示，其中，多相分解电路的多相分解因子为4，滤波抽取电路的并行度为2，抽取因子为2，输入信号为x(4k)，下变频信号为y_q0，y_q1，y_i0和y_i1。另一个完整的数字下变频器的结构如图7所示，其中，多相分解电路的多相分解因子为8，滤波抽取电路的并行度为4，抽取因子为2，输入信号为x(4k)，下变频信号为y_q0、y_q1、y_q2、y_q3以及y_i0、y_i1、y_i2、y_i3。 

基于与方法相同的发明构思，本发明实施例提供了一种数字下变频器，如图5所示，包括： 

多相分解电路，用于接收中频数字信号，对接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出； 

混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出； 

滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号得到n/m路数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n。 

进一步地，该滤波抽取电路包括： 

前加矩阵运算单元，用于根据j行n列的前加矩阵A_j×n对n路混频处理的信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，该n路混频处理的信号X_n×1为n行1列的矩阵形式j≥n，j为不为零的自然数； 

子滤波单元，用于对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1； 

后加矩阵运算单元，用于根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号。 

基于与方法相同的发明构思，本发明实施例提供了一种滤波器，如图8所示，包括： 

前加矩阵运算单元，用于接收n路混频处理的信号X_n×1，根据j行n列的前加矩阵A_j×n对输入信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，该n路混频处理的信号X_n×1为n行1列的矩阵形式； 

子滤波单元，用于对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1； 

后加矩阵运算单元，用于根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n，j≥n。 

本发明提供的技术方案中，通过对信号进行多相分解处理，降低了对硬件处理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留的输出支路信号进行运算，对待抽取的输出支路信号丢弃，得到数字下变频信号，从而减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，同时，有效提高了运算精度和运算实时性。 

本发明所述方案，并不仅仅限于说明书和实施方式中所列运用。对本发明技术所属领域的普通技术人员来说，可根据本发明做出各种相应的改变和变形，而所有这些相应的改变和变形都属于本发明权利要求的保护范围。 

Claims (4)

1.一种数字下变频的方法，其特征在于，包括：

接收中频数字信号，对所述接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；

接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出；

接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；

其中，m、n、n/m为不为零的自然数，m≤n；

其中，所述根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号，包括：

根据j行n列的前加矩阵A_j×n对n路混频处理的信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式，j≥n，j为不为零的自然数；

对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1；

根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为所述数字下变频信号。

2.一种滤波抽取的方法，其特征在于，包括：

接收n路混频处理的信号X_n×1，根据j行n列的前加矩阵A_j×n对输入信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式；

对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1；

根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信 号Y_(n/m)×1作为数字下变频信号；

其中，m、n、n/m为不为零的自然数，m≤n，j≥n。

3.一种数字下变频器，其特征在于，包括：

多相分解电路，用于接收中频数字信号，对所述接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；

混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出；

滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；

其中，m、n、n/m为不为零的自然数，m≤n；

其中，所述滤波抽取电路包括：

前加矩阵运算单元，用于根据j行n列的前加矩阵A_j×n对n路混频处理的信号X_n×1进行前加矩阵运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式，j≥n，j为不为零的自然数；

子滤波单元，用于对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1；

后加矩阵运算单元，用于根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号。

4.一种滤波器，其特征在于，包括：

前加矩阵运算单元，用于接收n路混频处理的信号X_n×1，根据j行n列的前加矩阵A_j×n对输入信号X_n×1进行前加矩降运算，得到j行1列的前加矩阵运算的信号S_j×1，所述n路混频处理的信号X_n×1为n行1列的矩阵形式；

子滤波单元，用于对前加矩阵运算的信号S_j×1进行滤波处理，得到j行1列的滤波处理的信号U_j×1；

后加矩阵运算单元，用于根据n/m行j列的后加矩阵B_(n/m)×j对滤波处理的信号U_j×1进行后加矩阵运算，得到n/m行1列的后加矩阵运算的信号Y_(n/m)×1，将后加矩阵运算的信号Y_(n/m)×1作为数字下变频信号； 

其中，m、n、n/m为不为零的自然数，m≤n，j≥n。 

Images