CN101620436A - 后加减速控制装置和后加减速控制方法 - Google Patents

Abstract

本发明提供一种后加减速控制装置，包括一数字滤波器。该数字滤波器为一低通滤波器，由模拟滤波器实现，经模拟数字转换运算以后获得。该数字滤波器包括一信号输入单元，用来接收指令信号；一信号缓存单元，连接该输入单元及一输出单元，用在暂存馈入的信号；一信号运算单元，连接该信号缓存单元，用在将缓存单元内的数字信号运算后传送到该信号输出单元；该信号输出单元，用在输出一信号至一伺服电路，用来驱动一伺服马达。经选取适当的截取频率，经过数字化处理，将使速度指令的增加或减少呈现连续且缓和变化。当所下的命令指令受到处理后，可产生较平顺的信号，伺服马达所产生的振动可有效的改善。本发明另提供一种后加减速控制方法。

Description

后加减速控制装置和后加减速控制方法

技术领域

本发明涉及一种运动控制的控制装置和控制方法，尤指一种伺服马达的加减速控制装置及加减速控制方法。

背景技术

CNC机床是利用CNC***结合机床机械动作，并借着输入加工指令用来使机床对加工件的动作进行控制。而由于目前对于机床的功能性要求越来越高，除了要求计算机体积及驱动设备更加缩小外，也希望其加工精度能越来越高。

当用等速脉冲指令去驱动步进马达或伺服马达时，其运动方式为一等速运动曲线，此运动方式在马达开始和停止时，会因为惯性运动而产生很大的振动，通常会在马达开始和停止时加入一线型加减速控制如图1(A)所示，然而在加速至等速或等速至减速时因其加减速曲线的斜率变化不连续，在运转过程中会产生急冲度(Jerk)现象，因此为求更为平滑的运动，则有指数型加减速及钟型加减速(Bell Shape)的产生如图1(B)、(C)所示，由于其加减速曲线具连续性，可以降低加工所产生的振动。

现有控制马达运动并使其产生加减速曲线运动为使用后加减速的指令处理方式，经过三次的移动平均(Moving Average)算法来达成，其移动平均的速度时间函数可表示如下式(1)

$V^{\′}\left(t\right)=\frac{1}{n}\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}{K}_{i}V(t-i\·T)---\left(1\right)$

其中V′(t)为经处理后的速度，V(t-(n-1)T)-V(t)为n个原始预设切线速度，K_i为第i个原始预设切线速度的加权值，预设的加权值为1。

加减速控制单元20包括第一到第三三个加减速滤波器21、22、23，如图2所示，每个加减速滤波器由预先设定数量的延迟器Z₁ ^-1、Z₂ ^-1、Z₃ ^-1...Z_n-1 ^-1、加算器211及乘法器212所组成，如图3所示。其中第一到第三三个加减速滤波器分别传送一输出值C2、C3及C4至对应的第二及第三滤波器及驱动单元24，第一加减速控制滤波器21处理一由机床的控制卡传送来的加工命令信号C1，第二加减速控制滤波器22处理由第一加减速控制滤波器21处理后所输出的信号C2，第三加减速控制滤波器23处理由第二加减速控制滤波器22处理后所输出的信号C3，且传送至驱动单元24，如上所述由机床的控制卡传送来的加工命令信号C1，经过三个滤波器处理后，可以得到平滑且连续的运动函数曲线，降低伺服马达所产生的振动。

发明内容

鉴于以上内容，有必要提供一种后加减速的控制装置和控制方法，能有效改善伺服马达所产生的振动。

一种后加减速装置，包括：一模拟滤波器，设定其截取频率，经极零点相符法的模拟数字转换运算，转换成一数字低通滤波器；该数字滤波器包括：一信号输入单元，用于接收一信号；一信号输入缓存单元，连接该信号输入单元，用于暂存该信号；一信号运算单元，连接于该信号输入缓存单元，用于将缓存单元内的信号运算；一信号输出单元，用于接收该信号运算单元运算后的信号并输出；以及一信号输出缓存单元，连接于该信号输出单元及该信号运算单元之间，用于将输出的信号暂存以供信号运算单元后续运算。

一种后加减速控制方法，其步骤包括：

提供一模拟滤波器，设定滤波器的截取频率，通过模拟数字转换运算，将此模拟滤波器转换成数字滤波器；该数字滤波器的信号输入单元，接收来自插补运算器的信号，该输入单元的信号暂存于一信号输入缓存单元；提供一信号运算单元，将缓存单元内的信号进行运算后传送到一信号输出单元，输出信号予一伺服电路，用来驱动一伺服马达，同时将输出信号暂存于信号输出缓存单元中进行后续的运算。

当所下的命令指令受到处理后，可产生较平顺的信号，伺服马达所产生的振动可有效的改善。

附图说明

图1(A)是现有后加减速函数规划图。

图1(B)是现有后加减速函数规划图。

图1(C)是现有后加减速函数规划图。

图2是现有后加减速控制单元的示意图。

图3是现有第一加减速滤波器的示意图。

图4是本发明后加减速控制方法与装置的数字低通滤波器实施方式示意图。

图5是信号缓存单元及信号运算单元连接示意图。

图6是加减速控制方法的步骤流程图。

图7是加减速控制方法的指令输入示意图。

图8是显示截取频率定在1kHz经整数处理后的数值计算输出信号示意图。

图9是显示截取频率定在300Hz经整数处理后的数值计算输出信号示意图。

具体实施方式

请参阅图4，一种后加减速装置，包括一数字滤波器44。该数字滤波器44为一低通滤波器，由三阶巴特沃斯(Butterworth)模拟滤波器经由设定的截取频率(Cut-Off Frequency)运算之后，再经由极零点相符(Pole-Zero Matched)的模拟数字转换运算，可获得此数字滤波器44。该数字滤波器44，具有一信号输入单元45用于接收来自插补运算器42的信号，该信号暂存于一信号输入缓存单元461内，一信号运算单元47将该信号输入缓存单元461内的信号进行运算后传送到一信号输出单元48，信号输出单元48输出信号予一伺服电路，用来驱动一伺服马达，同时将输出的该信号暂存于一信号输出缓存单元462中用来进行后续的运算。

该信号运算单元47由输入乘法器471、输出乘法器472及一加法器473所组成。

请参阅图5，该信号输入缓存单元461具有n 1个延迟单元Z^-1，将插补运算器42传来的输入速度脉冲信号V(k)，经由n 1个延迟单元Z^-1，储存前n-1次的输入速度脉冲信号V(k-1)、V(k-2)、V(k-3)...V(k-(n-1))在这些延迟单元Z^-1内，V(k)及储存在这些延迟单元Z^-1内的输入速度脉冲信号V(k-1)、V(k-2)、V(k-3)...V(k-(n-1))和这些相对应的n个输入乘法器471相乘后，该n个乘法器各具有预设的因子a0、a1、a2…an-1，经该加法器473加总后，再加上输出乘法器472的回授信号，得到一输出速度脉冲信号V′(k)传送到该信号输出单元48。输出速度脉冲信号V′(k)经由信号输出缓存单元462所具有的m-1个延迟单元Z^-1，储存前m-1次的输出速度脉冲信号V′(k-1)、V′(k-2)、V′(k-3)...V′(k-(m-1))在这些延迟单元Z^-1内。该信号输出缓存单元462共具有m-1个延迟单元Z^-1，储存在这些延迟单元Z^-1内的输出速度脉冲信号V′(k-1)、V′(k-2)、V′(k-3)...V′(k-(m-1))，和这些相对应的m-1个输出乘法器472相乘后，传入加法器473加总，用来产生实际的输出速度脉冲信号V′(k)传送到该信号输出单元48。乘法器471中的n个乘法器及乘法器472中的m-1个乘法器，乘法器的个数n和m不一定要相等。步骤3(如下述)的零极点相符法(Pole-Zero Matched)求得a0、a1、a2…an-1和b1、b2、b3…bm-1两组乘算因子及这些输出速度脉冲信号V′(k)、V′(k-1)、V′(k-2)、V′(k-3)...V′(k-(m-1))。

请参阅图6，是显示本发明的后加减速控制方法的步骤流程图，其中利用一模拟三阶巴特沃斯(Butterworth)低通滤波器，取代三个移动平均(Moving Average)滤波器，因为原先的移动平均滤波器犹如一个积分器，所以设计一个模拟三阶巴特沃斯低通滤波器，选取截切频率(Cut-Pass Frequency)之后，再经过数字化处理，可得到一数字低通滤波器，其相关步骤说明如下：

步骤S1：

选取连续***的三阶巴特沃斯滤波器：

巴特沃斯滤波器是一种接近理想低通滤波器的滤波器架构，在低通或是高通的部分不会产生震动的响应。连续***的巴特沃斯滤波器，经过线性化之后，设定直流增益(DCGain)＝1及截切频率＝1rad/s，则线性化的巴特沃斯滤波器可表示如下：

$G\left(s\right)=\underset{j=1}{\overset{n}{\mathrm{\Π}}}\frac{1}{s+b_j}=\frac{1}{B_n\left(s\right)}$

$b_j=\exp [-\mathrm{i\π}(\frac{1}{2}+\frac{2j-1}{2n})],i=\sqrt{-1}$

依照n的奇偶数的关系，B_n(s)可表示如下

$B_n\left(s\right)=\underset{k=1}{\overset{\frac{n}{i}}{\mathrm{\Π}}}[s^2-2s\cos \left(\frac{2k+n-1}{2n}\mathrm{\π}\right)+1]$ 其中n为偶数

$B_n\left(s\right)=(s+1)\underset{k=1}{\overset{\frac{n-1}{i}}{\mathrm{\Π}}}[s^2-2s\cos \left(\frac{2k+n-1}{2n}\mathrm{\π}\right)+1]$ 其中n为奇数

若将所有的系数以小数点四位来表示，依照不同阶数可表示如下：

n	Bn(s)
		1	(s+1)
2	s2+14142s+1
		3	(s+1)(s2+s+1)
4	(s2+0.7654s+1)(s2+18478s+1)
		5	(s+1)(s2+0.6180s+1)(s2+1.6180s+1)
6	(s2+0.5176s+1)(s2+1.4142s+1)(s2+1.9319s+1)
		7	(s+1)(s2+0.4450s+1)(s2+1.2470s+1)(s2+1.8019s+1)

我们将选取三阶的巴特沃斯滤波器来实现我们的***，线性化的巴特沃斯滤波器为

$G\left(s\right)=\frac{1}{s^3+{2s}^2+2s+1}$

通常输入驱动器的位置指令，经过插补运算器42插补(Interpolation)之后，便可由步阶指令来表示。位置指令经过此三阶巴特沃斯三次微分运算得到的急冲度(Jerk)指令，若用时间响应表示时，依然是连续的函数。

步骤S2：

选取截切频率：

巴特沃斯滤波器的截切频率选取方式，将依照控制***的控制频宽而决定，一般控制***的控制频宽约为200Hz-500Hz，较佳的巴特沃斯滤波器的截取频率为***控制频宽的两倍，因此针对500Hz***控制频宽的最佳巴特沃斯滤波器截切频率为1kHz。则将此巴特沃斯滤波器的截取频率定在1kHz之后，可得到新的低通滤波器为：

$G\left(s\right)=\frac{3.1006*{10}^{10}}{s^3+(6.1832*{10}^3)s^2+(1.9730*{10}^7)s+3.1006*{10}^{10}}$

步骤S3：

连续滤波器转换为数字滤波器：

步骤S2所获得的低通滤波器转移函数G(s)为一连续转移函数，利用零极点相符(pole-zero matched)的方式，将连续转移函数滤波器G(s)转成数字转移函数滤波器G(z)，并保证转换完成的极零点皆与连续滤波器相符。进行数字化必须与截取频率相依，目前使用的位置控制器的截取频率为1kHz，因此利用零极点相符的转换方式，所得的数字滤波器为

$G\left(z\right)=\frac{0.3403z^2+0.6806z+0.3403}{z^3+(3.3626*{10}^{-1})z^2+(2.6815*{10}^{-2})z-(1.8674*{10}^{-3})}$

整理如下

$G\left(z\right)=\frac{V^{\′}\left(z\right)}{V\left(z\right)}=\frac{{0.3403z}^{-1}+0.6806z^{-2}+0.3403z^{-3}}{1+(3.3626*{10}^{-1})z^{-1}+(2.6815*{10}^{-2})z^{-2}-(1.8674*{10}^{-3})z^{-3}}$

$=\frac{a_0+a_1{z}^{-1}+a_2{z}^{-2}+a_3{z}^{-3}}{1+b_1{z}^{-1}+b_2{z}^{-2}+b_3{z}^{-3}}$

其中z^-1即是代表一个延迟因子，在一个时间域的连续数列中，V(k)为第k次取样时间下的的数列数据，V(k)经过z^-1的延迟因子处理，则V(k-1)＝V(k)z^-1表示前一次取样的数据，若经过p次的延迟因子处理后，可得V(k-p)＝V(k)z^-p表示前p次取样的数据，因此可将G(z)的数字滤波转移函数，将其输入输出信号，转成每次取样的数列函数，表示如下：

V′(k)＝a₀V(k)+a₁V(k-1)+a₂V(k-2)+a₃V(k-3)

        -b₁V′(k-1)-b₂V′(k-2)-b₃V′(k-3)

其中k＞0，且V(-1)＝V(-2)＝V(-3)＝V′(-1)＝V′(-2)＝V′(-3)＝0

在本实施方式中，因为所选取连续***的巴特沃斯滤波器为三阶，在图5所显示的该输入乘法器预设因子a0、a1、a2…an-1及该输出乘法器预设因子b1、b2、b3…bm-1，其中n及m在本实施方式中为一特殊解，其值皆为4，所以该输入乘法器预设因子为a0、a1、a2及a3，该输出乘法器预设因子为b1、b2、b3；将计算所得的数字滤波器系数代入该数字滤波器44。

假设我们输入的指令，如图7所示，前三十次速度指令为100pps，经本发明后加减速控制方法处理后，因为实际输出的脉冲信号，不能有小于一步的指令，因此在经过巴特沃斯滤波器之后的数值，必须将小于1的小数部分，累积到下次再输出。图7的速度指令，经过设计的巴特沃斯滤波器及取整数的处理之后，由Matlab数值计算的输出数据如图8，每次计算的速度指令为表一所示，其结果亦能完成加减速的功能。

表一

若依照***控制频宽，选择不同的截切频率，如300Hz的截切频率，可依照步骤S2至步骤S4的顺序，重新设计数字滤波器，并得到加减速的验证结果如图9所示，并由表二所示。

表二

本发明解决现有方式需对每个滤波器选取其延迟单元的数目，现有方式当选取的延迟单元的数目不同时，将会造成不同的平滑效果，如移动平均的个数太大，将会造成指令的回应变的太慢；若移动平均的个数太小，将会造成指令几乎没有处理就输出了，原本要防止急冲度不连续的效能便消失了。若针对不同的延迟组合，也无法预估其指令的平滑效果及所造成的延迟效应，若针对不同的控制机台，必须逐一的测试适当的延迟组合，如此将会增加调机的时程及困难度。综上所述，本发明选择低通滤波器的频宽有所依据，能依照***的响应决定数字滤波器的频宽。

Claims (10)

1.一种后加减速装置，包括：

一模拟滤波器，设定其截取频率，经极零点相符法的模拟数字转换运算，转换成一数字滤波器；该数字滤波器包括：

一信号输入单元，用于接收一速度命令信号或脉冲频率信号；

一信号输入缓存单元，连接该信号输入单元，该信号缓存单元包括多个连接于信号输入单元的延迟单元，用于暂存该速度命令信号或脉冲频率信号；

一信号运算单元，连接于该信号输入缓存单元，该信号运算单元包括一输入乘法器，连接于这些延迟单元；一输出乘法器，连接于这些延迟单元，该输入乘法器和该输出乘法器各具有一组相对应的乘算因子，该两组乘算因子由所设定的截取频率和极零点相符法的模拟数字转换运算求得；一加法器，和这些乘法器连接，用于将缓存单元内的速度命令信号或脉冲频率信号运算；

一信号输出单元，用于接收该信号运算单元运算后的信号并输出；以及一信号输出缓存单元，连接于该信号输出单元及该信号运算单元之间，用于将输出的信号暂存以供信号运算单元后续运算。

2.如权利要求1所述的后加减速装置，其特征在于，该数字滤波器为一低通滤波器。

3.如权利要求1所述的后加减速装置，其特征在于，该信号输出单元和信号输入单元相同，可输出数字滤波信号予伺服电路。

4.一种后加减速控制方法，包括：

提供一模拟滤波器，设定滤波器的截取频率，通过模拟数字转换运算，将此模拟滤波器转换成数字滤波器；该数字滤波器的信号输入单元，接收来自插补运算器的信号，该输入单元的信号暂存于一信号输入缓存单元；提供一信号运算单元，将缓存单元内的信号进行运算后传送到一信号输出单元，输出信号予一伺服电路，用来驱动一伺服马达，同时将输出信号暂存于信号输出缓存单元中进行后续的运算。

5.如权利要求4所述的后加减速控制方法，其特征在于，该模拟滤波器为三阶巴特沃斯滤波器，信号截取频率范围为1kHz以下。

6.如权利要求4所述的后加减速控制方法，其特征在于，模拟数字转换运算是利用极零点相符法运算，该数字滤波装置为一低通滤波器。

7.如权利要求4所述的后加减速控制方法，其特征在于，该信号暂存单元包括多个延迟单元，连接于信号输入单元。

8.如权利要求4所述的后加减速控制方法，其特征在于，该信号运算单元包括一输入乘法器，连接于这些延迟单元；一输出乘法器，连接于这些延迟单元，该输入乘法器和该输出乘法器各具有一组相对应的乘算因子，该两组乘算因子由所设定的截取频率和极零点相符法的模拟数字转换运算求得；将信号缓存单元中的所有延迟的输入及输出信号，各别乘上一预设的因子；一加法器，连接于该乘法器，并将该些信号相加。

9.如权利要求4所述的后加减速控制方法，其特征在于，该信号输出单元和信号输入单元相同，可输出数字滤波信号予伺服电路。

10.如权利要求4所述的后加减速控制方法，其特征在于，实际输出的讯号，小数部分累积到下次再输出。

Images