CN101599807A - 一种使主备时钟相位对齐的方法和装置 - Google Patents

一种使主备时钟相位对齐的方法和装置 Download PDF

Info

Publication number
CN101599807A
CN101599807A CNA2009101082489A CN200910108248A CN101599807A CN 101599807 A CN101599807 A CN 101599807A CN A2009101082489 A CNA2009101082489 A CN A2009101082489A CN 200910108248 A CN200910108248 A CN 200910108248A CN 101599807 A CN101599807 A CN 101599807A
Authority
CN
China
Prior art keywords
phase
clock
phase shift
phase difference
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101082489A
Other languages
English (en)
Inventor
钟山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41421079&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101599807(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNA2009101082489A priority Critical patent/CN101599807A/zh
Priority to US13/259,655 priority patent/US8731125B2/en
Priority to PCT/CN2009/073697 priority patent/WO2010145093A1/zh
Priority to EP09846007.4A priority patent/EP2445137B1/en
Priority to BRPI0925333A priority patent/BRPI0925333A2/pt
Publication of CN101599807A publication Critical patent/CN101599807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种使主备时钟相位对齐的方法，所述过程包括以下步骤：A.锁定主用时钟的相位；B.测量备用时钟和主用时钟的相位差值；C.基于步骤B测量的相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。本发明还公开了一种使主备时钟相位对齐的装置。本发明通过测量主备时钟的相位差值，并根据该相位差值使主备时钟的相位对齐，在未增加成本的前提下，提高了相位对齐的精度。

Description

一种使主备时钟相位对齐的方法和装置
技术领域
本发明涉及数字通讯领域，尤其涉及一种使主备时钟相位对齐的方法和装置。
背景技术
在同步数字通信网中，时钟是一个非常重要的组成部分，因此在通讯设备设计中采用同时配备主用时钟和备用时钟的工作方式。即在一个网元节点中，存在两个时钟单元，这两个时钟单元互为主备。在正常情况下，主用时钟板为通信设备提供定时同步信号，一旦主用时钟板发生故障或人为强制倒换，备用时钟板立即替代主用时钟板为通信设备提供定时同步信号。主备用时钟切换时需要保证对业务不产生影响，如倒换时不能产生业务瞬断、误码等。因此在任何情况下，必须保证在主备时钟切换时，主备时钟保持一致，否则设备将会产生误码甚至业务中断。
对于主备时钟如何保持一致，图1给出了现有技术的一种技术方案：利用单片的时钟芯片来实现备用时钟对主用时钟的锁定。但是主用时钟和备用时钟锁定后，频率虽然一致，但还是存在一定的相位差。当主备用时钟相位差达到一定程度，在主备时钟板倒换的时候，可能会发生业务瞬断、误码等异常情况。若要减少主备用时钟的相位差需要采用性能更优异的器件，实现主备对齐装置的成本势必会增加。
发明内容
本发明要解决的技术问题是提供一种无需增加成本且具有较高相位对齐精度的种使主备时钟相位对齐的方法和装置。
本发明的技术问题通过以下技术方案加以解决：
一种使主备时钟相位对齐的方法，所述过程包括以下步骤：
A.锁定主用时钟的相位；
B.测量备用时钟和主用时钟的相位差值；
C.基于步骤B测量的相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。
所述步骤B通过对备用时钟进行移相，当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为所述相位差值输出加以实现。
所述步骤B具体执行以下操作：
B1.将备用时钟以预设步长沿预设方向进行移相；
B2.用移相后的备用时钟对主用时钟进行采样；
B3.基于步骤B2采样的结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐转入步骤B5；如果未对齐则转入步骤B4；
B4.判断是否达到移相极限，未达到移相极限时，转入步骤B1；达到移相极限时，未得出相位差值，结束测量，所述步骤C还包括在未得出相位差值时，结束本次操作。
B5.根据备用时钟的移相次数计算主备用时钟的相位差。
步骤B3所述判断移相后的备用时钟是否与主用时钟相位对齐，具体执行以下操作：判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为已经对齐，若否则判断为未对齐。
所述判断采样结果是否为主用时钟的上升沿具体执行以下操作：当时钟向正方向移相时，若采样结果中出现低电平至高电平的跳变，则判断是主用时钟的上升沿；当时钟向负方向移相时，若采样结果中出现高电平至低电平的跳变时，则判断是主用时钟的上升沿。
所述步骤B2中采样的结果保存在移位寄存器。
一种使主备时钟相位对齐的装置，包括：
时钟芯片模块，用于锁定主用时钟的相位；
相位差测量模块，用于测量备用时钟和主用时钟的相位差值；
控制模块，用于基于所述相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。
所述相位差测量模块包括移相单元和移相控制单元，所述移相单元用于对备用时钟进行移相，所述移相控制单元用于当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为相位差值输出。
所述相位差测量模块还包括采样单元，所述移相单元还用于将备用时钟以预设步长沿预设方向进行移相；所述采样单元用于移相后的备用时钟对主用时钟进行采样；所述移相控制单元还用于基于采样单元采样的结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐则根据备用时钟的移动相位数值计算主备用时钟的相位差值，如果未对齐则判断是否达到移相极限，未达到移相极限时，控制所述移相单元继续移相；达到移相极限时，未得出相位差值，结束测量，所述时钟芯片模块还用于在未得出相位差值时，结束本次操作。
所述相位差测量模块还用于判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为相位已经对齐，若否则判断为相位未对齐。
本发明与现有技术相比较的有益效果是：
(1)本发明通过测量主备时钟的相位差值，并根据该相位差值使主备时钟的相位对齐，在未增加成本的前提下，提高了相位对齐的精度；
(2)本发明通过对备用时钟进行移相并对主用时钟进行采样，根据采样结果获得相位差，在不增加成本的前提下，可进行高精度的主备时钟相位差值的测量，并直接输出相位差值，使相位调整器件可以通过一次调整就将主备时钟相位对齐，简单、易于实施。
附图说明
图1是现有技术主备时钟相位对齐装置的结构示意图；
图2是本发明装置一种具体实施方式的结构示意图；
图3是本发明装置另一种具体实施方式的结构示意图；
图4是本发明装置具体实施方式相位差测量模块结构示意图；
图5是本发明方法具体实施方式相位对齐流程图；
图6是本发明方法具体实施方式测量相位差值的流程图。
具体实施方式
下面用具体实施方式结合附图对本发明做进一步详细说明。
本发明一种主备时钟保持一致的实现装置，其一种实施方式，如图2至图4所示，包括参考源选择模块、时钟芯片模块、相位差测量模块和控制模块。
参考源选择模块用于对参考源时钟输入的选择，可通过可编程逻辑器件实现。时钟芯片模块包括延迟单元，时钟芯片模块用于锁定主用时钟的频率和相位，可由SDH专用时钟芯片加模拟环去抖电路实现，通过改变时钟芯片模块的相位寄存器的值，并通过延迟单元调整输出时钟的相位，即可以在不改变输出频率的情况下直接调整输出的相位。相位差测量模块用于测量备用时钟和主用时钟的相位差值，在种一种实施方式中，相位差测量模块可采用FPGA(Field Programmable Gate Array：现场可编程门阵列)芯片。控制模块用于根据相位差值，控制时钟芯片模块的延迟单元，调整备用时钟输出的相位使其与主用时钟的相位对齐。控制模块具体可采用CPU芯片。
相位差测量模块还可以包括移相单元，用于对备用时钟进行移相；在一种实施方式中，移相单元可采用FPGA芯片中DLL(Delay Locked Loop：延迟锁定电路)模块，能够实现高精度的主备时钟相位差的测量，从而提高主备时钟对齐的精度。相位差测量模块还用于当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为相位差值输出。移动的相位可以根据移相的次数进行计算。
移相单元还用于将备用时钟以预设步长沿预设方向进行移相，预设步长具体可采用0.05ns，或者其他适合的步长，预设方向具体可根据需要设为正方向或反方向；相位差测量模块还包括采样单元，用于移相后的备用时钟对主用时钟进行采样。相位测量模块还可以包括移相控制单元，移相控制单元用于基于采样单元的采样结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐则根据备用时钟的移动相位数值计算主备用时钟的相位差值，如果未对齐则判断是否达到移相极限，未达到移相极限时，控制移相单元继续移相；达到移相极限时，则未得出相位差值，结束测量，控制模块还用于在未得出相位差值时，结束本次操作。采样单元的采样结果可以保存在移位寄存器中。
相位差测量模块还用于判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为相位已经对齐，若否则判断为相位未对齐。在一种实施方式中，可使用上升沿检测单元判断采样结果是否为主用时钟的上升沿。
相位差测量模块还可用于当时钟向正方向移相时，若采样结果中有出现低电平至高电平的跳变，则判断是主用时钟的上升沿；当时钟向负方向移相时，若采样结果中有出现高电平至低电平的跳变时，则判断是主用时钟的上升沿。
本发明的一种实施方式中，主备时钟***包括主用时钟板和备用时钟板，每块时钟板都包括使主备时钟相位对齐的装置，主用时钟输出和备用时钟的输出被同时输入到***中的其他各个单板，如主控板、光接口板、业务板和公务板等。
本发明一种使主备时钟相位对齐的方法，包括以下步骤：
A.锁定主用时钟的相位；
B.测量备用时钟和主用时钟的相位差值；
C.基于步骤B测量的相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。
步骤B通过对备用时钟进行移相，当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为所述相位差值输出加以实现。
步骤B具体执行以下操作：
B1.将备用时钟以预设步长沿预设方向进行移相；
B2.用移相后的备用时钟对主用时钟进行采样；
B3.基于步骤B2采样的结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐转入步骤B5；如果未对齐则转入步骤B4；
B4.判断是否达到移相极限，未达到移相极限时，转入步骤B1；达到移相极限时，未得出相位差值，结束测量，所述步骤C还包括在未得出相位差值时，结束本次操作。
B5.根据备用时钟的移相次数计算主备用时钟的相位差。
步骤B3所述判断移相后的备用时钟是否与主用时钟相位对齐，具体执行以下操作：判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为已经对齐，若否则判断为未对齐。
所述判断采样结果是否为主用时钟的上升沿，具体执行以下操作：当时钟向正方向移相时，若采样结果中有出现低电平至高电平的跳变，则判断是主用时钟的上升沿；当时钟向负方向移相时，若采样结果中有出现高电平至低电平的跳变时，则判断是主用时钟的上升沿。
本发明方法的另一种实施方式，是在本发明装置基础上使主备时钟相位对齐，其流程如图5所示，包括以下步骤：
步骤501：锁定主用时钟的频率和相位；时钟芯片模块对时钟板的输出时钟进行初步调整，以使主备时钟经过锁定后，两者的频率和相位保持一致，时钟芯片可由SDH专用时钟芯片加模拟环去抖电路实现，；
步骤502：测量备用时钟与主用时钟之间的相位差值；备用时钟板输出的备用时钟和主用时钟板输出的主用时钟输入到相位差测量模块，相位差值模块测量出主备时钟相位差值；相位差测量模块中的移相单元的最小移相步长决定了测量相位差值的精度，移相的最大幅度决定了测量相位差的最大值；在本具体实施方式中，调整精度可达0.05ns，调整范围可达10ns，相位差测量模块可使用FPGA芯片；
步骤503：根据相位差值调整备用时钟输出的相位，使其与主用时钟的相位对齐；控制模块根据相位差测量模块所测量的相位差值调整时钟芯片模块中的相位调整寄存器，时钟芯片模块根据相位调整寄存器通过延迟单元调节备用时钟板的时钟输出，使得备用时钟板输出的备用时钟和主用时钟的相位对齐，主用时钟板时可不进行调节。
步骤502的测量过程，如图6所示，进一步包括以下步骤：
步骤601：将备用时钟以预设步长预设方向移相一次；预设步长可以为0.05ns，预设方向可以是正方向，也可以是反方向；
步骤602：用移相后的备用时钟对主用时钟进行采样；
步骤603：保存采样结果；采样结果可以保存在移位寄存器；
步骤604：根据采样结果判断是否为主时钟的上升沿，如果是则转入步骤606，如果否则转入步骤605；
步骤605：判断是否达到移相极限，如果是则结束相位差测量，如果否就直接跳转到步骤601继续相位差测量循环；达到极限值时，已无法测量出相位差值，因而结束测量，如果未达到极限值时，则返回步骤601，继续以预设步长预设方向移相一次；在本具体实施方式中，移相的极限值可设为10ns。
步骤606：计算主备时钟的相位差值，并输出结果；根据移相的次数计算主备用时钟的相位差值，并输出给控制单元，然后结束相位差测量。
本发明一种使主备时钟相位对齐的方法，通过主备时钟相位对齐处理，不仅保证主备时钟最终输出时钟的频率和相位保持一致，而且使主备时钟相位对齐的精度提高到1ns以内，保证了主备时钏倒换过程中相位无跳变现象，提供一个连续稳定的信号输出给各个单板，各单板不会因时钟主备倒换而产生误码。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种使主备时钟相位对齐的方法，其特征在于，所述过程包括以下步骤：
A.锁定主用时钟的相位；
B.测量备用时钟和主用时钟的相位差值；
C.基于步骤B测量的相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。
2.根据权利要求1所述的方法，其特征在于，所述步骤B通过对备用时钟进行移相，当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为所述相位差值输出加以实现。
3.根据权利要求2所述的方法，其特征在于，所述步骤B具体执行以下操作：
B1.将备用时钟以预设步长沿预设方向进行移相；
B2.用移相后的备用时钟对主用时钟进行采样；
B3.基于步骤B2采样的结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐转入步骤B5；如果未对齐则转入步骤B4；
B4.判断是否达到移相极限，未达到移相极限时，转入步骤B1；达到移相极限时，未得出相位差值，结束测量，所述步骤C还包括在未得出相位差值时，结束本次操作。
B5.根据备用时钟的移相次数计算主备用时钟的相位差。
4.根据权利要求3所述的方法，其特征在于，步骤B3所述判断移相后的备用时钟是否与主用时钟相位对齐，具体执行以下操作：判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为已经对齐，若否则判断为未对齐。
5.根据权利要求4所述的方法，其特征在于，所述判断采样结果是否为主用时钟的上升沿具体执行以下操作：当时钟向正方向移相时，若采样结果中出现低电平至高电平的跳变，则判断是主用时钟的上升沿；当时钟向负方向移相时，若采样结果中出现高电平至低电平的跳变时，则判断是主用时钟的上升沿。
6.根据权利要求3所述的方法，其特征在于，所述步骤B2中采样的结果保存在移位寄存器。
7.一种使主备时钟相位对齐的装置，其特征在于，包括：
时钟芯片模块，用于锁定主用时钟的相位；
相位差测量模块，用于测量备用时钟和主用时钟的相位差值；
控制模块，用于基于所述相位差值调整备用时钟输出的相位使得其与主用时钟的相位对齐。
8.根据权利要求7所述的装置，其特征在于，所述相位差测量模块包括移相单元和移相控制单元，所述移相单元用于对备用时钟进行移相，所述移相控制单元用于当移相后的备用时钟与主用时钟相位对齐时，将移动的相位作为相位差值输出。
9.根据权利要求8所述的装置，其特征在于，所述相位差测量模块还包括采样单元，所述移相单元还用于将备用时钟以预设步长沿预设方向进行移相；所述采样单元用于移相后的备用时钟对主用时钟进行采样；所述移相控制单元还用于基于采样单元采样的结果判断移相后的备用时钟是否与主用时钟相位对齐，如果已经对齐则根据备用时钟的移动相位数值计算主备用时钟的相位差值，如果未对齐则判断是否达到移相极限，未达到移相极限时，控制所述移相单元继续移相；达到移相极限时，未得出相位差值，结束测量，所述时钟芯片模块还用于在未得出相位差值时，结束本次操作。
10.根据权利要求9所述的装置，其特征在于，所述相位差测量模块还用于判断采样结果是否为主用时钟的上升沿，若是上升沿，则判断为相位已经对齐，若否则判断为相位未对齐。
CNA2009101082489A 2009-06-19 2009-06-19 一种使主备时钟相位对齐的方法和装置 Pending CN101599807A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CNA2009101082489A CN101599807A (zh) 2009-06-19 2009-06-19 一种使主备时钟相位对齐的方法和装置
US13/259,655 US8731125B2 (en) 2009-06-19 2009-09-02 Method and apparatus for aligning phases of a master clock and a slave clock
PCT/CN2009/073697 WO2010145093A1 (zh) 2009-06-19 2009-09-02 使主备时钟相位对齐的方法和装置
EP09846007.4A EP2445137B1 (en) 2009-06-19 2009-09-02 Method and device for aligning phases of the master and stand-by clocks
BRPI0925333A BRPI0925333A2 (pt) 2009-06-19 2009-09-02 método e dispositivo para alinhamento de fases de um relógio principal e de um relógio secundário

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2009101082489A CN101599807A (zh) 2009-06-19 2009-06-19 一种使主备时钟相位对齐的方法和装置

Publications (1)

Publication Number Publication Date
CN101599807A true CN101599807A (zh) 2009-12-09

Family

ID=41421079

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101082489A Pending CN101599807A (zh) 2009-06-19 2009-06-19 一种使主备时钟相位对齐的方法和装置

Country Status (5)

Country Link
US (1) US8731125B2 (zh)
EP (1) EP2445137B1 (zh)
CN (1) CN101599807A (zh)
BR (1) BRPI0925333A2 (zh)
WO (1) WO2010145093A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104780036A (zh) * 2015-03-23 2015-07-15 华为技术有限公司 一种时延对齐方法及设备
CN106033376A (zh) * 2015-03-20 2016-10-19 深圳市航电技术研究院 时钟跳变容错处理方法及装置
CN107077163A (zh) * 2014-04-24 2017-08-18 瑞典爱立信有限公司 时钟相位对齐
CN109428661A (zh) * 2017-08-21 2019-03-05 中兴通讯股份有限公司 一种基于fpga的主备时钟相位对齐装置及方法
CN110611950A (zh) * 2019-09-19 2019-12-24 Ut斯达康通讯有限公司 相位同步方法、装置和终端
CN111865303A (zh) * 2019-09-25 2020-10-30 新华三技术有限公司 一种时钟鉴相方法及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8819472B1 (en) * 2010-02-12 2014-08-26 Linear Technology Corporation Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal
WO2012131445A1 (en) * 2011-03-30 2012-10-04 Tejas Networks Limited A method for zero traffic hit synchronization switchover in telecommunication network
US9552317B2 (en) * 2012-10-19 2017-01-24 Fairchild Semiconductor Corporation Apparatus and method for operating and switching a single conductor interface
US20160080138A1 (en) * 2014-09-17 2016-03-17 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for timing synchronization in a distributed timing system
US11539451B2 (en) * 2019-02-28 2022-12-27 Nxp B.V. Method and system for merging clocks from multiple precision time protocol (PTP) clock domains
CN111181555B (zh) * 2019-12-31 2023-09-12 瑞斯康达科技发展股份有限公司 Ptp时钟同步***和时钟同步方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868514A (en) * 1987-11-17 1989-09-19 International Business Machines Corporation Apparatus and method for digital compensation of oscillator drift
US5638410A (en) * 1993-10-14 1997-06-10 Alcatel Network Systems, Inc. Method and system for aligning the phase of high speed clocks in telecommunications systems
US6194969B1 (en) * 1999-05-19 2001-02-27 Sun Microsystems, Inc. System and method for providing master and slave phase-aligned clocks
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6549046B1 (en) * 2000-12-29 2003-04-15 Cisco Technology, Inc. Method and apparatus for phase aligning two clock signals utilizing a programmable phase adjustment circuit
US6518811B1 (en) * 2000-12-29 2003-02-11 Cisco Technology, Inc. Software programmable delay circuit
ATE477634T1 (de) * 2001-10-22 2010-08-15 Rambus Inc Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem
US7102402B2 (en) * 2002-05-23 2006-09-05 Intel Corporation Circuit to manage and lower clock inaccuracies of integrated circuits
AU2003254276A1 (en) * 2002-07-31 2004-02-16 Tellabs Operations, Inc. Methods and apparatus for improved communications networks
US7372875B2 (en) * 2002-09-30 2008-05-13 Lucent Technologies Inc. Systems and methods for synchronization in asynchronous transport networks
US7089442B2 (en) * 2003-02-07 2006-08-08 Rambus Inc. Fault-tolerant clock generator
CN100395961C (zh) 2003-08-27 2008-06-18 华为技术有限公司 主备时钟的相位对齐方法
CN1889415A (zh) * 2005-06-27 2007-01-03 华为技术有限公司 一种使主备时钟板相位对齐的装置和方法
US7865756B2 (en) * 2007-03-12 2011-01-04 Mosaid Technologies Incorporated Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices
CN101162959B (zh) * 2007-10-19 2011-08-24 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
US20100150288A1 (en) * 2008-12-17 2010-06-17 Miao Zhu Synchronization of Low Noise Local Oscillator using Network Connection

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107077163A (zh) * 2014-04-24 2017-08-18 瑞典爱立信有限公司 时钟相位对齐
CN107077163B (zh) * 2014-04-24 2020-06-09 瑞典爱立信有限公司 时钟相位对齐
CN106033376A (zh) * 2015-03-20 2016-10-19 深圳市航电技术研究院 时钟跳变容错处理方法及装置
CN106033376B (zh) * 2015-03-20 2019-11-15 深圳市航电技术研究院 时钟跳变容错处理方法及装置
CN104780036A (zh) * 2015-03-23 2015-07-15 华为技术有限公司 一种时延对齐方法及设备
CN104780036B (zh) * 2015-03-23 2018-09-28 华为技术有限公司 一种时延对齐方法及设备
CN109428661A (zh) * 2017-08-21 2019-03-05 中兴通讯股份有限公司 一种基于fpga的主备时钟相位对齐装置及方法
CN110611950A (zh) * 2019-09-19 2019-12-24 Ut斯达康通讯有限公司 相位同步方法、装置和终端
CN110611950B (zh) * 2019-09-19 2021-08-10 Ut斯达康通讯有限公司 相位同步方法、装置和终端
CN111865303A (zh) * 2019-09-25 2020-10-30 新华三技术有限公司 一种时钟鉴相方法及装置
CN111865303B (zh) * 2019-09-25 2023-11-21 新华三技术有限公司 一种时钟鉴相方法及装置

Also Published As

Publication number Publication date
EP2445137B1 (en) 2019-06-12
EP2445137A4 (en) 2015-03-11
EP2445137A1 (en) 2012-04-25
BRPI0925333A2 (pt) 2016-06-07
WO2010145093A1 (zh) 2010-12-23
US20120074994A1 (en) 2012-03-29
US8731125B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
CN101599807A (zh) 一种使主备时钟相位对齐的方法和装置
CN101079630B (zh) 一种用于实现时钟相位平滑切换的数字锁相环装置及方法
CN102064827B (zh) 基于铷振荡器的标准频率与时间调整方法
CN103529689B (zh) 主备卫星钟时频信号无缝切换装置及方法
CN102109572A (zh) 一种传输芯片的测试方法及测试控制方法
CN105511255B (zh) 无损切换的时钟源设备
CN105676627A (zh) 守时***主备主钟无缝切换***与方法
CN103516367A (zh) 一种时间数字转换器
CN103354493B (zh) 一种时钟恢复电路、光接收机及无源光网络设备
CN101110590B (zh) 一种时序余量检测过程中相位调整的方法及装置
CN108037332B (zh) 多通道参考时钟发生模块
CN110955179B (zh) 一种基于pci总线的双通道共享时钟触发调延装置
CN100578934C (zh) 含异步仲裁器单元的延迟线校准电路
KR20240005080A (ko) 클록 스위칭 방법 및 장치, 전자 설비 및 컴퓨터 판독 가능한 저장 매체
CN102724033A (zh) 实现主备时钟相位对齐的方法和主控单板
CN100425994C (zh) 电能计量中的防潜动电路和防潜动方法
CN102195643A (zh) Pll装置
CN103472713A (zh) 一种时钟的时间校正***
CN101752901A (zh) 一种异地数据采样同步的方法、***、装置及设备
CN102751982B (zh) 一种适用于通信设备背板开销处理的时钟选择电路
CN106788403B (zh) 一种应用于光纤时间传递的大范围高分辨率时延控制方法
CN101621346A (zh) 一种具有自适应反馈的源同步接收装置及源同步方法
CN2917093Y (zh) 一种数字鉴相滤波器
CN203708224U (zh) 一种多用途串行时间码解码器
CN109828632B (zh) 一种基于fpga的可调超窄多路同步脉冲发生装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091209