CN101588273A - 针对片上网络***的虚拟测试总线电路及其测试方法 - Google Patents
针对片上网络***的虚拟测试总线电路及其测试方法 Download PDFInfo
- Publication number
- CN101588273A CN101588273A CNA2008101121949A CN200810112194A CN101588273A CN 101588273 A CN101588273 A CN 101588273A CN A2008101121949 A CNA2008101121949 A CN A2008101121949A CN 200810112194 A CN200810112194 A CN 200810112194A CN 101588273 A CN101588273 A CN 101588273A
- Authority
- CN
- China
- Prior art keywords
- module
- test
- network
- chip
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种针对片上网络***的虚拟测试总线电路及其测试方法,所述虚拟测试总线电路包括多个相互连接的路由器模块;路由器模块包括输入控制电路模块和信息转发模块;所述信息转发模块在所述片上网络***处于测试状态时生成测试数据的路由控制信号,并将数据转发给其它路由器模块或内嵌芯核。本发明的测试方法包括步骤1)将芯片的测试使能信号置为有效;步骤2)信息转发模块生成路由控制信号,形成多条虚拟测试总线;步骤3)测试向量由外部输入,通过所述虚拟测试总线对各内嵌芯核实施测试。本发明能够消除协议所导致的冗余时间,能够更好地利片上***已有的连线资源,从而有效地提高测试效率,缩短测试时间。
Description
技术领域
本发明属于集成电路设计领域,具体地说,本发明涉及芯片可测试性设计技术中的测试电路及测试方法。
背景技术
随着集成电路工艺的进步,芯片上集成的芯核数量越来越多,传统的基于总线的体系结构已经不能满足***带宽以及可扩展的需要。如图1所示,针对这些问题,基于片上网络(NoC)的体系结构被广泛研究并认可。而片上网络***中的路由器模块则是***的核心。如图2所示,片上网络***的路由器包含,输入控制模块3以及消息转发模块5。输入控制模块3用于接收数据,并与周围的模块进行交互,因此需要实现相关协议。消息转发模块5用来根据数据产生路由信号,决定数据的输出端口。
虽然基于NoC的***在可扩展性以及***带宽方面具有优势,但由于内嵌核的低可访问性,对其进行有效测试成为可测试设计人员面前的一个巨大挑战。目前已有的工作主要集中在测试访问机制以及测试调度算法的研究。针对测试访问机制,高速、可靠以及硬件开销小是所有设计人员共同的目标。在传统的片上***(SoC)***中,测试总线被认为一种理想的测试访问机制。通过复用已有的功能总线,测试总线可以在很小的硬件开销代价下为被测核提供测试路径。然而在NoC***中,由于***本身不具有总线结构,只能构造专用的测试总线,从而会产生大量的硬件开销。
现有的NoC***的测试方法是基于重用NoC的测试访问机制。在这种测试访问机制下,测试数据按照功能数据的格式进行打包,并通过NoC转发到芯片内部的需要测试的内嵌芯核。这种测试方法需要对被测芯核测试封装,对接收到测试数据进行解包,并将相应的路由、纠检错数据进行剥除,最后再把剩余的测试数据移入到被测芯核的扫描链进行测试。为了正确的传输数据,测试数据包被分隔成头片断,负载片断以及尾片断。其中,头片断和尾片断用来建立和释放测试通道,负载片断用来运载测试数据。
这种基于NoC重用的测试访问机制在有诸多不足,包括:
1、由于基于NoC重用测试访问机制的测试时间依赖于***所采用的各种通信协议,例如路由协议、流控制协议以及端口之间的通信协议。因此,在测试过程中某些时间是用来实现协议而不是传输测试数据。这部分时间就成为协议所导致的冗余时间。
2、通常情况下***中的扫描链的条数总是小于***通道的带宽,从而在通道传送测试数据的过程中某些连线没有被有效利用。
3、随着多核芯片的逐渐兴起,在大多数芯片内部都会集成若干个同构芯核。在测试过程中,由于同构芯核的测试激励是相同的,从而可以用广播的方式进行传递来减少芯片的测试时间。然而在传统的单播网络中,广播机制是通过重传来实现的,因此并不能有效地减少测试时间。
发明内容
本发明的目的是在更小的硬件开销下,解决上述提出的NoC重用测试访问机制的不足,缩短测试时间,从而为片上网络***提供更低成本的测试。
为了实现上述发明目的,本发明提供的针对片上网络***的虚拟测试总线电路,包括多个相互连接的路由器模块1(如图1所示);所述路由器模块1包括输入控制电路模块3和信息转发模块5;所述信息转发模块5在所述片上网络***处于测试状态时生成测试数据的路由控制信号,并将数据转发给其它路由器模块1或内嵌芯核。
上述技术方案中,还包括输入控制电路旁路模块4,用于在所述片上网络***处于测试状态时屏蔽所述输入控制电路模块3,并将其它路由器模块1和内嵌芯核的数据直接传送给所述信息转发模块5(如图3所示)。
上述技术方案中,所述信息转发模块5包括路由逻辑模块6、测试控制模块7以及交叉总线模块8;所述测试控制模块7用于在所述片上网络***处于测试状态时,屏蔽所述的路由逻辑模块6与交叉总线模块8之间的连接,并将预先定义好的测试数据的路由控制信号施加给所述的交叉总线模块8(如图4所示)。
上述技术方案中,所述测试控制模块7由测试使能信号ten和核测试使能信号cten控制生成所述的测试数据的路由控制信号。
上述技术方案中,所述测试控制模块7由多路选择器构成。
上述技术方案中,所述输入控制电路旁路模块4于每个时钟周期在输入端口采样,并且在输出端口更新数据。
上述技术方案中,所述测试控制模块7生成的测试数据的路由控制信号,使得交叉总线模块8在测试状态下通过内部连接将片上网络***的各路由器模块1串联起来,形成虚拟的测试总线电路。
为实现上述发明目的,本发明提供的针对片上网络***的虚拟测试总线电路的测试方法,包括:
步骤1)由***外部的测试仪将芯片的测试使能信号置为有效;
步骤2)信息转发模块5生成路由控制信号,并根据所述路由控制信号连通各路由器模块1,形成多条虚拟测试总线;
步骤3)测试向量由外部输入,通过所述虚拟测试总线对各内嵌芯核实施测试。
上述技术方案中,所述信息转发模块5包括路由逻辑模块6、测试控制模块7以及交叉总线模块8;所述步骤2)包括如下子步骤:
步骤21)所述的测试控制模块7将预先定义好的路由控制信号施加到所述的交叉总线模块8的输出端口;
步骤22)所述的交叉总线模块8按照路由控制信号的要求在各路由器模块1之间生成内部连接,形成多条虚拟测试总线。
上述技术方案中,所述针对片上网络***的虚拟测试总线电路还包括输入控制电路旁路模块4,所述步骤3)包括如下子步骤:
步骤31)所述输入控制电路旁路模块4屏蔽所述输入控制电路模块3;
步骤32)测试向量由外部的测试仪输入,经输入控制电路旁路模块4,通过虚拟的测试总线逐跳地传递到内嵌芯核的测试输入端口;
步骤33)测试响应传输到所述内嵌芯核临近的路由器模块1;
步骤34)测试响应经由所述路由器模块1转发,通过虚拟测试总线,逐跳地传输到所述测试仪的输入端口。
本发明具有如下技术效果:
与现有的基于重用NoC测试访问机制的测试方法相比,测试数据按照原始的数据格式在***内部移动,而不需要进行打包进行网络传输。因而,本发明提出的测试电路可以有效消除片上网络***协议所导致的冗余测试时间。又由于,在本发明提出的测试电路结构中,路由信号是由测试工程师指定的,因此可以容易的实现测试数据广播。最后,由于在本发明提出的测试电路结构中,路由的基本单位是线,因此比现有的重用NoC测试方法以通道为单位进行路由的方法有更好的灵活性,因此便于支持通道内部的并行测试,从而减少测试时间。实验结果表明,针对不同的***,与现有的测试方法相比,使用本发明提出的技术方案可以减少测试时间10%~50%。
附图说明
以下,结合附图来详细说明本发明的实施例,其中:
图1为片上网络***结构图
图2为未经可测试性设计的路由器结构图
图3为可测试性设计后的路由器结构图
图4为信息转发模块结构图
图5为可测试性设计后的路由器示例
图6为片上网络***虚拟测试总线示例
图面说明
1可测试性设计后的路由器 2路由器间的连线资源
3输入控制电路模块 4输入控制电路旁路模块
5信息转发模块 6路由逻辑模块
7测试控制模块 8交叉总线模块
9选择输入的多路选择器 10选择路由信号的多路选择器
11选择路由信号的多路选择器 12选择路由信号的多路选择器
13选择路由信号的多路选择器 14选择交叉总线输出的多路选择器
W西边的输入控制电路旁路模块 C芯核方向输入控制电路旁路模块
E东边的输入控制电路旁路模块 ct核测试使能信号寄存器
Core1内嵌芯核1 Core2内嵌芯核2
Core3内嵌芯核3
具体实施方式
本发明是通过对传统的片上网络***中的路由器模块进行可测试性设计,从而使得所述的可测试性设计后的路由器模块1,在芯片处在测试状态时,能够为内嵌芯核提供虚拟的测试总线。
本发明包括可测试性设计后的片上路由器模块1、内嵌芯核以及路由器间的连线资源2(如图1所示);其中所述的可测试性设计后的片上路由器模块1包含输入控制电路模块3、输入控制电路旁路模块4以及信息转发模块5(如图3所示);其中,信息转发模块5包含路由逻辑模块6、测试控制模块7以及交叉总线模块8(如图4所示)。
路由器间的连线资源2、输入控制电路模块3、路由逻辑模块6以及交叉总线模块8均可以利用片上网络***本身的资源。而输入控制电路旁路模块4以及测试控制模块7则是为了构建片上网络***虚拟测试总线需要额外添加的模块。输入控制电路旁路模块4,在芯片处于功能状态时,其对***的运行不起作用;在芯片处于测试状态时,其旁路输入控制电路模块3,此时测试数据将不通过输入控制电路模块3,而从所述的输入控制电路旁路模块4传送到信息转发模块5。
如图4所示,所述的测试控制模块7,在芯片处于工作状态时,其对***的运行不起作用;在芯片处于测试状态时,其阻断所述的路由逻辑模块6与交叉总线模块8之间的连接,并将预先定义好的路由控制信号施加给所述的交叉总线模块8。所述的交叉总线模块8,根据测试控制模块7所施加的路由控制信号,生成在片上路由器模块1的内部的输入控制电路旁路模块4与相应输出端口的连接。本发明通过所述的交叉总线模块8产生的内部连接,多个可测试性设计后的片上路由器模块1将被串联起来,形成虚拟的测试总线电路。
另外,为了减少***的测试时间,输入控制电路旁路模块4被设计成在每个时钟周期在输入端口采样,并且在输出端口更新数据。
实施例1
如图5所示,该图为一个可测试性设计后的路由器模块示例,其中模块4,7,9为可测试性设计添加的模块。
该路由器包含5组输入输出端口,分别为east,south,west,north,以及core。对应于每组输入端口,***配置一个输入控制电路模块3,以及相应可测试性模块-输入控制电路旁路模块4。根据测试使能信号ten,多路选择器模块9,在工作状态下选择输入控制电路模块3的输出作为最终的输出信号,在测试状态下选择输入控制电路旁路模块4的输出作为最终的输出信号。
每个路由器模块包含一个路由逻辑模块6,为了生成虚拟测试总线,本实施例在路由逻辑模块6添加了测试控制模块7。根据测试使能信号ten与核测试使能信号cten的值,测试控制模块7通过多路选择模块10,11,12,13将测试程序员指定的路由信号施加给交叉总线模块8。例如,可以指定A’=east,C’=south,E’=east。此时,根据控制信号的指示,交叉总线模块8将其东侧输入端口与东侧的输出端口以及芯核输出端口相连,南侧输入端口与西侧输出端口相连。因此,来自路由器东侧的测试数据将被以扇出的方式发送到相连的被测芯核以及东侧的路由器,而来自南侧的测试数据将被转发给西侧的路由器。不同于现有的测试方法,本发明中的测试数据通过类似于扫描单元的输入控制电路旁路模块4转发,因此不要网络协议的协助。
如图6所示,3个可测试性设计后的路由器模块1经过串联构成了一条由3个输入控制电路旁路模块4间隔而成的虚拟测试总线。通过这条虚拟测试总线,测试数据可以在自动测试仪与内嵌芯核之间传递。例如,测试数据通过自动测试仪加载到虚拟的测试总线上,而被测芯核通过相应的测试封装电路从虚拟测试总线上选择需要的测试数据移入扫描链进行测试。如图6所示,实线所表示的是相应的被测芯核选择的数据线,而虚线表示的是被测芯核不需要的数据线。
本实施例中,为了提供并行测试能力,一条通道内部的连线资源可以被划分为多个不相交的组,并且每个组可以单独进行控制、路由。这些组的控制、路由在测试状态下是由所述的测试控制模块7完成的,并且需要对如图5所示的选择交叉总线输出的多路选择器14进行分组控制。
实施例2
本发明还提供一种基于针对片上网络***的虚拟测试总线电路的测试方法。该测试方法的主要构思有两个方面,一方面是通过在测试时由信息转发模块5生成路由控制信号,并根据所述路由控制信号连通各路由器模块1,形成多条虚拟测试总线,从而达到提高片上网络***原有连线资源的使用效率的目的。另一方面是通过在测试时选通输入控制电路旁路模块4的方法来消除协议所导致的冗余时间。
如图6所示,为了测试某一内嵌芯核core2,基于实施例中的虚拟测试总线电路的测试过程如下:
步骤1.自动测试仪将测试使能信号ten拉高,并将内嵌芯核core2的cten信号以及与内嵌芯核core2相联的路由器模块1的cten信号置为有效;
步骤2.3个路由器模块1以及内嵌芯核core2工作在测试状态;
步骤3.路由器模块1按照预先定义的路由控制信号建立内部连接,通过这些内部连接,所述的路由器间的连线资源2串联起来构成了测试总线;
步骤4.自动测试仪将测试向量移入到与其直接相联的路由器的西边的输入控制电路旁路模块4;
步骤5.下一个时钟周期,最左边的路由器模块1的西边的输入控制电路旁路模块4内的测试向量被移入下一个路由器1的西边的输入控制电路旁路模块4内,同时来自动测试仪的新的数据被移入最左边的路由器模块1的西边的输入控制电路旁路模块4内;
步骤6.下一个时钟周期,与内嵌芯核core2之间相联的路由器模块1的西边的输入控制电路旁路模块4内的测试向量被移入内嵌芯核core2的扫描链内;同时步骤5的动作同时进行;
步骤7.重复步骤6,直至内嵌芯核core2的扫描链被填满;
步骤8.自动测试仪ATE实施测试;
步骤9.自动测试仪ATE捕获测试响应;
步骤10.测试响应按照与测试激励同样的方式被移出到自动测试仪ATE进行比较;
步骤11.重复步骤5,直至内嵌芯核core2的测试完成。
以上所述的具体实施例对本发明的目的、技术方案以及有益效果进行了详细的说明。所应理解的是,上述内容仅为本发明的具体实施例而已,并不用于限制本发明。凡在本发明的精神与原则之内,所做的任何修改、等同替换以及改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种针对片上网络***的虚拟测试总线电路,包括多个相互连接的路由器模块(1);所述路由器模块(1)包括输入控制电路模块(3)和信息转发模块(5);所述信息转发模块(5)在所述片上网络***处于测试状态时生成测试数据的路由控制信号,并将数据转发给其它路由器模块(1)或内嵌芯核。
2.根据权利要求1所述的针对片上网络***的虚拟测试总线电路,其特征在于,还包括输入控制电路旁路模块(4),用于在所述片上网络***处于测试状态时屏蔽所述输入控制电路模块(3),并将其它路由器模块(1)和内嵌芯核的数据直接传送给所述信息转发模块(5)。
3.根据权利要求2所述的针对片上网络***的虚拟测试总线电路,其特征在于,所述信息转发模块(5)包括路由逻辑模块(6)、测试控制模块(7)以及交叉总线模块(8);所述测试控制模块(7)用于在所述片上网络***处于测试状态时,屏蔽所述的路由逻辑模块(6)与交叉总线模块(8)之间的连接,并将预先定义好的测试数据的路由控制信号施加到所述的交叉总线模块(8)的输出端口。
4.根据权利要求3所述的针对片上网络***的虚拟测试总线电路,其特征在于,所述测试控制模块(7)由测试使能信号ten和核测试使能信号cten控制生成所述的测试数据的路由控制信号。
5.根据权利要求4所述的针对片上网络***的虚拟测试总线电路,其特征在于,所述测试控制模块(7)由多路选择器构成。
6.根据权利要求2所述的针对片上网络***的虚拟测试总线电路,其特征在于,所述输入控制电路旁路模块(4)于每个时钟周期在输入端口采样,并且在输出端口更新数据。
7.根据权利要求5所述的针对片上网络***的虚拟测试总线电路,其特征在于,所述测试控制模块(7)生成的测试数据的路由控制信号,使得交叉总线模块(8)在测试状态下通过内部连接将片上网络***的各路由器模块(1)串联起来,形成虚拟的测试总线电路。
8.一种基于权利要求1所述的针对片上网络***的虚拟测试总线电路的测试方法,包括:
步骤1)由***外部的测试仪将芯片的测试使能信号置为有效;
步骤2)信息转发模块(5)生成路由控制信号,并根据所述路由控制信号连通各路由器模块(1),形成多条虚拟测试总线;
步骤3)测试向量由外部输入,通过所述虚拟测试总线对各内嵌芯核实施测试。
9.根据权利要求8所述的针对片上网络***的虚拟测试总线电路的测试方法,其特征在于,所述信息转发模块(5)包括路由逻辑模块(6)、测试控制模块(7)以及交叉总线模块(8);所述步骤2)包括如下子步骤:
步骤21)所述的测试控制模块(7)将预先定义好的测试数据的路由控制信号施加到所述的交叉总线模块(8)的输出端口;
步骤22)所述的交叉总线模块(8)按照路由控制信号的要求在各路由器模块1之间生成内部连接,形成多条虚拟测试总线。
10.根据权利要求9所述的针对片上网络***的虚拟测试总线电路的测试方法,其特征在于,所述针对片上网络***的虚拟测试总线电路还包括输入控制电路旁路模块(4),所述步骤3)包括如下子步骤:
步骤31)所述输入控制电路旁路模块(4)屏蔽所述输入控制电路模块(3);
步骤32)测试向量由外部的测试仪输入,经输入控制电路旁路模块(4),通过虚拟的测试总线逐跳地传递到内嵌芯核的测试输入端口;
步骤33)测试响应传输到所述内嵌芯核临近的路由器模块(1);
步骤34)测试响应经由所述路由器模块(1)转发,通过虚拟测试总线逐跳地传输到所述测试仪的输入端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101121949A CN101588273B (zh) | 2008-05-21 | 2008-05-21 | 针对片上网络***的虚拟测试总线电路及其测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101121949A CN101588273B (zh) | 2008-05-21 | 2008-05-21 | 针对片上网络***的虚拟测试总线电路及其测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101588273A true CN101588273A (zh) | 2009-11-25 |
CN101588273B CN101588273B (zh) | 2011-05-04 |
Family
ID=41372347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101121949A Active CN101588273B (zh) | 2008-05-21 | 2008-05-21 | 针对片上网络***的虚拟测试总线电路及其测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101588273B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN103036737A (zh) * | 2012-12-07 | 2013-04-10 | 无锡美森微电子科技有限公司 | 一种大规模微***芯片的片上多节点***的自测试方法 |
CN103259698A (zh) * | 2013-04-27 | 2013-08-21 | 复旦大学 | 一种适用于片上网络的测试***和方法 |
CN107528786A (zh) * | 2017-07-19 | 2017-12-29 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用*** |
CN109358993A (zh) * | 2018-09-26 | 2019-02-19 | 中科物栖(北京)科技有限责任公司 | 深度神经网络加速器故障的处理方法及装置 |
CN107612767B (zh) * | 2017-08-11 | 2020-05-22 | 桂林电子科技大学 | 一种基于正弦余弦算法的NoC测试规划方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1207857C (zh) * | 2001-08-08 | 2005-06-22 | 中国科学院计算技术研究所 | 通讯协议一致性测试中的虚拟测试***及方法 |
CN1780237A (zh) * | 2004-11-22 | 2006-05-31 | 华为技术有限公司 | 协议测试用逻辑拓扑网络及其实现协议测试的方法 |
CN100495989C (zh) * | 2006-07-07 | 2009-06-03 | 中国科学院计算技术研究所 | 一种测试外壳电路及其设计方法 |
-
2008
- 2008-05-21 CN CN2008101121949A patent/CN101588273B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN103036737A (zh) * | 2012-12-07 | 2013-04-10 | 无锡美森微电子科技有限公司 | 一种大规模微***芯片的片上多节点***的自测试方法 |
CN103036737B (zh) * | 2012-12-07 | 2015-08-12 | 无锡美森微电子科技有限公司 | 一种大规模微***芯片的片上多节点***的自测试方法 |
CN103259698A (zh) * | 2013-04-27 | 2013-08-21 | 复旦大学 | 一种适用于片上网络的测试***和方法 |
CN103259698B (zh) * | 2013-04-27 | 2016-03-30 | 复旦大学 | 一种适用于片上网络的测试***和方法 |
CN107528786A (zh) * | 2017-07-19 | 2017-12-29 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用*** |
CN107612767B (zh) * | 2017-08-11 | 2020-05-22 | 桂林电子科技大学 | 一种基于正弦余弦算法的NoC测试规划方法 |
CN109358993A (zh) * | 2018-09-26 | 2019-02-19 | 中科物栖(北京)科技有限责任公司 | 深度神经网络加速器故障的处理方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101588273B (zh) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101588273B (zh) | 针对片上网络***的虚拟测试总线电路及其测试方法 | |
CN101383712B (zh) | 一种片上网络的路由节点微结构 | |
US8649271B2 (en) | Testing network equipment | |
JP2665037B2 (ja) | パケット伝送用相互接続構造とパケットの伝送方法 | |
CN101651134B (zh) | 用于经由第二链路观测内部链路的装置、方法和*** | |
US9798603B2 (en) | Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system | |
JP2665038B2 (ja) | パケット伝送用交換器 | |
US6772269B1 (en) | Bus switch and bus switch system for increased data transfer | |
CN101923133A (zh) | 集成电路片上***核间连线故障的测试***和方法 | |
CN113114593B (zh) | 一种片上网络中双信道路由器及其路由方法 | |
WO2008004185A2 (en) | Electronic device, system on chip and method for monitoring data traffic | |
Amory et al. | Wrapper design for the reuse of networks-on-chip as test access mechanism | |
CN116383114B (zh) | 芯片、芯片互联***、数据传输方法、电子设备和介质 | |
CN117812104A (zh) | 一种基于智驾域控制器的电子电气通信装置 | |
JPH04363937A (ja) | セルスイッチ結合網およびその試験方法 | |
CN116578528A (zh) | 一种多模混合互连架构的多fpga原型验证平台硬件体系结构 | |
CN202772912U (zh) | 基于vme总线的通信板卡 | |
Liu et al. | A guaranteed-throughput switch for network-on-chip | |
Yuan et al. | Re-examining the use of network-on-chip as test access mechanism | |
KR20170112775A (ko) | 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 | |
CN103270490B (zh) | 网络处理器及其与外部网络协处理器连接的方法 | |
Mang et al. | GGTS: FPGA-Based General Ground Test System for Space-Borne Equipment | |
CN117056141A (zh) | 一种处理模块的srio总线测试方法 | |
CN115297070B (zh) | 一种多元数据激励的arinc664交换机缓存溢出测试方法 | |
KR100686182B1 (ko) | 네트워크 온 칩 내 ip 코아 스캔 테스트 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20091125 Assignee: Zhongke Jianxin (Beijing) Technology Co.,Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: X2022990000752 Denomination of invention: Virtual Test Bus Circuit and Its Test Method for Network on Chip System Granted publication date: 20110504 License type: Exclusive License Record date: 20221009 |