CN101562196A - 多源共漏薄膜晶体管及其制备方法 - Google Patents
多源共漏薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN101562196A CN101562196A CNA200910052040XA CN200910052040A CN101562196A CN 101562196 A CN101562196 A CN 101562196A CN A200910052040X A CNA200910052040X A CN A200910052040XA CN 200910052040 A CN200910052040 A CN 200910052040A CN 101562196 A CN101562196 A CN 101562196A
- Authority
- CN
- China
- Prior art keywords
- source
- drain
- mentioned
- film transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种多源共漏薄膜晶体管及其制备方法,采用以下技术方案:该晶体管包括玻璃衬底、位于上述衬底上的栅极层、位于上述栅极层上的栅极绝缘层、位于上述栅极绝缘层的有源层,在上述有源层上置有一个漏极和至少二个源极,漏极分别与源极之间有沟道,之间有沟道,沟道长度为20-30um。该晶体管具有至少二个源极,所以在施加相同的源漏电压的条件下,工作电流ID是现有晶体管至少两倍。本发明的制备方法可控性强,能保持制备的晶体管具有大的驱动电流,与现有的工艺兼容,有利于规模生产。
Description
技术领域
本发明涉及到一种薄膜晶体管及其制造该薄膜晶体管的方法。
背景技术
平板显示已逐步成为我国的支柱产业,目前新型平板显示主要有:薄膜晶体管(Thin FilmTransistor,TFT)液晶显示(Liquid Crystal Display,LCD)、等离子体显示(Plasma DisplayPanel,PDP)、有机发光显示(Organic Light-Emitting Diode,OLED)。由于OLED在很多性能上优于LCD,因此完全有可能后来居上,参与到平板显示的主流产业中去。
薄膜晶体管自上世纪60年代发明开始,已经得到了非常广泛的推广和应用,发展速度之快超乎想象。从非晶硅TFT到多晶硅TFT,从高温多晶硅TFT到低温多晶硅TFT,以及氧化物TFT,技术越来越成熟。应用的对象也从只能驱动LCD,发展到既可以驱动LCD也可以驱动OLED,甚至电子纸。
该发光显示是电流驱动类型,需要稳定的电流来控制发光,其发光亮度与通过它的电流成正比。目前,较多公司选择采用的技术是有源有机发光显示(OLED)技术,有源驱动在每一个OLED象素后都集成了一组薄膜晶体管(TFT),象素(OLED)通过薄膜晶体管(TFT)点亮。T1是开关管,T2是驱动管,CS是存储电容。当扫描线被选中的时候,开关管T1打开,对电容CS充电,当CS电位超过T2管阈值时,T2管导通,驱动OLED发光。当扫描线未被选中时,T1管截止,这时电容CS两端的电压降就是T2管的栅极电压值,使T2管继续导通,维持着电流驱动OLED。但是,该薄膜晶体管T2只有一个源极一个漏极,当栅压超过阈值电压时,源漏之间的电流随着源漏之间的电压变化。线性区内,电流随着电压成正比例增长;当源漏电压继续增大,器件进入饱和区,电流不再随着源漏电压变化,保持饱和电流。达到饱和电流后不能再增加,其发光效果(亮度)受到限制,不能满足大电流驱动OLED的要求,限制了在实际中的应用。
因此,本发明提供一种在非晶硅、氧化物或者有机TFT上实现大电流驱动OLED的新型结构。
发明内容
本发明的目的在于提供一种多源共漏薄膜晶体管及其制备方法,该薄膜晶体管的饱和电流大,能够满足向OLED提供驱动大电流的要求。
根据本发明的目的,本发明提供的上述多源共漏薄膜晶体管所采用以下技术方案是:该晶体管包括玻璃衬底、位于衬底上的栅极层、位于栅极层上的栅极绝缘层、位于栅极绝缘层的有源层,其特征在于,在上述有源层上置有一个漏极和至少二个源极,漏极分别与源极之间有沟道,沟道长度为20-30um。
上述栅极层1所用材料是ITO、Ag、重掺杂硅,栅极层的厚度为200-400nm。
上述栅极绝缘层所用材料是SiN或者SiO2,栅极绝缘层的厚度为200-400nm。
上述有源层所用材料是CuPC、BP3T、pentacene、α-6T有机材料或具有TFT性能的无机材料,有源层的厚度为100-300nm。
上述源极和漏极可以使用金属Au、Cr、Al、或MoNd,MoW,AlNb合金材料,厚度为200-400nm。
根据本发明的目的,本发明的上述多源共漏薄膜晶体管的制备方法,它是在玻璃衬底上,依次制作栅极、栅绝缘层、有源层、源极、漏极,它至少包括如下步骤:
①、提供玻璃衬底,用清洗剂清洗后烘干,在玻璃衬底上蒸镀金属层作为栅极层;
②、在上述栅极层上沉淀绝缘层;
③、在上述绝缘层上蒸镀或磁控溅射有源层;
④、在上述有源层上蒸镀或磁控溅射一个漏极和至少二个源极,至少二个源极排列在漏极周围,漏极与其周围的源极之间有沟道,沟道长度为20-30um。
本发明与现有技术相比较具有如下优点:本发明中的多源共漏薄膜晶体管有至少二个源极,使用时,可将源极连接到同一电压源,然后将源漏ID电流从漏极引出,当栅压大于阈值电压,该晶体管处于线性区内的时候,ID随着电压成正比例增长;当源漏电压继续增大,该晶体管进入饱和区,ID保持在饱和电流不变,不再随着源漏电压变化。但是,由于该晶体管具有至少二个源极,所以在施加源漏电压的条件下,工作电流ID是现有晶体管至少两倍。本发明的制备方法可控性强,能保持制备的晶体管具有大的驱动电流,与现有的工艺兼容,有利于规模生产。
附图说明
图1是两源共漏底栅型薄膜晶体管剖面结构示意图;
图2是三源共漏底栅型薄膜晶体管结构示意图;
图3是四源共漏底栅型薄膜晶体管结构示意图;
图4是本发明的多源共漏薄膜晶体管在有源驱动OLED像素单元中应用的电路示意图。
具体实施方式
下面将结合附图对本发明的实施例作进一步详细说明。
如图1所示二源共漏底栅薄膜晶体管,它包括一玻璃衬底10、位于上述衬底10上的栅极层1、位于上述栅极层1上的栅极绝缘层2、位于上述栅极绝缘层2的有源层3,在上述有源层3上形成有一个漏极31和至少二个源极32,漏极分别与周围的源极之间有沟道,沟道长度为20-30um。
上述栅极层1所用材料是ITO、Ag、重掺杂硅,栅极层1的厚度为200-400nm。
上述栅极绝缘层2所用材料是SiN或者SiO2,栅极绝缘层2的厚度为200-400nm。
上述有源层3所用材料是CuPC、BP3T、pentacene、α-6T有机材料或具有TFT性能的无机材料,有源层3的厚度为100-300nm。
上述源极和漏极可以使用金属Au、Cr、Al、或MoNd,MoW,AlNb合金材料,厚度为200-400nm。
实施例一:
制备本发明的二源薄膜晶体管方法的步骤如下:
①、使用玻璃衬底10,用清洗剂清洗衬底10后烘干,在玻璃衬底10上溅射或蒸镀金属层作为栅极层1,厚度为200-400nm。溅射条件:衬底10温度为0~40℃,气体流量0-200sccm,成膜速度约为30nm/min,溅射采用的靶材成份为:In2O3和SnO2(10wt%)的烧结体,气体为氩气+氧气,为了改善纯金属薄膜的耐氧化性、防hillock,在磁控溅射中,AlNd和MoNb作栅极金属电极时,在Mo中加入10%的Nb以提高耐氧化性,在Al中加入2%的Nd可防止hillock(凸起物)现象的发生;如果采用蒸镀的方法,具体实施条件为:电流15-30A,成膜速率5-10nm/s,使用Al、Mg、Ag或者Mg/Ag合金作为蒸发源;
②、在上述栅极层1上沉淀绝缘层2,绝缘层2的厚度为200-400nm,沉积条件:衬底温度300-350摄氏度,射频功率60w,反应室压强几十帕,沉积15分钟,流量15sccm,反应气体为硅烷、氨气、氮气、氦气,反应气体为硅烷、氨气、氮气、氦气;或者对硅片进行氧化,制备SiO2和SiNx作为绝缘层,其膜厚为200-400nm;
③、在上述绝缘层2上蒸镀或溅射有源层3,厚度为100-300nm;
CuPC、BP3T、并五苯(pentacene)、α-6T等子有机材料的成膜采用蒸镀方法,成膜速率为0.2-1.0nm/S。无机材料如非晶硅、微晶硅、ZnO氧化物等成膜采用溅射方法,溅射的条件为:衬底10温度为0~40℃,气体流量0-200sccm,成膜速度约为30nm/min,溅射采用的靶材成份为具有TFT性能的无机材料,如非晶硅、微晶硅、ZnO氧化物半导体。前者主要应用于有机物作为有源层的有机TFT,后者是使用非晶硅、金属氧化物作为有源层的无机TFT。
④、在上述有源层3上形成一个漏极、位于其两侧的源极,漏极与源极之间有沟道,继续在有源层3上蒸镀或磁控溅射一层金属导电膜,溅射条件:衬底10温度为0~40℃,气体流量0-200sccm,成膜速度约为30nm/min,溅射采用的靶材成份为Cr,Al,MoNd,MoW,AlNb,用掩膜板在上金属导电膜刻蚀形成一个漏极、位于其两侧的源极,漏极与源极之间形成沟道,沟道长度为20-30um,经磁控溅射制成。
实施例二:
如图2所示,本实施例与上述实施例一基本相同,只是在处理上述实施例一中步骤④不同,实施例二中步骤④为:在上述有源层3上形成一个漏极、位于其周围的三个源极,漏极与源极之间有沟道,继续在有源层3上溅射一层金属导电膜,溅射条件:衬底10温度为0~40℃,气体流量0-200sccm,成膜速度约为30nm/min,溅射采用的靶材成份为Cr,Al,MoNd,MoW,AlNb,用掩膜板在金属导电膜上刻蚀形成一个漏极、位于其周围的三个源极,漏极与源极之间形成沟道,沟道长度为20-30um,经磁控溅射制成,其它过程同实施例一相同。
实施例三:
如图三所示,本实施例与上述实施例二基本相同,只是在处理上述实施例二中步骤④不同,实施例二中步骤④为:在上述有源层3上形成一个漏极、位于其周围的四个源极,继续在有源层3上磁控溅射一层金属导电膜。溅射条件:衬底10温度为0~40℃,气体流量0-200sccm,成膜速度约为30nm/min,溅射采用的靶材成份为Cr,Al,MoNd,MoW,AlNb,用掩膜板在上金属导电膜刻蚀形成一个漏极、位于其周围的四个源极,漏极与源极之间形成沟道,沟道长度为20-30um,经磁控溅射制成。
以下以一个有机TFT为例(ITO为栅极、Au为源和漏极,SiO2为绝缘层,Pentacene为有源层),比较多源共漏薄膜晶体管与单源单漏薄膜晶体管的电学性能,结果见表1:
薄膜晶体管规格 | 栅极电压 | 漏极与源极电压 | 饱和电流 |
一源一漏晶体管 | 40V | 22V | 10μA |
二源一漏晶体管 | 40V | 45V | 18μA |
三源一漏晶体管 | 40V | 68V | 26μA |
四源一漏晶体管 | 40V | 90V | 35μA |
由表1表明本发明的多源共漏底栅薄膜晶体管在相同的栅极电压和相同的漏极与一个源极电压条件下,其饱和电流大约是现有的一漏一源薄膜晶体管饱和电流的数倍,可实现TFT驱动电流的成倍扩大。
如图4所示,本发明的多源共漏薄膜晶体管在有源驱动OLED像素单元中应用,该电路为TFT-OLED两管TFT驱动电路,其中T1和T2为TFT,T1为开关管,T2为驱动管-本发明的多源共漏薄膜晶体管,Cs为存储电容。在一帧时间内,T1管选通时,将数据电压加到T2的栅极,T2管饱和导通,Vdd通过T2向OLED提供工作电流,各个源极共用一个电压源,同时数据电压又对Cs电容进行充电。当T1管处于不选通状态时,由Cs上的存储电压维持T2管饱和导通,Vdd继续向OLED象素提供工作电流。OLED是电流驱动型的器件,其发光亮度与通过它的电流成正比。因此,采用发明的驱动TFT构型,将大大提高驱动电流,增加发光亮度。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改和变型落入所附权利要求书以及等同物的保护范围内,例如,将本发明的薄膜晶体管在玻璃衬底上制作顺序作修改,改为依次制作源极、漏极、有源层、栅绝缘层、栅极,本发明涵盖这些修改和变型。
Claims (10)
1、一种多源共漏薄膜晶体管,该晶体管包括玻璃衬底(10)、位于上述衬底(10)上的栅极层(1)、位于上述栅极层(1)上的栅极绝缘层(2)、位于上述栅极绝缘层(2)的有源层(3),其特征在于,在上述有源层(3)上置有一个漏极(31)和至少二个源极(32),漏极(31)分别与源极(32)之间有沟道。
2、根据权利要求1所述的多源共漏薄膜晶体管,其特征是:上述栅极层(1)所用材料是ITO、Ag、重掺杂硅,栅极层1的厚度为200-400nm。
3、根据权利要求2所述的多源共漏薄膜晶体管,其特征是,上述栅极绝缘层(2)所用材料是SiN或者SiO2,栅极绝缘层(2)的厚度为200-400nm。
4、根据权利要求3所述的多源共漏薄膜晶体管,其特征是,上述有源层(3)所用材料是CuPC、BP3T、pentacene、α-6T有机材料或具有TFT性能的无机材料,有源层(3)的厚度为100-300nm。
5、根据权利要求1或2或3或4所述的多源共漏薄膜晶体管,其特征是:上述源极(32)的数量为3-5个,漏极(31)分别与源极(32)之间有沟道,沟道长度为20-30um。
6、一种制备权利要求1所述多源共漏薄膜晶体管的制备方法,该方法是在玻璃衬底(10)上,依次制作栅极层(1)、栅绝缘层(2)、有源层(3)、源极(32)、漏极(31),它至少包括如下步骤:
①、提供玻璃衬底(10),用清洗剂清洗后烘干,在玻璃衬底(10)上蒸镀或者溅射金属层作为栅极层1;
②、在上述栅极层(1)上沉淀绝缘层(2),;
③、在上述绝缘层(2)上蒸镀或磁控溅射有源层(3);
④、在上述有源层(3)上蒸镀或磁控溅射一个漏极(31)和至少二个源极(32),源极(32)排列在漏极(31)周围,漏极(31)与其周围的源极(32)之间有沟道。
7、根据权利要求6所述的多源共漏薄膜晶体管的制备方法,其特征是:上述栅极层(1)所用材料是ITO、Ag、重掺杂硅,栅极层1的厚度为200-400nm。
8.根据权利要求7所述的多源共漏薄膜晶体管的制备方法,其特征是上述栅极绝缘层(2)所用材料是SiN或者SiO2,厚度为200-400nm。
9、根据权利要求8所述的多源共漏薄膜晶体管的制备方法,其特征是,上述有源层(3)所用材料是CuPC、BP3T、pentacene、α-6T有机材料或具有TFT性能的无机材料,有源层3的厚度为100-300nm。
10、根据权利要求6或7或8或9所述的多源共漏薄膜晶体管的制备方法,其特征是:上述源极(32)的数量为3-5个,漏极(31)分别与源极(32)之间有沟道,沟道长度为20-30um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200910052040XA CN101562196A (zh) | 2009-05-26 | 2009-05-26 | 多源共漏薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200910052040XA CN101562196A (zh) | 2009-05-26 | 2009-05-26 | 多源共漏薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101562196A true CN101562196A (zh) | 2009-10-21 |
Family
ID=41220908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200910052040XA Pending CN101562196A (zh) | 2009-05-26 | 2009-05-26 | 多源共漏薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101562196A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
US9461066B2 (en) | 2012-08-10 | 2016-10-04 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display device |
CN106449764A (zh) * | 2016-11-23 | 2017-02-22 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
CN112928027A (zh) * | 2021-02-10 | 2021-06-08 | 昆山龙腾光电股份有限公司 | 薄膜晶体管及其制作方法 |
-
2009
- 2009-05-26 CN CNA200910052040XA patent/CN101562196A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461066B2 (en) | 2012-08-10 | 2016-10-04 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display device |
CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
WO2015043082A1 (zh) * | 2013-09-29 | 2015-04-02 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板及显示装置 |
CN103489921B (zh) * | 2013-09-29 | 2016-02-17 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
CN106449764A (zh) * | 2016-11-23 | 2017-02-22 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
CN106449764B (zh) * | 2016-11-23 | 2023-07-18 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
CN112928027A (zh) * | 2021-02-10 | 2021-06-08 | 昆山龙腾光电股份有限公司 | 薄膜晶体管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104465702B (zh) | Amoled背板的制作方法 | |
CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
CN104900654B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN106229297B (zh) | Amoled像素驱动电路的制作方法 | |
CN103000628A (zh) | 显示装置、阵列基板及其制作方法 | |
CN103928343B (zh) | 薄膜晶体管及有机发光二极管显示器制备方法 | |
CN104952880A (zh) | 双栅极tft基板的制作方法及其结构 | |
CN103943683B (zh) | 一种铟锡锌氧化物同质薄膜晶体管及其制备方法 | |
CN105161503A (zh) | 非晶硅半导体tft背板结构 | |
CN106129086B (zh) | Tft基板及其制作方法 | |
CN103258968A (zh) | 一种主动式oled显示器件及其制备方法 | |
CN104465669A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
CN106783871A (zh) | 一种阵列基板、显示面板及制作方法 | |
CN103247762A (zh) | 一种主动式oled显示器件及其制备方法 | |
CN103489920A (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN103762244A (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 | |
CN105789117A (zh) | Tft基板的制作方法及制得的tft基板 | |
CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
CN104538421A (zh) | Oled显示基板及其制造方法 | |
CN101562196A (zh) | 多源共漏薄膜晶体管及其制备方法 | |
US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
CN102420289A (zh) | 一种掺钽氧化物半导体材料及其制备方法和应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20091021 |