CN101546997A - 基于fpga的并联igbt差分接口驱动单元及其驱动方法 - Google Patents
基于fpga的并联igbt差分接口驱动单元及其驱动方法 Download PDFInfo
- Publication number
- CN101546997A CN101546997A CN200910137081A CN200910137081A CN101546997A CN 101546997 A CN101546997 A CN 101546997A CN 200910137081 A CN200910137081 A CN 200910137081A CN 200910137081 A CN200910137081 A CN 200910137081A CN 101546997 A CN101546997 A CN 101546997A
- Authority
- CN
- China
- Prior art keywords
- unit
- fpga
- driving
- pin
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了一种基于FPGA的并联IGBT差分接口驱动单元及其驱动方法，驱动单元包括主控单元、双绞线和栅极驱动检测单元，主控单元通过双绞线连接到栅极驱动检测单元，所述的主控单元由CPU和FPGA差分发生和接受单元组成，栅极驱动检测单元由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由DSP240系列最小控制***组成，所述的FPGA差分发生和接受单元由XC3S200FPGA最小控制***组成。本发明的电路采用了LVDS技术，实现了驱动信号传输的可靠性和实时性。本发明的驱动侧差分发生和接受单元接受一路差分信号后可转化为多路单端驱动信号输出，可以并联驱动多个IGBT，实现了大功率IGBT的驱动。
Description
技术领域
本发明涉及一种大功率IGBT差分接口驱动单元及其驱动方法，尤其涉及一种用于牵引变流器或辅助变流器的可远距离传输驱动信号和故障反馈信号等的基于FPGA的并联IGBT差分接口驱动单元及其驱动方法。
背景技术
在大功率变频调速装置中，由于装置的尺寸较大，考虑到结构和散热的条件，主控板上数字信号处理器DSP产生的PWM信号需经过较长的距离才能送到IGBT逆变单元中。由IGBT的开关动作产生的高频干扰信号很容易在驱动信号的传输过程中产生波形失真，从而影响IGBT的工作效率。而对于并联IGBT驱动单元，要求由数字信号处理器DSP发出的驱动信号实时并且同步传输到驱动侧，保证驱动信号的并行实时性。而现有的基于数字信号处理器DSP和FPGA的并联IGBT差分接口驱动单元，采用的是RS422数据信号差分传输方式，属于一种低电平平衡传输，它的抗干扰性能优良，在大功率变频器的高电压、强电磁干扰的环境中可以稳定工作，但将PMW信号转化为RS422差分信号标准传输，传输延迟效应比较明显，在100米长的双绞线上传输，传输时间一般在100纳秒左右。对于PWM驱动脉冲从低压控制电路到高压功率电路即驱动板部分的传送过程，如果距离大于1米，一般均采用光纤传输，也就是使用光发生器、光纤、光接收器等特殊器件，完成“电—光—电”的转换，这样转换的传输延迟效应是比较明显的，传输时间通常在到200纳秒以上。
综上所述，现有技术存在以下问题：
1、由于RS422信号传输***有明显的延迟效应，影响了IGBT驱动信号传输的可靠性和同步性。
2、在大功率变频装置中通常需要2个甚至更多的IGBT并联，而现有技术的驱动信号经过一块驱动板中进行逻辑处理后，内部用硬线引出，而驱动信号在驱动板与驱动板之间通过，造成驱动信号的不可靠，且对于大功率需要引出更多并行的硬线信号。
3、由于RS422信号传输***是由一对发生接受信号芯片及传输介质组成，对于多路信号则需要多对芯片，既增加了硬件的复杂性，也增加了成本。
发明内容
为克服现有技术的上述问题，本发明的目的是设计一种大功率、高可靠性、低成本的可用于机车牵引变流器或辅助变流器的基于FPGA的并联IGBT差分接口驱动单元及其控制方法。
本发明的技术解决方案是这样实现的：一种基于FPGA的并联IGBT差分接口驱动单元，包括主控单元、双绞线和栅极驱动检测单元，所述的主控单元通过双绞线连接到栅极驱动检测单元，所述的主控单元由CPU和FPGA差分发生和接受单元组成，所述的栅极驱动检测单元由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由数字信号处理器DSP240系列最小控制***组成，所述的FPGA差分发生和接受单元由XC3S200FPGA现场可编程门阵列的最小控制***组成。
本发明所述的CPU的引脚PWM1-PWM6和中断保护引脚PDPINT分别与主控侧的FPGA的7个单端I/O相连。
本发明所述的栅极驱动单元是以两个2SD315驱动板为核心的功率驱动电路，两个2SD315驱动板的INA和INB端经过两个逻辑电路分别连接到驱动侧的FPGA差分发生和接受单元的4个单端I/O，两个2SD315驱动板的引脚SO经过电平匹配电路与驱动侧的FPGA差分发生和接受单元的1个单端I/O串接。
本发明所述的双绞线是至少可配置10对以上的LVDS标准信号的双绞线。
一种基于FPGA的并联IGBT差分接口驱动单元的驱动方法，包括以下步骤：
A、根据IGBT器件的特性和控制***的要求，发出所需要的脉冲频率和占空比配置主控单元中CPU的周期寄存器和比较寄存器，CPU通过引脚PWM1-PWM6产生6路单端PWM信号，送到主控侧FPGA差分发生和接受单元中；
B、主控侧FPGA差分发生和接受单元接受6路PWM信号经过匹配电平3.3V的6个I/O端输入，通过差分引脚输出，通过双绞线(2)及终端匹配电阻将信号送到驱动侧的FPGA差分发生和接受单元的差分信号接受引脚；
C、驱动侧的FPGA差分发生和接受单元接受差分信号，实现单路差分信号输入，同时产生多路IGBT单端驱动信号，并经过上下桥臂的互锁电路，再分别送到两个2SD315驱动板的InA和InB端，完成触发大功率IGBT；
D、将两个2SD315驱动板的SO端输出的故障信号经过5V-3.3V的电阻网络接入到BANK4的单端I/O引脚，通过DCI-P、DCI-N引脚差分输出，送到主控侧的FPGA差分发生和接受单元的BANK3差分输入引脚，通过同BANK的单端I/O输出到两个5V供电的反相器，再输出到CPU的中断保护引脚PDPINT，CPU检测到PDPINT引脚的电平变化时，封锁PWM脉冲，保护主电路。
与现有技术相比，本发明的有益效果如下：
1、由于本发明的电路采用了LVDS技术，而LVDS技术的最高传输速率可达1.923Gbps，实现了驱动信号传输的可靠性和实时性。
2、由于本发明的驱动侧差分发生和接受单元接受一路差分信号后可转化为多路单端驱动信号输出，可以并联驱动多个IGBT，实现了大功率IGBT的驱动。
3、由于本发明由主控侧FPGA差分发生和接受单元发出的多路驱动信号，避免从驱动板内部完成驱动信号的硬线扩展，使得驱动信号都从驱动板的接口端子输入，增大了大功率驱动的可靠性。
4、由于本发明利用FPGA差分发生和接受单元可配置多路差分信号，实现了驱动信号的差分传输，降低了成本。
附图说明
本发明共有4张附图，其中：
图1是基于FPGA的并联IGBT差分接口驱动单元流程示意图。
图2是基于FPGA的并联IGBT差分接口驱动单元的电路示意图。
图3是基于FPGA的并联IGBT差分接口驱动单元的CPU与主控侧FPGA差分发生和接受单元连接关系图。
图4是基于FPGA的并联IGBT差分接口驱动单元的驱动侧FPGA差分发生和接受单元与2SD315驱动板的连接关系图。
图中，1、主控单元，2、双绞线，3、栅极驱动检测单元。
具体实施方式
下面结合附图对本发明进行进一步说明。如图1-4所示，一种基于FPGA的并联IGBT差分接口驱动单元，包括主控单元1、双绞线2和栅极驱动检测单元3，所述的主控单元1通过双绞线2连接到栅极驱动检测单元3，其特征在于：所述的主控单元1由CPU和FPGA差分发生和接受单元组成，所述的栅极驱动检测单元3由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由数字信号处理器DSP240系列最小控制***组成，所述的FPGA差分发生和接受单元由XC3S200FPGA现场可编程门阵列的最小控制***组成。所述的CPU的引脚PWM1-PWM6和中断保护引脚PDPINT分别与主控侧的FPGA的7个单端I/O相连。所述的栅极驱动单元是以两个2SD315驱动板为核心的功率驱动电路，两个2SD315驱动板的INA和INB端经过两个逻辑电路分别连接到驱动侧的FPGA差分发生和接受单元的4个单端I/O，两个2SD315驱动板的引脚SO经过电平匹配电路与驱动侧的FPGA差分发生和接受单元的1个单端I/O串接。所述的双绞线2是至少可配置10对以上的LVDS标准信号的双绞线2。
一种基于FPGA的并联IGBT差分接口驱动单元的驱动方法，包括以下步骤：
A、根据IGBT器件的特性和控制***的要求，发出所需要的脉冲频率和占空比配置主控单元1中CPU的周期寄存器和比较寄存器，CPU通过引脚PWM1-PWM6产生6路单端PWM信号，送到主控侧FPGA差分发生和接受单元中；
B、主控侧FPGA差分发生和接受单元接受6路PWM信号经过匹配电平3.3V的6个I/O端输入，通过差分引脚输出，通过双绞线2及终端匹配电阻将信号送到驱动侧的FPGA差分发生和接受单元的差分信号接受引脚；
C、驱动侧的FPGA差分发生和接受单元接受差分信号，实现单路差分信号输入，同时产生多路IGBT单端驱动信号，并经过上下桥臂的互锁电路，再分别送到两个2SD315驱动板的InA和InB端，完成触发大功率IGBT；
D、将两个2SD315驱动板的SO端输出的故障信号经过5V-3.3V的电阻网络接入到BANK4的单端I/O引脚，通过DCI-P、DCI-N引脚差分输出，送到主控侧的FPGA差分发生和接受单元的BANK3差分输入引脚，通过同BANK的单端I/O输出到两个5V供电的反相器，再输出到CPU的中断保护引脚PDPINT，CPU检测到PDPINT引脚的电平变化时，封锁PWM脉冲，保护主电路。
本发明工作时，主控单元1中CPU的所有VCOO均接入3.3V电平，驱动侧的FPGA差分发生和接受单元的VCCO均接入3.3V电平。并根据并联IGBT的数量，选择FPGA差分发生和接受单元的单端I/O口的数量，通过单端I/O输出PWM脉冲信号。
Claims (5)
1、一种基于FPGA的并联IGBT差分接口驱动单元，包括主控单元(1)、双绞线(2)和栅极驱动检测单元(3)，所述的主控单元(1)通过双绞线(2)连接到栅极驱动检测单元(3)，其特征在于：所述的主控单元(1)由CPU和FPGA差分发生和接受单元组成，所述的栅极驱动检测单元(3)由FPGA差分发生和接受单元、栅极驱动单元、故障反馈单元组成，所述的CPU由数字信号处理器DSP240系列最小控制***组成，所述的FPGA差分发生和接受单元由XC3S200FPGA现场可编程门阵列的最小控制***组成。
2、根据权利要求1所述的基于FPGA的并联IGBT差分接口驱动单元，其特征在于：所述的CPU的引脚PWM1-PWM6和中断保护引脚PDPINT分别与主控侧的FPGA的7个单端I/O相连。
3、根据权利要求1所述的基于FPGA的并联IGBT差分接口驱动单元，其特征在于：所述的栅极驱动单元是以两个2SD315驱动板为核心的功率驱动电路，两个2SD315驱动板的INA和INB端经过两个逻辑电路分别连接到驱动侧的FPGA差分发生和接受单元的4个单端I/O，两个2SD315驱动板的引脚SO经过电平匹配电路与驱动侧的FPGA差分发生和接受单元的1个单端I/O串接。
4、根据权利要求1所述的基于FPGA的并联IGBT差分接口驱动单元，其特征在于：所述的双绞线(2)是至少可配置10对以上的LVDS标准信号的双绞线(2)。
5、一种基于FPGA的并联IGBT差分接口驱动单元的驱动方法，其特征在于：包括以下步骤：
A、根据IGBT器件的特性和控制***的要求，发出所需要的脉冲频率和占空比配置主控单元(1)中CPU的周期寄存器和比较寄存器，CPU通过引脚PWM1-PWM6产生6路单端PWM信号，送到主控侧FPGA差分发生和接受单元中；
B、主控侧FPGA差分发生和接受单元接受6路PWM信号经过匹配电平3.3V的6个I/O端输入，通过差分引脚输出，通过双绞线(2)及终端匹配电阻将信号送到驱动侧的FPGA差分发生和接受单元的差分信号接受引脚；
C、驱动侧的FPGA差分发生和接受单元接受差分信号，实现单路差分信号输入，同时产生多路IGBT单端驱动信号，并经过上下桥臂的互锁电路，再分别送到两个2SD315驱动板的InA和InB端，完成触发大功率IGBT；
D、将两个2SD315驱动板的SO端输出的故障信号经过5V-3.3V的电阻网络接入到BANK4的单端I/O引脚，通过DCI-P、DCI-N引脚差分输出，送到主控侧的FPGA差分发生和接受单元的BANK3差分输入引脚，通过同BANK的单端I/O输出到两个5V供电的反相器，再输出到CPU的中断保护引脚PDPINT，CPU检测到PDPINT引脚的电平变化时，封锁PWM脉冲，保护主电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101370819A CN101546997B (zh) | 2008-11-10 | 2009-04-22 | 基于fpga的并联igbt差分接口驱动单元及其驱动方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810228704 | 2008-11-10 | ||
| CN200810228704.9 | 2008-11-10 | ||
| CN2009101370819A CN101546997B (zh) | 2008-11-10 | 2009-04-22 | 基于fpga的并联igbt差分接口驱动单元及其驱动方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546997A true CN101546997A (zh) | 2009-09-30 |
| CN101546997B CN101546997B (zh) | 2011-04-27 |
Family
ID=41193929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101370819A Expired - Fee Related CN101546997B (zh) | 2008-11-10 | 2009-04-22 | 基于fpga的并联igbt差分接口驱动单元及其驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546997B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140038108A (ko) * | 2012-09-20 | 2014-03-28 | 현대모비스 주식회사 | 차동 펄스 방식을 이용하여 스위칭 게이트를 구동하는 차량용 저전압 직류전원변환장치 및 방법 |
| CN108016466A (zh) * | 2016-11-01 | 2018-05-11 | 株洲中车时代电气股份有限公司 | 一种机车牵引变流器故障自动控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1221079C (zh) * | 2003-03-17 | 2005-09-28 | 联想(北京)有限公司 | 通用双向数字信号电气隔离装置 |
| EP1751862B1 (en) * | 2004-04-26 | 2014-07-23 | LeTourneau Technologies Drilling Systems, Inc. | Adaptive gate drive for switching devices of inverter |
| CN201403046Y (zh) * | 2008-11-10 | 2010-02-10 | 中国北车股份有限公司大连电力牵引研发中心 | 基于fpga的并联igbt差分接口驱动单元 |
-
2009
- 2009-04-22 CN CN2009101370819A patent/CN101546997B/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140038108A (ko) * | 2012-09-20 | 2014-03-28 | 현대모비스 주식회사 | 차동 펄스 방식을 이용하여 스위칭 게이트를 구동하는 차량용 저전압 직류전원변환장치 및 방법 |
| KR101991131B1 (ko) * | 2012-09-20 | 2019-06-19 | 현대모비스 주식회사 | 차동 펄스 방식을 이용하여 스위칭 게이트를 구동하는 차량용 저전압 직류전원변환장치 및 방법 |
| CN108016466A (zh) * | 2016-11-01 | 2018-05-11 | 株洲中车时代电气股份有限公司 | 一种机车牵引变流器故障自动控制方法 |
| CN108016466B (zh) * | 2016-11-01 | 2019-11-08 | 株洲中车时代电气股份有限公司 | 一种机车牵引变流器故障自动控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101546997B (zh) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201403046Y (zh) | 基于fpga的并联igbt差分接口驱动单元 | |
| CN104101866A (zh) | 一种雷达***中的调制脉冲*** | |
| CN102185306A (zh) | 一种模块化多电平柔性直流输电阀基控制设备 | |
| CN101546997B (zh) | 基于fpga的并联igbt差分接口驱动单元及其驱动方法 | |
| CN102195619A (zh) | 检测和消除信号毛刺的方法和电路 | |
| CN104135274A (zh) | 一种电磁耦合式大功率驱动电路 | |
| CN105048794A (zh) | 一种带上电延时功能的igbt驱动互锁电路 | |
| CN102306935B (zh) | 带陷波器的可控变压器的动态潮流控制装置 | |
| CN205070774U (zh) | 一种高压变频器功率单元双光纤环网通讯拓扑结构 | |
| CN105306022B (zh) | 一种用于异步电路四相位握手协议的非对称延时装置 | |
| CN101582246B (zh) | 减小电磁干扰的数据驱动***和数据驱动方法 | |
| CN105551230A (zh) | 一种高压变频器功率单元单光纤环网通讯拓扑结构 | |
| CN201435683Y (zh) | 磁耦合数字信号双向传输电路 | |
| CN101783592A (zh) | 一种高压变频器的调制解调方法 | |
| CN201533258U (zh) | 一种绝缘栅双极晶体管控制*** | |
| CN103746359B (zh) | 一种限流信号产生电路及不间断电源*** | |
| JPWO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| CN102243481B (zh) | 实现不同电源供电的模块之间互联的装置、方法及电路 | |
| CN102263490A (zh) | 高压变频器功率单元驱动脉冲传输及通信*** | |
| CN105048787A (zh) | 一种针对多电平级联型高压变频器的光纤集成通信方法 | |
| CN102394605A (zh) | 一种igbt试验用脉冲发生方法及装置 | |
| CN102164030A (zh) | 一种单端口通讯电路及其通讯方法 | |
| CN110932568A (zh) | 一种基于mmc的控制模块与子模块的通信结构、通信方法 | |
| CN203661177U (zh) | 具有两级时钟恢复功能的超大规模3gsdi数字矩阵切换器 | |
| CN204089576U (zh) | 双光纤接口的igbt驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110427 Termination date: 20140422 |