CN101534092A - 混频电路及包含混频电路的通信装置 - Google Patents

Abstract

混频电路1包含：第1、第2源极接地放大电路(11、12)；第1、第2信号输出部(21、22)；包含在第1、第2源极接地放大电路(11、12)和第1、第2信号输出部(21、22)之间连接的n行m列的晶体管的第1～第4晶体管组(31～34)。第1～第4晶体管组(31～34)被n×m×k个控制信号(G1～G4)驱动。实现对于UWB－IR那样的高频广带域的信号可以进行动作，而且可以进行间歇动作的混频电路。

Description

混频电路及包含混频电路的通信装置

技术领域

[0001]

本发明涉及通信装置使用的混频电路，特别涉及适用于超宽带UWB(Ultra Wide Band)通信的混频电路及包含混频电路的通信装置。

背景技术

[0002]

UWB通信，是利用非常宽的频率带域进行高速大容量的数据通信的通信方式。在利用广带域的信号的通信方式中，具有现有技术的采用频谱扩散的方式及正交频率分割多路复用(OFDM：Orthogonal FrequencyDivision Multiplexing)，而UWB是利用时间非常短的脉冲的更加广带域的通信方式，又被称作脉冲无线电(IR：Impulse Radio)方式的通信。下面，将它记作UWB—IR(超宽带脉冲无线电)或简单地记作IR方式。在IR方式中，不依靠现有技术的调制，只用时间轴操作就可以调制解调，可望简化电路及降低耗电量(参照专利文献1、2、3)。

[0003]

首先，图12(A)示出现有技术的IR方式的UWB收发装置的典型的方框图，该图(B)、(C)示出讲述其动作概要的时序图。在这里，使用它们简单讲述其动作和原理。

[0004]

要发送的数据，被输入端子1201。脉冲发生电路1202产生广带域的脉冲。这时，接收被输入端子1201的发送数据信号，对产生的脉冲实施规定的调制。作为调制的方式，经常使用错开产生脉冲的产生位置的脉冲位置调制(PPM：Pulse Position Modulation)及使产生脉冲的极性反转的2相调制(BPM：Bi—Phase Modulation)等。图12(B)示出PPM的波形，图12(C)示出BPM的波形。在该图中，分别用实线和虚线表示比特1或0。通过发送天线1203，将这样产生调制的脉冲发射到空间。

[0005]

接着，讲述现有技术的典型的接收装置的概要。用接收天线1204接收的信号，被低噪声放大电路(LNA：Low Noise Amplifier)放大后，发送给混频电路1206。这时，适当进行除去在传输线路中引起的失真的等化处理。作为失真的例子，有多通路引起的失真及多普勒效应引起的频率的位移等，

[0006]

被LNA1205放大的接收信号，发送给混频电路1206，与样板脉冲发生电路1208发生的样板脉冲相乘。混频电路1206是一种乘法电路，输出2个信号(这时是接收信号及样板脉冲)的乘法值。混频电路1206输出的信号，被积分电路1210平滑化，根据其结果发送的比特信息被判别电路1212判别，作为解调输出被端子1213输出。就是说，混频电路1206和积分电路1210构成相关器，接收信号和样板脉冲的相关性，被该电路计算。判别电路1212根据相关性的计算结果判定(解调)发送的信号。

[0007]

现在，根据图12(B)、(C)的时序图，讲述现有技术的IR方式的UWB收发装置的动作的概要。

[0008]

被接收天线1204接收、LNA1205放大的接收信号b，成为图12(B)所示的那种波形。在以下的讲述中，实线表示发送来比特1时，虚线表示发送来比特0时。样板脉冲发生电路1208，发生图12(B)所示的那种比特1的样板脉冲c。混频电路1206将接收信号b和样板脉冲c相乘，输出乘法结果信号e。乘法结果信号e被积分电路1210积分，除去高频成分后，输入判别电路1212。在判别电路1212中，根据相关值的大小，作为发送的信息判定。

[0009]

以上示出检出比特1的信号时的情况。检出比特0的信号时，样板脉冲发生电路1208，取代比特1用的样板脉冲c，发生比特0用的样板脉冲d，混频电路1206将接收信号b和样板脉冲d相乘，输出乘法结果信号f。

[0010]

这样，通常将计算和样板脉冲的相关性后解调的接收方式，称作“同步检波方式”。在同步检波方式中，样板脉冲和接收信号的时刻必须完全一致。在这里列举的现有技术的例子中，采用下述方法进行同步跟踪：根据判别电路1212的判定结果，调整样板脉冲发生电路1208的样板脉冲发生时刻，以便使相关值始终成为最大。该动作一般不容易进行，但是伴随着近来的器件技术及数字信号处理技术的进步，驱使它们后，即使用高频也能够进行稳定的动作。

[0011]

图12(C)是讲述BPM时的现有技术的IR方式的UWB收发装置的动作的概要的图形。被接收天线1204接收、LNA1205放大的接收信号g，被混频电路1206与样板脉冲发生电路1208发生的样板脉冲h相乘，成为乘法结果信号i。乘法结果信号i被积分电路1210除去高频成分，其正负被判别电路1212判别后，能够判定发送的比特信息是1还是0。即使取代积分电路1210，使用低通滤波器(LPF)，实质上也与取得相关性等同。

[0012]

在IR方式的UWB通信中，信号是间歇性的，不象现有技术的窄带域通信那样，信号是持续的。因此，众所周知：只在有接收信号(或者预料能够接收信号)时，向接收机的电路供给电源，没有接收信号时则断开电路后，就能够大幅度地削减整个接收装置的耗电量(例如参照非专利文献1)。

[0013]

在图12(A)中，脉冲发生电路1202及样板脉冲发生电路1208，例如能够使用非专利文献1及非专利文献2所示的电路。这些电路能够按照下述方法设计：可以由数字电路构成，使用CMOS(Complementary MetalOxide Semiconductor，互补性金属氧化膜半导体)，只在有信号时消耗电力，没有信号时不消耗电力。特别是在非专利文献2中，能够产生接近构成电路的半导体元件的极限的高频的短脉冲，可能产生能够在UWB中使用的那种带域非常宽广的即宽度小的脉冲。而且，可以大大减少不发信号时即待机时的电力消耗。

[0014]

另外，例如在非专利文献1及非专利文献3中，还介绍了只在有信号时使其动作、除此以外的时间电力消耗极小的低噪声放大电路1205。

[0015]

图13是非专利文献3的低噪声放大电路1300。低噪声放大电路1300为了放大差动的信号而使用2个相同的电路1311、1312。在电路1311中，N沟道晶体管1301、1302被称作栅—阴连接，是将源极接地的N沟道晶体管1301和栅极接地的N沟道晶体管1302纵向连接后构成的放大电路，经常被作为低噪声放大电路使用。

[0016]

差动信号RF+被外加给端子1308，经过由电容器1305及电感器1304构成的匹配电路后，被外加给源极接地的N沟道晶体管1301的栅极。被N沟道晶体管1301放大的信号，被端子1306外加给栅极接地(Bias2)的N沟道晶体管1302，放大后，利用电感器1303产生的电压降，从而获得信号IF+。

[0017]

端子1309是给予源极接地的N沟道晶体管1301的栅极偏压(Biasl)的端子，经过电阻1310后外加偏压(Bias1)。另外，端子1306是给予N沟道晶体管1302的栅极偏压(Bias2)的端子，控制该偏压(Bias2)后，能够控制流入放大电路(N沟道晶体管1301、1302)的电流。就是说，使放大电路动作时，给予适当的偏压(Bias2)；不需要使放大电路动作时，使该电压值成为最小(例如成为接地电位)。这时，因为流入电感器1303、N沟道晶体管1302、1301的路线的电流成为零，所以不需要使放大电路动作时，使给予端子1306的电位(Bias2)成为最小，从而使其停止动作后，能够使电路电流成为零。在UWB—IR中，没有信号时，使端子1306的电位成为最小，从而能够减少低噪声放大电路的电力消耗。

[0018]

在混频电路1206中，通常能够使用被广泛使用的二重平衡电路型混频器(又称作Gilbert电路)。但是特别注重电力时，还可以使用采用CMOS晶体管等开关元件的从动型混频器。

[0019]

专利文献1：美国专利第6421389号说明书

专利文献2：美国专利申请公开第2003/0108133A1号说明书

专利文献3：美国专利申请公开第2001/0033576号说明书

非专利文献1：A CMOS IMPULSE RADIO ULTRA—WIDEBAND TRANCEIVERFOR IMb/s DATA CMMUNICAIION AND 2.5cm RANGE FINDINGS T.Terada et.a1、2005Symposium on VLSI Circuits Digest of Technical Papers、pp.30—33

非专利文献2：A Low—Power Template Generator for CoherentImpulse—RadioUltra Wide—Band Receivers.Jose Luis et.al、Proceedings IEEE ICUWB，2006 pp97—102

非专利文献3：AO.18μm CMOS Switchable Low—Power LNA forImpulse Radio Ultra Wide—Band Receivers.E.Barajas et.al、Proceedings IEEE ICUWB，2006

[0020]

在图12(A)所示的UWB—IR方式的通信装置中，讲述了采用只在有信号时使电路有效的间歇动作的技术，减少整个电路的电力消耗的情况。构成通信装置的各电路要素，当然要求只在处理UWB—IR的高频广带域的信号时进行高速动作，但特别是脉冲发生电路1202及样板脉冲发生电路1208、低噪声放大电路1205，设计了具备该高速动作性能和间歇动作功能的优异的电路。可是，混频电路(乘法电路)1206不存在适合于这种动作的电路。现有技术的二重平衡电路型混频器，不可能进行上述那种间歇动作。另外，不消耗电力的从动型混频器，存在着变换增益较小的课题。

[0021]

另外，在现有技术的UWB—IR方式的通信装置、特别是在其接收装置中，还存在着下述课题：必须分别单独设计组合必不可少的要素——低噪声放大电路、混频器及样板脉冲发生电路后构成。

发明内容

[0022]

本发明旨在解决上述课题中的至少一部分，可以作为以下的形态或适用例实现。

[0023]

[适用例1]

一种混频电路，其特征在于，是输出混合第1输入信号和第2输入信号的第1输出信号和第2输出信号的混频电路，包含：第1源极接地放大电路，该第1源极接地放大电路放大所述第1输入信号；第2源极接地放大电路，该第2源极接地放大电路放大所述第2输入信号；第1信号输出部，该第1信号输出部输出所述第1输出信号；第2信号输出部，该第2信号输出部输出所述第2输出信号；第1晶体管组，该第1晶体管组包含在所述第1源极接地放大电路和所述第1信号输出部之间连接的n行m列(n为2以上的整数，m为2以上的整数)的晶体管；第2晶体管组，该第2晶体管组包含在所述第1源极接地放大电路和所述第2信号输出部之间连接的n行m列的晶体管；第3晶体管组，该第3晶体管组包含在所述第2源极接地放大电路和所述第1信号输出部之间连接的n行m列的晶体管；第4晶体管组，该第4晶体管组包含在所述第2源极接地放大电路和所述第2信号输出部之间连接的n行m列的晶体管；n×m×k个控制信号线，这些控制信号线输入了驱动所述第1晶体管组及所述第2晶体管组且驱动所述第3晶体管组及所述第4晶体管组的n×m×k个(k是1或2)控制信号。

[0024]

采用该结构后，根据n×m×k个控制信号，适当地使第1～第4晶体管组偏压后，能够使混频电路具有低噪声放大电路的功能。另外，能够利用给予第1～第4晶体管组的栅极的n×m×k个控制信号的给予方法，进行丰富多彩的混频动作。就是说，n×m×k个控制信号包含断开第1～第4晶体管组的那种电位时，给予该电位后，能够断开电路、停止动作。这样，能够断开不要时的电路的动作，减少电力消耗。另外，还能够利用n×m×k个控制信号的组合，等效地进行比控制信号高的频率的信号输入的动作。特别是因为能够根据n×m×k个控制信号控制第1～第4晶体管组，所以可以利用n×m×k个控制信号的组合，等效地进行相当于比控制信号高的频率的信号输入的动作。特别是处理UWB一IR信号时，能够不使用UWB—IR的样板脉冲地根据控制信号在内部等效地合成，将输入信号与该等效地合成的样板脉冲相乘。

[0025]

[适用例2]

在上述混频电路中，其特征在于：所述n×m×k个控制信号中的至少一个，包含断开所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的电位。

[0026]

采用该结构后，在不需要电路动作时，能够给予断开第1～第4晶体管组的电位，从而断开电路、停止动作。这样，能够断开不要时的混频电路的动作，减少电力消耗。特别是处理UWB—IR那样的间歇性的信号时，能够在不输入脉冲信号时，停止电路的动作，减少电力消耗。

[0027]

[适用例3]

在上述混频电路中，其特征在于：所述n×m×k个控制信号是2值，所述2值中的一个电位，是断开所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的电位；另一个电位，是给予所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的规定的偏压值。

[0028]

采用该结构后，在不需要混频电路动作时，能够给予断开第1～第4晶体管组的电位，从而断开电路、停止动作。另外，使另一个电位成为给予第1～第4晶体管组的偏压值后，可以将混频电路作为匹配放大电路，从而可以在具有混频器功能的的基础上，还具有低噪声放大电路的功能。

[0029]

[适用例4]

一种通信装置，其特征在于：包含上述混频电路。

[0030]

采用该结构后，因为混频电路集低噪声放大电路的功能、混频电路的功能、n×m×k个控制信号带来的丰富多彩的控制功能、断开混频电路节电的功能于一身，所以使用该混频电路的通信装置，其结构可以极其简单。

[0031]

[适用例5]

一种通信装置，其特征在于：是接收包含上述混频电路后构成的UWB—IR信号的通信装置，所述混频电路的所述n×m×k个控制信号，包含宽度比所述UWB—IR信号的样板脉冲大的脉冲信号。

[0032]

采用该结构后，由于根据宽度比上述结构的UWB—IR信号的样板脉冲大的(即低频的)控制信号，控制第1～第4晶体管组后，能够在混频电路内等效地产生UWB—IR的样板信号，所以不需要向混频电路输入UWB—IR信号的样板脉冲之类的高频广带域的信号。进而，由于混频电路同时具备低噪声放大电路的功能、混频电路的功能、根据控制信号合成样板信号的功能、断开混频电路省电的功能，所以使用该混频电路的通信装置，能够使其结构非常简单。特别是在UWB—IR那种处理间歇性信号的通信装置中，非常有效。

[0033]

[适用例6]

一种通信装置，其特征在于：是包含上述混频电路后构成的通信装置，所述混频电路的所述n×m×k个控制信号，至少包含具有频率f₁的成分的信号和具有频率f₂的成分的信号；接收的信号的频率f_r，与所述频率f₁及所述频率f₂之和或差中的某一个一致。

[0034]

采用该结构后，由于混频电路同时具备低噪声放大电路的功能、混频电路的功能、根据控制信号进行丰富多彩的控制的功能、断开混频电路省电的功能，所以使用该混频电路的通信装置，能够使其结构非常简单。特别是作为控制信号，使用具有频率f₁、f₂等2个频率成分的信号后，可以在输出信号中获得f_r—(f₁±f₂)的信号。这样，使(f₁+f₂)或(f₁—f₂)与f_r一致地进行选择后，能够将接收信号直接频率变换成基带。因此，可以构成采用等待转换方式的接收装置，而且因为不使用和接收信号的频率相同的本地振荡频率，所以能够避免在现有技术的等待转换方式的接收装置中成问题的DC偏置问题。

附图说明

图1是表示第1实施方式涉及的混频电路的结构的电路图。

图2是表示第1实施方式涉及的混频电路的端子的时序图。

图3是表示产生给予混频电路的控制信号的逻辑电路的电路图。

图4是讲述产生给予混频电路的控制信号的逻辑电路的动作的时序图。

图5是表示产生给予混频电路的控制信号的逻辑电路的电路图。

图6是讲述第2实施方式涉及的混频电路的电路图。

图7是讲述第2实施方式涉及的混频电路的其它例子的电路图。

图8是讲述第3实施方式涉及的混频电路的电路图。

图9是讲述产生给予第3实施方式涉及的混频电路的控制信号的电路的动作的时序图。

图10是使用第4实施方式涉及的混频电路构成的UWB—IR的通信装置。

图11是使用第5实施方式涉及的混频电路构成的接收机。

图12是讲述现有技术的UWB—IR的通信装置的方框图，及时序图。

图13是现有技术的低噪声放大电路。

具体实施方式

[0035]

下面，参照附图，讲述混频电路的实施方式。

[0036]

(第1实施方式)

<混频电路的结构>

首先，参照图1及图2，讲述第1实施方式涉及的混频电路的结构。图1是表示第1实施方式涉及的混频电路的结构的电路图。图2是表示第1实施方式涉及的混频电路的端子的时序图。

[0037]

如图1所示，混频电路1由下述部件构成：第1源极接地放大电路——源极接地放大电路11，第2源极接地放大电路——源极接地放大电路12，第1信号输出部——信号输出部21，第2信号输出部——信号输出部22，第1晶体管组——晶体管组31，第2晶体管组——晶体管组32，第3晶体管组——晶体管组33，第4晶体管组——晶体管组34。

[0038]

源极接地放大电路11，由N沟道晶体管101(该N沟道晶体管101的源极端子接地，漏极端子与布线13连接)、电容器105、电感器107和电阻109构成。电容器105及电感器107，在输入端子103和N沟道晶体管101的栅极端子之间串联。电阻109在电容器105及电感器107的连接线和输入端子111之间连接。第1输入信号——差动信号RF+输入输入端子103。

[0039]

源极接地放大电路12，由N沟道晶体管102(该N沟道晶体管102的源极端子接地，漏极端子与布线14连接)、电容器106、电感器108和电阻110构成。电容器106及电感器108，在输入端子104和N沟道晶体管102的栅极端子之间串联。电阻110在电容器106及电感器108的连接线和输入端子111之间连接。第2输入信号——差动信号RF—输入输入端子104。

[0040]

向输入端子111供给偏置电压Bias。偏置电压Bias通过电阻109和电感器107，外加给N沟道晶体管101的栅极端子。另外，偏置电压Bias还通过电阻110和电感器108，外加给N沟道晶体管102的栅极端子。

[0041]

信号输出部21，由在外加电源电压VDD的电源端子136和布线23之间连接的电感器134构成。输出第1输出信号——输出信号IF—的输出端子121与布线23连接。

[0042]

信号输出部22，由在电源端子136和布线24之间连接的电感器135构成。输出第2输出信号——输出信号IF+的输出端子120与布线24连接。

[0043]

晶体管组31，由(n＝)2行(m＝)2列的N沟道晶体管112、113、114、115构成。N沟道晶体管112、113，在布线23和布线13之间串联。N沟道晶体管114、115，在布线23和布线13之间串联。N沟道晶体管112的栅极端子，与控制信号线130连接。N沟道晶体管113的栅极端子，与控制信号线131连接。N沟道晶体管114的栅极端子，与控制信号线132连接。N沟道晶体管115的栅极端子，与控制信号线133连接。

[0044]

晶体管组32，由2行2列的N沟道晶体管116、117、118、119构成。N沟道晶体管116、117，在布线24和布线13之间串联。N沟道晶体管118、119，在布线24和布线13之间串联。N沟道晶体管116的栅极端子，与控制信号线131连接。N沟道晶体管117的栅极端子，与控制信号线132连接。N沟道晶体管118的栅极端子，与控制信号线133连接。N沟道晶体管119的栅极端子，与控制信号线130连接。

[0045]

晶体管组33，由2行2列的N沟道晶体管126、127、128、129构成。N沟道晶体管126、127，在布线23和布线14之间串联。N沟道晶体管128、129，在布线23和布线14之间串联。N沟道晶体管126的栅极端子，与控制信号线131连接。N沟道晶体管127的栅极端子，与控制信号线132连接。N沟道晶体管128的栅极端子，与控制信号线133连接。N沟道晶体管129的栅极端子，与控制信号线130连接。

[0046]

晶体管组34，由2行2列的N沟道晶体管122、123、124、125构成。N沟道晶体管122、123，在布线24和布线14之间串联。N沟道晶体管124、125，在布线24和布线14之间串联。N沟道晶体管122的栅极端子，与控制信号线130连接。N沟道晶体管123的栅极端子，与控制信号线131连接。N沟道晶体管124的栅极端子，与控制信号线132连接。N沟道晶体管125的栅极端子，与控制信号线133连接。

[0047]

向控制信号线130、131、132、133分别输入(n×m×k＝2×2＝×1)4个控制信号G1、G2、G3、G4。然后控制信号G1、G2、G3、G4输入构成晶体管组31及晶体管组32的晶体管的栅极，并输入构成晶体管组33及晶体管组34的晶体管的栅极，驱动这些晶体管。

[0048]

在本实施方式中，作为差动信号IF+、IF—的一个例子，示出UWB—IR信号的情况，如图2所示，列举了周期T、脉冲指针数＝4周期的脉冲列。图2所示的那种差动信号IF+、IF—，例如在用平衡型的天线接收上述UWB—IR信号等时，能够获得。这些差动信号IF+、IF—，分别经过由电容器105、106和电感器107、108构成的输入匹配电路，外加给N沟道晶体管101、102的栅极端子。

[0049]

串联的N沟道晶体管112、113给予各自的栅极端子相同的电压后，可以视为一个沟道长为L1+L2的晶体管。在这里，L1、L2分别是N沟道晶体管112、113的沟道长。将串联的N沟道晶体管112、113当作一个晶体管，视为N沟道晶体管101的漏极与之连接后，就可以认为这些晶体管112、113、101成为图13所示的现有技术的栅—阴连接。

[0050]

除了上述N沟道晶体管112、113以外，N沟道晶体管101还与串联的N沟道晶体管114、115、N沟道晶体管116、117、N沟道晶体管118、119并联。这8个N沟道晶体管112～119的栅极端子，采用图1所示的那种连接后，被控制信号线130、131、132、133给予的控制信号G1、G2、G3、G4控制。

[0051]

分别给予控制信号线130、131、132、133图2所示的那种控制信号G1、G2、G3、G4。这些控制信号G1～G4，假设取最小值V₀、最大值V₁的2值，按照图2所示的那种顺序，经过较小的迁移时间后变化。怎样产生这种信号将在后文讲述。另外，为了便于以后的讲述，如图2所示，将各信号迁移的时刻定义为t1、t2、～t9。此外，在图2中，只放大绘出存在间歇性的UWB—IR信号的部分。实际上，没有信号的时刻t1以前及时刻t9以后的时间，远比时刻t1～t9的期间长。

[0052]

现在，将最小值V₀作为在图1中断开N沟道晶体管112～119及N沟道晶体管122～129的那种低电压值，将最大值V₁作为把这些串联的N沟道晶体管112～119及N沟道晶体管122～129视为一个栅极接地级的晶体管时的栅极偏压值。这样地选择最小值V₀及最大值V₁后，N沟道晶体管112、113就如图2所示，在控制信号G1、G2都成为最大值V₁的时刻t2～t3的期间及时刻t6～t7的期间，作为栅极接地级动作。同样，N沟道晶体管114、115在控制信号G3、G4都成为最大值V₁的时刻t4～t5的期间及时刻t8～t9的期间，作为栅极接地级动作。另外，N沟道晶体管126、127在控制信号G2、G3都成为最大值V₁的时刻t3～t4的期间及时刻t7～t8的期间，作为栅极接地级动作；N沟道晶体管128、129在控制信号G1、G4都成为最大值V₁的时刻t1～t2的期间及时刻t5～t6的期间，作为栅极接地级动作。

[0053]

因此，在时刻t1～t2的期间中，电感器134检出被N沟道晶体管102(反转)放大、进而被栅极接地级(该栅极接地级由N沟道晶体管128、129产生)放大的信号。另外，同样在时刻t2～t3的期间中，电感器134检出被N沟道晶体管101放大、进而被串联的N沟道晶体管112、113放大的信号。以下同样，在每个周期T/2中，切换N沟道晶体管101、102的漏极输出，电感器134检出用串联的晶体管产生的栅极接地级放大的信号，作为输出信号IF—向输出端子121输出。

[0054]

另一方面，电感器135利用与上述互补性的连接即利用N沟道晶体管116、117在时刻t3～t4的期间及时刻t7～t8的期间，还利用N沟道晶体管118、119在时刻t1～t2的期间及时刻t5～t6的期间，栅极接地放大N沟道晶体管101的漏极输出，进而利用N沟道晶体管122、123在时刻t2～t3的期间及时刻t6～t7的期间，还利用N沟道晶体管124、125在时刻t4～t5的期间及时刻t8～t9的期间，栅极接地放大N沟道晶体管102的漏极输出，作为输出信号IF+向输出端子120输出。

[0055]

总而言之，分别将最大值V₁、最小值V₀应用于2值信号的真、伪后，逻辑式Ga＝G1×G4+G2×G3为真时，进入输入端子103的差动信号RF+就被输出端子120(反转)放大后输出，进入输入端子104的差动信号RF—则被输出端子121(反转)放大后输出。另外，逻辑式Gb＝G1×G2+G3×G4为真时，进入输入端子104的差动信号RF—就被输出端子120(反转)放大后输出，进入输入端子103的差动信号RF+则被输出端子121放大后输出。上述2个逻辑式Ga、Gb都非真时即时刻t1以前或时刻t9以后，混频电路1被断开，不消耗电力。这样，就输出上述2个逻辑式Ga、Gb产生的2值信号之差Ga—Gb和差动信号RF+、RF—的乘法结果。

[0056]

象图2那样地设定控制信号G1～G4后，图2的2值信号之差Ga—Gb就和UWB—IR通信使用的样板信号等效，该混频电路1可以发挥低噪声放大电路、乘法电路及样板脉冲发生电路的一部分功能。就是说，在图12(A)所示的现有技术的UWB—IR接收机结构图中，可以置换低噪声放大电路1205、乘法电路1206及样板脉冲发生电路1208的一部分后使用。在本实施方式的混频电路1中，不需要从外部供给样板脉冲。在UWB—IR通信中，作为样板信号使用的样板脉冲，速度非常高，常常成为构成机器的元件的极限频率程度。但是在本实施方式的混频电路1中，不需要产生这种高速的信号。另外，本实施方式的混频电路1因为没有样板脉冲时不消耗电力，所以不象现有技术那样需要控制电路电源的通、断的开关电路。

[0057]

图3是生成以上讲述的控制信号G1～G4的逻辑电路300的一个例子，图4是生成控制信号G1～G4的逻辑电路300的时序图。以下，为了便于讲述，将否定逻辑和电路(NOR)301、302、303、304的输出分别作为Q1、Q2、Q3、Q4，为了表示各自的输出值的状态，例如记作(Q1、Q2、Q3、Q4)＝(L、L、H、H)，或者简单地记作(LLHH)。它表示NOR301、302的输出值为伪、NOR303、304的输出值为真。

[0058]

控制电路305接收输入端子311的图4所示的启动信号SS，产生旨在将逻辑电路300初始化信号IS。另外，端子310始终被输入伪(L)。NOR301、304可以是2输入NOR，但是为了保持和NOR302、303的对称性而连接3输入NOR。在逻辑电路300中，NOR301的输出信号Q1成为Q1＝X(Q2+Q4)，NOR302的输出信号Q2成为Q2＝X(Q1+Q3+IS)，NOR303的输出信号Q3成为Q3＝X(Q1+Q4+IS)，NOR304的输出信号Q4成为Q4＝X(Q2+Q3)。在这里，X是表示逻辑的否定的信号，前置于逻辑式或逻辑值后，表示该逻辑的否定。

[0059]

下面，参照图4的时序图，讲述图3的逻辑电路300的动作。

[0060]

首先，在时刻tb以前的静止状态中，控制电路305产生的初始化信号IS成为H，因此成为(Q2、Q3)＝(L、L)。这样，就成为(Q1、Q4)＝(L、H)。就是说，在时刻tb以前，持续保持(Q1、Q2、Q3、Q4)＝(L、L、L、H)的状态。

[0061]

在时刻ta中，启动信号SS上升后，与之呼应，控制电路305为了使电路动作而使初始化信号IS下降。就是说，从时刻ta开始，伴随着延迟，在时刻tb中变化成为IS＝L。

[0062]

初始化信号IS＝L时，NOR301和NOR302形成RS触发器电路。由于NOR303和NOR304也同样形成RS触发器电路，施加正反馈地连接，所以逻辑电路300开始振荡。就是说，伴随着NOR的电路动作的延迟，时刻t1以后，Q1、Q2、Q3、Q4就(LHLH)→(LHHL)→(HLHL)→(HLLH)地变化。控制电路305监视Q3或Q4，在脉冲指针数成为规定的值时，使初始化信号IS＝H后，能够停止上述振荡，能够恢复初始的静止状态。

[0063]

使上述输出信号Q1、Q2、Q3、Q4与G1＝Q2、G2＝Q3、G3＝Q1、G4＝Q4对应后，就成为图1的控制信号Q1、Q2、Q3、Q4。可以将合成逻辑电路300产生的输出信号Q1、Q2、Q3、Q4后生成的样板脉冲，设定成取决于NOR301～304的延迟量的迁移时间。虽然可能与UWB—IR通信能够使用的那种短样板脉冲对应，但是上述控制信号Q1、Q2、Q3、Q4是速度远比样板脉冲低的信号，这使逻辑电路300的电路构成非常容易。此外，作为样板脉冲使用时的频率调整，可以采用控制NOR301～304的电源电压，或者将成为负荷的小电容的电容附加给输出后调整其负荷量等方法，与目的频率一致。

[0064]

图5示出生成控制信号G1～G4的其它逻辑电路500的一个例子。在图5中，利用晶体管501、502、503、504、505形成差动放大电路。N沟道晶体管501形成限制电路电流的电流源，限制电路电流。控制该电路电流后，差动放大电路的应答时间变化，能够控制信号传递的延迟量。就是说，能够与由端子516外加给N沟道晶体管501的栅极的电压VS对应，控制产生的信号的脉冲宽度。

[0065]

P沟道晶体管504、505，是用N沟道晶体管502、503形成的差动放大级的负荷，P沟道晶体管504、505的栅极与相互的漏极连接，形成所谓的交叉耦合电路。该连接强调相互的变化，使信号迁移的偏移最小。N沟道晶体管507是旨在固定初始状态的开关，可以根据被端子515外加的初始化信号IS切换初始状态和动作状态。就是说，初始化信号IS的电位较高时，强制性地使N沟道晶体管507成为接通状态，强制性地使P沟道晶体管505的漏极电位(Q2)成为L，逻辑电路500被固定为初始的状态。另外，初始化信号IS的电位较低时，N沟道晶体管507断开，逻辑电路500成为动作状态。N沟道晶体管506的栅极电位被始终固定为接地电位，始终成为断开状态。该N沟道晶体管506虽然几乎不给动作带来直接影响，但是为了获得差动放大器的动作的良好的平衡性(对称性)而附加。

[0066]

由晶体管508～514形成的电路，和以上讲述的由晶体管501～507形成的电路同样，构成差动放大电路。将这2个差动放大电路纵向连接，进行图5所示的那种连接，从而使输出成为正反馈地返回输入侧后，就成为具有4相的输出的振荡电路。利用和图3的电路同样的动作，控制外加给端子515的初始化信号IS后，能够获得上述控制信号Q1、Q2、Q3、Q4。就是说，使晶体管504、505、511、512的漏极的输出信号为Q1、Q2、Q3、Q4，分别被缓冲器518缓冲放大后取出，就分别成为控制信号Q3、Q1、Q2、Q4。

[0067]

采用以上讲述的本实施方式后，可以获得以下效果。

[0068]

在本实施方式的混频电路1中，可以利用给予串联的晶体管的控制信号(Q1～Q4)，在不需要电路动作时，进行断开混频电路1的间歇动作。这样，在UWB—IR那样利用间歇信号的通信装置中，使用混频电路1后，能够削减整个装置的耗电量。

[0069]

另外，在本实施方式的混频电路1中，因为还可以视为在低噪声放大电路的栅—阴连接中将混频器装入栅极接地级的电路，所以可以在具有混频器功能的基础上，还具有低噪声放大电路的功能。而且，在现有技术的低噪声放大电路和混频电路中，电流分别从电源流出，与此不同，在混频电路1中，电流流过的线路成为一个。因此，与采用现有技术的电路结构相比，能够削减电路消耗的电力。

[0070]

进而，在现有技术中，向混频器输入样板波形，进行和接收信号的乘法运算。与此不同，在混频电路1中，通过栅极接地级的逻辑合成，来合成样板脉冲。因此，不需要向混频器输入样板脉冲，可以只输入频率远比样板脉冲低的信号。就是说，不需要为了混频电路1的输入而生成样板脉冲。这样，在UWB—IR之类必须处理接近电路元件的极限的那种高频的样板脉冲时，电路设计非常容易。

[0071]

另外，在现有技术的UWB—IR的接收机的结构中，要求输入混频器的样板脉冲具有很大的振幅，因此必须具备将用适当的样板脉冲发生电路产生的样板脉冲放大的驱动器电路。由于处理的频率高，所以这些电路的设计颇为棘手。而在本实施方式中，由于利用输入混频电路1的控制信号的组合，就能够合成样板脉冲，所以输入混频电路1的信号，可以是频率远比样板脉冲的频率低的信号，设计容易。能够省略在现有技术中必不可少的驱动器电路等电路，还能够进而进一步节电。

[0072]

进而，使用现有技术的混频电路构成使接收信号直接成为基带的所谓直接转换方式的接收机时，还存在着产生所谓DC偏置的严重的问题，即本地振荡器产生的本地信号泄漏到无线信号(差动信号RF)侧后，该信号被电路的失配等反射，它在本身的本地信号的作用下，被变换成直流成分。在本实施方式的混频电路1中，由于相当于本地信号的信号可以不具有和无线信号相同的频率成分，所以不会产生上述那种DC偏置之类的问题。本实施方式的混频电路1在现有技术的采用窄带域的信号进行的通信中，效果也非常大。

[0073]

(第2实施方式)

接着，讲述混频电路的第2实施方式。在第1实施方式中，信号输出部21、22使用电感器134、135，将放大的电流信号变换成电压后取出。一般地说，将混频电路(乘法电路)作为UWB—IR使用的乘法电路及接收机的混频电路用于频率变换时，取出的信号的频率低于输入信号。这时，如果利用电感器取出信号，就需要较大的值的电感器。在集成电路上形成电感器时，难以搭载可以获得足够大的振幅值的很大的电感器，这时信号振幅还往往变小。

[0074]

在本第2实施方式中，示出2个与上述情况对应的例子。图6是取代图1的电感器134、135，使用连接电阻601、602的信号输出部621、622的混频电路600的例子。采用这样结构后，混频电路600可以不依赖电感值地取出低频率成分的信号。在图6的混频电路600中，为了取出很大的信号，电阻601、602引起很大的电压降。因此，要获得很大的信号，就必须提高电源电压VDD。

[0075]

图7是取代图1的信号输出部21、22，使用信号输出部721、722的混频电路700的例子。混频电路700可以不引起很大的电压降地取出很大的信号。P沟道晶体管703、704被二极管连接，分别和P沟道晶体管705、706构成电流反射镜电路。就是说，用P沟道晶体管703、704检出的信号电流，被P沟道晶体管705、706复制后输出。这些电流反射镜电路是电流源，具有非常高的阻抗，所以设计容易与旨在构成相关电路的后级连接的积分电路。就是说，只要象图示的那样连接电容器707、709，就可以获得足够的性能。此外，开关708、710是旨在释放开始积分时被电容器充电的电荷、恢复初始状态的复位开关。

[0076]

(第3实施方式)

再接着，讲述混频电路的第3实施方式。在第1实施方式中，示出由2行2列的晶体管构成晶体管组31～34的情况。如果增加晶体管组31～34的晶体管的数量，就可以使控制信号的脉冲宽度更长。这样，可以使控制信号的频率成分更低，电路设计更加容易。在本第3实施方式中，讲述使用由2行2列的晶体管构成的晶体管组831～834的混频电路800。混频电路800，各控制信号只进行1次迁移，作为例子，可以进行和第1实施方式同样的脉冲指针数4的样板脉冲的乘法运算，但并不局限于这种情况，如果增加栅极接地级的数量，就可以检出更多的脉冲指针数的脉冲。

[0077]

图8(A)是第3实施方式的混频电路800，图8(B)是旨在产生控制信号的电路图例。在图8(A)中，除了由串联晶体管形成的栅极接地级以外，都和图1相同，为使叙述简洁，对进行和图1的电路同样的动作之处，赋予和图1相同的符号，不再赘述。

[0078]

在图8(A)中，用点划线的椭圆835包围的端子组，是输入(n×m×k＝2×4×2＝)16个控制信号D1～D8、XD2～XD9的端子，分别按照下面讲述的规则，与栅极接地级的晶体管801～832的栅极连接。关于控制信号D1～D8、XD2～XD9的生成方法，将在后文参照图8(B)讲述。另外，图9是为了补充讲述控制信号D1～D8、XD2～XD9以及它们的动作的时序图。

[0079]

晶体管组831的N沟道晶体管801～808，将被栅极接地级的N沟道晶体管101放大的信号栅极接地放大，由电感器134向输出端子121输出。

[0080]

晶体管组832的N沟道晶体管809～816，将被栅极接地级的N沟道晶体管101放大的信号栅极接地放大，由电感器135向输出端子120输出。

[0081]

晶体管组834的N沟道晶体管817～824，将被栅极接地级的N沟道晶体管102放大的信号栅极接地放大，由电感器135向输出端子120输出。

[0082]

晶体管组833的N沟道晶体管825～832，将被栅极接地级的N沟道晶体管102放大的信号栅极接地放大，由电感器134向输出端子121输出。

[0083]

和上述第1实施方式讲述的同样，将控制信号D1～D8、XD2～XD9作为取最小值V₀、最大值V₁的2值的信号，将它视为逻辑值后，N沟道晶体管801、802就在控制信号D1和XD2的逻辑积为真时，作为栅极接地放大电路动作，其它的时候断开。晶体管组831的其它N沟道晶体管803～808，形成3组串联对，各组在控制信号D3和XD4、D5和XD6、D7和XD8的逻辑积为真时，作为栅极接地放大电路动作，其它的时候断开。就是说，晶体管组831将i作为偶数时，D_i-1和XD_i的逻辑积为真时，作为栅极接地放大电路动作，其它的时候断开。

[0084]

晶体管组834的N沟道晶体管817～824，由于采用和晶体管组831的其它N沟道晶体管803～808完全相同的连接方式，所以在D_i-1和XD_i的逻辑积为真时，作为栅极接地放大电路动作，其它的时候断开。

[0085]

晶体管组832的N沟道晶体管809～816及晶体管组833的N沟道晶体管825～832，在D_i和XD_i+1的逻辑积为真时，作为栅极接地放大电路动作，其它的时候断开。

[0086]

这样，D_i-1和XD_i的逻辑积为真时，被N沟道晶体管101源极接地放大的信号，就被晶体管组831的N沟道晶体管801～808栅极接地放大，然后被输出端子121输出。另外，这时被N沟道晶体管102源极接地放大的信号，则被晶体管组834的N沟道晶体管817～824栅极接地放大，然后被输出端子120输出。

[0087]

D_i和XD_i+1的逻辑积为真时，被N沟道晶体管101源极接地放大的信号，就被晶体管组832的N沟道晶体管809～816栅极接地放大，然后被输出端子120输出。另外，这时被N沟道晶体管102源极接地放大的信号，则被晶体管组833的N沟道晶体管825～832栅极接地放大，然后被输出端子121输出。

[0088]

在D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积中，如果在i＝2～8时均取总和(总逻辑和)，就成为图9的SUM1、SUM2那样的信号。将这2个信号SUM1、SUM2视为差动信号后，就成为UWB—IR使用的样板信号。

[0089]

通过以上的动作说明，适当生成控制信号D1～D8、XD2～XD9，使这些D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积生成的信号成为样板脉冲后，混频电路800的输出端子120、121就可以获得将该样板脉冲和被输入端子103、104外加的差动信号IF+、IF—放大后进行乘法计算的结果。

[0090]

下面，参照图8(B)的逻辑电路及图9的表示动作的时序图，讲述控制信号D1～D8、XD2～XD9的生成方法。

[0091]

延迟电路841～849，是差动型的延迟电路。延迟电路841～849，是伴随着规定的延迟差动输出差动信号的延迟电路。能够使用由图3的NOR301、302(或303、304)构成的触发器电路及由图5的晶体管501～505(或508～512)构成的差动放大电路等。另外，还经常使用用交叉耦合变换器结合电流被限制的变换器的输出的电路等。

[0092]

现在，假设将DO、XDO作为启动信号输入延迟电路841后，伴随着规定的延迟，输出控制信号XD1、D1。下面，信号依次伴随着延迟，被延迟电路842～849输出，被输出D2～D9、XD2～XD9。此外，在本第3实施方式的混频电路800中，不使用XD1及D9。

[0093]

在D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积中，如果在i＝2～8时均取总和(总逻辑和)，就成为图9的SUM1、SUM2那样的信号。将这2个波形视为差动信号后，就是UWB—IR使用的脉冲指针数4的脉冲，控制延迟电路841～849的延迟量，使其与UWB—IR使用的脉冲的周期一致后，就成为UWB—IR使用的样板波形。在第1实施方式中，为了规定脉冲指针数，需要记数指针数的控制电路305。而在本第3实施方式中，由于根据延迟电路的数量和栅极接地放大级的串联晶体管的组数，自动决定脉冲指针数，所以不需要这种电路。脉冲指针数增多后，串联晶体管的数量也增多，寄生电容等寄生元件的影响令人担忧，但是数量变多的是栅极接地级，栅极接地级的输出入阻抗通常远比寄生元件低，其影响不会变大。

[0094]

这样，采用本第3实施方式的混频电路800后，能够不生成UWB—IR的样板信号地低噪声放大接收信号，而且可以获得与样板信号进行乘法计算的结果。此外，由于没有接收信号时，能够将电路的电流断开，所以待机时的耗电量非常低。另外，因为不需要产生样板脉冲，延迟电路列的1次状态迁移，能够产生1次板脉冲，所以能够大大减小要求进行高速动作的电路。

[0095]

在以上讲述中，用启动信号DO的上升，产生由D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积生成的信号，这时执行和接收信号的乘法运算。但是对电路稍加变更后，能够在DO下降时也执行和样板信号的乘法运算。这时，因为在延迟电路列消耗电力的上升和下降的两者的信号迁移时也可以进行乘法运算，所以能够增加按照电路消耗电力平均的可接收的信息量。因此，将各控制信号与栅极接地放大级的串联晶体管的栅极连接，进而在晶体管组831～834的基础上，安装、并联4个晶体管组，以便使电路在D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积的状态下动作。

[0096]

本第3实施方式的混频电路800，在低噪声放大、不从外部输入高速的样板信号地对该放大的信号和样板信号进行乘法运算，而且处理间歇性的信号的UWB～IR之类的通信装置中，同时具备可以进行只在具有有效的信号时才消耗电力的间歇动作的开关功能。这样，将本第3实施方式的混频电路800用于UWB—IR的通信装置特别是用于接收装置后，能够大幅度降低装置的耗电量和简化其结构。

[0097]

(第4实施方式)

再接着，讲述混频电路的第4实施方式。图10示出使用上述实施方式的混频电路构成UWB—IR的通信装置的例子。图10(A)示出发送装置。要发送的数据，输入端子1001。脉冲发生电路1002产生广带域的脉冲。这时，接收输入端子1001的发送数据信号，对产生的脉冲实施规定的调制。作为调制的方式，经常使用错开产生脉冲的产生位置的脉冲位置调制(PPM：Pulse Position Modulation)及使产生脉冲的极性反转的2相调制(BPM：Bi—Phase Modulation)等。通过发送天线1003，将产生调制的脉冲发射到空间。

[0098]

在这里，能够在脉冲发生电路1002中使用上述实施方式的混频电路。就是说，作为源极接地级的输入信号，可以将应该串行化后发送的信息作为基带信号，输入输入端子103、104(图1、6、7、8)。这时，采用PPM发送时，为了使脉冲位置错开而调整启动信号(相当于图3的初始化信号IS、图8的DO、XDO)的时刻。另外，采用BPM时，则与启动信号同步地变更输入端子103、104的信号的极性。上述实施方式的混频电路，因为根据基带信号和控制信号Q1～Q4(图1、3、5、7)或D1～D8及XD2～XD9(图8、9)的逻辑，输出在混频电路内合成的样板脉冲(图2的Ga～Gb、图9的SUM1、SUM2)和上述基带信号的乘法计算值，所以也能够同时进行UWB—IR的调制。

[0099]

接着，用图10(B)讲述使用上述实施方式的混频电路的接收装置的结构。用天线1004接收的信号，输入上述实施方式的混频电路1005。作为混频电路1005，可以使用图1、6、7、8所示的混频电路1、600、700、800。这些混频电路1、600、700、800，能够处理差动信号，所以天线1004也能够使用平衡型的天线。处理差动信号后，可以实现电路的低电源电压化、减少信号失真等。上述实施方式的混频电路，由于同时具备低噪声放大的功能、产生样板信号及与放大的信号进行乘法运算的功能，所以能够用一个电路进行上述动作。电路1006是产生发送给混频电路1005的控制信号的电路，可以使用图3、图5或图8(B)所示的电路。

[0100]

被混频电路1005放大、与样板脉冲相乘后的接收信号，被积分电路1007平滑化，判别电路1008判别根据其结果发送的比特信息，作为解调输出，由端子1009输出。就是说，混频电路1005和积分电路1007构成相关器，接收信号和样板脉冲的相关性，被该电路计算。根据相关性的计算结果，判定(解调)发送的信号。在判别电路1008中，还负责控制整个电路，与解调的信号同步，估计下一个信号到来时的时刻，向混频电路1005的产生控制信号的电路1006发送启动信号，使其产生给予混频电路1005的控制信号。

[0101]

上述实施方式的混频电路，由于同时具备低噪声放大的功能、产生样板信号及与放大的信号进行乘法运算的功能，所以电路的结构极其简化。另外。上述实施方式的混频电路在不输入启动信号的静止状态(待机状态)时，消耗电流仅为电路元件的泄漏电流，非常小。因此，可以大大降低***的耗电量。

[0102]

采用本第4实施方式的上述结构，还可以使发送装置、接收装置共用同一个混频电路。这样，构成收发机一体化的对讲机装置时，可以使结构更加简化。

[0103]

(第5实施方式)

再接着，讲述混频电路的第5实施方式。在上述实施方式中，作为取2值的数字值，讲述了输入混频电路的控制信号，但是还能够输入正旋波那样的模拟信号。

[0104]

输入模拟信号时，在图1、图6、图7的需要4个控制信号的电路中，将控制信号分作二组：G1和G3或G2和G4，分别输入差动的信号v_b1±v₁、v_b2±v₂。在这里，v_b1、v_b2是各组的信号的同相成分，是给予信号的偏压。作为v_b1、v_b2，通常电压给予一定的电流。另外，v₁、v₂是差动成分，是模拟的控制信号。

[0105]

这样地外加信号后，如果使输入信号(给予输入端子103、104的信号的差动成分)为v_r，那么输出端子出现的输出信号就包含用这3个差动成分的积表示的信号成分v₁×v₂×v_r。因此，作为v_r、v₁、v₂，考虑频率f_r、f₁、f₂的正弦波后，输出中就包含f_r±f₁±f₂的频率成分。

[0106]

如果设定f_r＝f₁+f₂(或f₁＝f₂＝f_r/2)，v_r被频率变化，就能够直接成为基带。这时，由于本地振荡电路的频率和v_r的频率不同，所以在许多等待转换方式的接收机中，不会产生成问题的DC偏置。这样，不局限于UWB，在通常的使用窄带域信号(该窄带域信号采用相位调制、频率调制或振幅调制)进行通信的接收机中，也能够使其结构大大简化。

[0107]

图11是根据上述原理构成接收机时的方块图。用天线1101接收的接收信号，直接输入上述实施方式的混频电路1102。上述实施方式的混频电路，因为还同时具备低噪声放大的功能，所以前置于混频器，不需要设置低噪声放大电路。在这里，可以使用图1、图6或图7讲述的电路。

[0108]

本地振荡电路1103、1104，分别振荡频率f₁、f₂。现在，假设要接收的信号的频率为f_r，设定f_r＝f₁+f₂后，接收信号就被变换成基带信号。电路1105由只从被混频电路1102变换的信号中取出基带成分的滤波器及解调电路构成。按照接收信号的(相位调制、频率调制、振幅调制等的)调制方式，解调接收信号，复原接收的信息。本地振荡电路1103、1104利用相位固定环路等，跟踪接收信号，进行始终使接收信号和载波的相位差保持一定等的控制，还可以获得很高的接收功能。

[0109]

采用上述结构后，能够简单地构成等待转换方式的接收机。等待转换方式的接收机，因为没有中间频率放大级，所以其结构本身简单，与反复多次变换的直接方式相比，灵敏度高，对于混调等大信号带来的妨碍及失真也具有很强的耐性。而且，在现有技术的等待转换方式中，存在着产生所谓DC偏置的严重的问题，但是在本混频电路中却不产生DC偏置。进而，在本混频电路中，由于还同时具备低噪声放大的功能，所以电路更加简化。如上所述，使作为控制电压给予混频电路1102的本地振荡电路1103、1104的输出电位为规定的值后，还能够使上述混频电路停止动作，使电路电流最小(几乎为零)。这对于减少电路待机的耗电量而言，非常有效。

[0110]

以上，讲述了作为本地振荡电路，具有2个的情况。但是还可以输入更多的信号。以下，讲述输入2以上的整数n个信号的情况。在图8(A)的电路中，进而添加上述第3实施方式讲述的在D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积的状态下动作的4个晶体管组的电路，n＝8的电路例。在这里，将信号列v_i(i＝1～n)作为差动信号，给予D_i和XD_i。但是，在图8(A)中，没有XD1的端子，而将XD9作为XD1代用。另外，在D_i-1和XD_i的逻辑积及D_i和XD_i+1的逻辑积的晶体管组中，需要的D9信号，但它用D1代用。一般地说，各组配置n个串联晶体管时，需要到第n+1个为止的控制信号，但分别将D1、XD1作为D_n+1、XD_n+1的替代物。按照上述规则，将信号列v_i作为差动信号，给予D_i和XD_i之间后，在输出中就出现输入信号v_r和它们的积的成分即v_r×v₁×v₂×…×v_n的成分。这样，就可以混合4个以上的频率。巧妙地使用它们后，可以在简化机器、除去特定的妨碍频率等中加以利用。

[0111]

以上，讲述了混频电路的实施方式。但并不局限于这些实施方式，可以在不违背宗旨的范围内，用各种形态实施。下面，列举变形例进行讲述。

[0112]

(变形例1)首先，讲述混频电路的变形例1。在所述第1实施方式中，以使用MOS型的晶体管的情况为例进行了讲述。但并不局限于此，例如使用双极型的晶体管，将对应电极分别置换成源极→发射机、栅极→基极、漏极→集电极，给予适当的偏置，就能够进行完全相同的动作。

[0113]

(变形例2)接着，讲述混频电路的变形例2。如果使构成栅极接地级的晶体管不是两个，而是3个以上，就可以进而进行利用控制信号的组合的丰富多彩的控制，对产生控制信号有所限制时，能够放宽该限制。

[0114]

(变形例3)再接着，讲述混频电路的变形例3。在所述第1实施方式中，使用两个相同的电路处理差动信号。但是如果使源极接地级的晶体管(图1、6、7及图8(A)中的N沟道晶体管101、102)各自的源极与电流源连接，使流入两晶体管的电流始终一定地控制，就能够进一步减小同向增益，能够进一步提高差动放大的效果。

[0115]

(变形例4)最后，讲述混频电路的变形例4。在所述第1实施方式中，使用两个相同的电路处理差动信号。但是反之，采用只使用两个中的一个的电路后，还可以处理单端的信号。这时，虽然要减少增益，但是将使用的元件数量减少一半，将耗电量也减少一半。控制信号也可以用单端信号，从而使电路进一步简化。

[0116]

综上所述，采用本混频电路后，能够提供同时具备低噪声放大的功能、产生样板信号及使待机时的耗电量最小的功能的混频电路。使用它后，可以构成高效率的UWB—IR接收机。另外，本混频电路因为能够提供即使在现有技术的窄带域的通信方式中的接收机中使用也没有DC偏置问题的混频电路，所以能够构成性能高而且结构简单的等待转换方式的接收机。

Claims (6)

1、一种混频电路，将第1输入信号和第2输入信号混合后输出第1输出信号和第2输出信号，

所述混频电路包含：

第1源极接地放大电路，该第1源极接地放大电路放大所述第1输入信号；

第2源极接地放大电路，该第2源极接地放大电路放大所述第2输入信号；

第1信号输出部，该第1信号输出部输出所述第1输出信号；

第2信号输出部，该第2信号输出部输出所述第2输出信号；

第1晶体管组，该第1晶体管组包含连接在所述第1源极接地放大电路与所述第1信号输出部之间的n行m列的晶体管，n为2以上的整数，m为2以上的整数；

第2晶体管组，该第2晶体管组包含连接在所述第1源极接地放大电路与所述第2信号输出部之间的n行m列的晶体管；

第3晶体管组，该第3晶体管组包含连接在所述第2源极接地放大电路与所述第1信号输出部之间的n行m列的晶体管；

第4晶体管组，该第4晶体管组包含连接在所述第2源极接地放大电路与所述第2信号输出部之间的n行m列的晶体管；和

n×m×k个控制信号线，这些控制信号线输入了驱动所述第1晶体管组及所述第2晶体管组且驱动所述第3晶体管组及所述第4晶体管组的n×m×k个控制信号，k是1或2。

2、如权利要求1所述的混频电路，其特征在于：所述n×m×k个控制信号中的至少一个，包含断开所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的电位。

3、如权利要求1或2所述的混频电路，其特征在于：所述n×m×k个控制信号是2值信号，所述2值中的一个电位，是断开所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的电位；另一个电位，是给予所述第1晶体管组、所述第2晶体管组、所述第3晶体管组和所述第4晶体管组的规定的偏压值。

4、一种通信装置，其特征在于：包含权利要求1～3任一项所述的混频电路。

5、一种通信装置，包含权利要求1～3任一项所述的混频电路后构成，接收超宽带脉冲无线电信号，

所述混频电路的所述n×m×k个控制信号，包含宽度比所述超宽带脉冲无线电信号的样板脉冲大的脉冲信号。

6、一种通信装置，包含权利要求1～3任一项所述的混频电路后构成，所述混频电路的所述n×m×k个控制信号，至少包含具有频率f₁成分的信号和具有频率f₂成分的信号；

接收的信号的频率f_r，与所述频率f₁及所述频率f₂之和或差中的某一个一致。

Images