CN101494226B - 薄膜晶体管基板及其制造方法、布线结构及其制造方法 - Google Patents

Abstract

本发明涉及一种薄膜晶体管基板及其制造方法，以及一种布线结构及其制造方法。该薄膜晶体管基板包括一绝缘基底、多条第一金属导线、多条第二金属导线和多条驱动线。在绝缘基底上界定一显示区和一边框区，边框区位于该显示区的***。多条驱动线位于显示区，第一金属导线与第二金属导线位于边框区并与驱动线相连接。边框区进一步设置有多个绝缘墙，该多个绝缘墙等间距排布，第一金属导线位于绝缘墙上，第二金属导线位于绝缘墙之间的绝缘基底上。该薄膜晶体管基板的边框区的宽度窄，使显示区的面积相应较大。

Description

薄膜晶体管基板及其制造方法、布线结构及其制造方法

技术领域

本发明涉及一种薄膜晶体管基板及其制造方法，以及一种布线结构及其制造方法。

背景技术

目前，液晶显示器逐渐取代传统阴极射线管(Cathode Ray Tube，CRT)显示器，而且，由于液晶显示器具有轻、薄、体积小等特点，使其非常适合应用于桌上型计算机、笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、移动电话、电视和多种办公自动化与视听设备中。液晶面板是其主要元件，一般包括一薄膜晶体管基板、一彩色滤光片基板和一夹于该薄膜晶体管基板与该彩色滤光片基板之间的液晶层。

请参阅图1，其是一种现有技术的薄膜晶体管基板的平面示意图。该薄膜晶体管基板10包括一显示区11、一边框区12和一集成电路区13。该显示区11位于该薄膜晶体管基板10的中央位置。该边框区12位于该显示区11的***。该集成电路区13位于该边框区12的下方。该边框区12设置有多条金属导线121，该集成电路区13设置至少一驱动芯片131，该金属导线121与该驱动芯片131的引脚(未标示)电连接。

请一并参阅图2，其是图1所示薄膜晶体管基板10区域A的放大示意图。该薄膜晶体管基板10还包括位于该显示区11的多条栅极线111和多条数据线112，并由该多条栅极线111和该多条数据线112构成的最小区域界定多个像素单元110。该边框区12的金属导线121分别与该显示区11的栅极线111电连接，该驱动芯片131输出的驱动信号通过该金属导线121传送至该栅极线111。

请一并参阅图3，其是图2所示薄膜晶体管基板10沿Ⅲ-Ⅲ方向的剖面放大示意图。该薄膜晶体管基板10进一步包括一绝缘基底101、一栅极113、一栅极绝缘层102、一半导体层103、一源极114、一漏极115和一像素电极116。该栅极113设置在该显示区11的绝缘基底101上，该金属导线121设置在该边框区12的绝缘基底101上。该栅极绝缘层102覆盖该栅极113、该金属导线121和该绝缘基底101。该半导体层103设置在该栅极113对应的栅极绝缘层102表面。该源极114和漏极115分别设置在该半导体层103表面及其边缘的栅极绝缘层102表面。该像素电极116设置在该像素单元110对应的栅极绝缘层101表面，并与该漏极115电连接。

然而，该薄膜晶体管基板10的金属导线121受到微影刻蚀工艺的分辨率和制造过程中环境污染微粒的尺寸限制，各金属导线121之间必须要有一定间隔以避免产生短路。该间隔一般与该金属导线121的宽度相当。因此，该金属导线121的布线结构需要较大的面积来实现，即在该薄膜晶体管基板10上必须预留足够的边框区12以排布该金属导线121，导致对于固定尺寸的薄膜晶体管基板10无法进一步加大该显示区11的尺寸。

发明内容

为了解决现有技术薄膜晶体管基板边框宽的问题，有必要提供一种窄边框的薄膜晶体管基板。

为了解决现有技术薄膜晶体管基板边框宽的问题，有必要提供一种窄边框的薄膜晶体管基板的制造方法。

为了解决现有技术布线结构占用面积大的问题，有必要提供一种金属导线的布线结构及其制造方法。

为了解决现有技术布线结构占用面积大的问题，有必要提供一种金属导线布线结构的制造方法。

一种薄膜晶体管基板，其包括一绝缘基底、多条第一金属导线、多条第二金属导线和多条驱动线。在该绝缘基底上界定一显示区和一边框区，该边框区位于该显示区的***。该多条驱动线位于该显示区，该第一金属导线与该第二金属导线位于该边框区并与该驱动线相连接。该边框区进一步设置有多个绝缘墙，该多个绝缘墙等间距排布，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的绝缘基底上。

一种薄膜晶体管基板的制造方法，其步骤包括：提供一绝缘基底，其包括一显示区和一边框区，该边框区位于该显示区的***；在该绝缘基底上沉积一绝缘层；在该绝缘基底的边框区形成多个绝缘墙，该绝缘墙等间距排列；在该绝缘基底和该绝缘墙上沉积一第一金属层；在该绝缘基底的显示区形成一栅极和一栅极线，且在该边框区一起形成一第一金属导线和一第二金属导线，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙间隔的绝缘基底上。

一种薄膜晶体管基板的制造方法，其步骤包括：提供一绝缘基底，在该绝缘基底上定义一边框区和一显示区，该边框区位于该显示区的***；在该绝缘基底上沉积一第一金属层；形成一栅极和一栅极线；在该栅极、该栅极线及其两侧的绝缘基底上沉积一栅极绝缘层和一半导体层；形成一半导体层图案和多个绝缘墙，该半导体层图案位于该栅极对应的栅极绝缘层上，该绝缘墙位于该边框区的绝缘基底上；在该半导体层图案、该绝缘墙、该栅极绝缘层和该绝缘基底上沉积一第二金属层；形成一源极、一漏极、多条第一金属导线和第二金属导线，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的绝缘基底上。

一种金属导线的布线结构，其包括一基底、多个绝缘墙、多条第一金属导线和多条第二金属导线。该绝缘墙等间距排布在该基底上，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的基底上。

一种布线结构的制造方法，其步骤包括：提供一绝缘基底；在该绝缘基底上沉积一绝缘层；利用一道掩膜工艺形成多个绝缘墙；在该绝缘墙和该绝缘基底上沉积一金属层，在该绝缘墙的上表面上形成一第一金属导线，在该绝缘墙间隔的绝缘基底上形成一第二金属导线。

相较于现有技术，上述薄膜晶体管基板边框区的相邻第一金属导线与第二金属导线在垂直于该绝缘基底方向以不同层设置方式实现绝缘，而并非在水平方向上实现绝缘，可以大大减小该第一金属导线与该第二金属导线在水平方向的间距。因此，布线结构的面积可减小，边框区的宽度也可以减小。

附图说明

图1是现有技术薄膜晶体管基板的平面示意图。

图2是图1区域A的局部放大示意图。

图3是图2沿线Ⅲ-Ⅲ的剖面示意图。

图4是本发明薄膜晶体管基板的第一实施方式的平面示意图。

图5是图4区域B的局部放大示意图。

图6是图5所示的薄膜晶体管基板沿线Ⅵ-Ⅵ的剖面结构示意图。

图7是图5所示的薄膜晶体管基板沿线Ⅶ-Ⅶ的剖面结构示意图。

图8是图5所示的薄膜晶体管基板制造方法的流程图。

图9至图15是图5所示的薄膜晶体管基板的制造方法的各主要步骤的示意图。

图16是本发明薄膜晶体管基板的第二实施方式的局部平面示意图。

图17是图16所示的薄膜晶体管基板沿线ⅩⅦ-ⅩⅦ的剖面结构示意图。

图18是图16所示的薄膜晶体管基板沿线ⅩⅧ-ⅩⅧ的剖面结构示意图。

图19是图16所示的薄膜晶体管基板制造方法的流程图。

图20至图25是图16所示的薄膜晶体管基板的制造方法的各主要步骤的示意图。

具体实施方式

请参阅图4，其是本发明薄膜晶体管基板的第一实施方式的平面示意图。该薄膜晶体管基板20包括一显示区21、一边框区22和一集成电路区23。该显示区21位于该薄膜晶体管基板20的中央位置。该边框区22位于该显示区21的***。该集成电路区23位于该边框区22的下方。该边框区22设置有多条第一金属导线221和多条第二金属导线222，该第一金属导线221与该第二金属导线222高低间隔排列分布并相互绝缘。该集成电路区23设置至少一驱动芯片231。该第一金属导线221和该第二金属导线222分别与该驱动芯片231的引脚(未标示)电连接。

请一并参阅图5，其是图4所示该薄膜晶体管基板20的区域B的放大示意图。该薄膜晶体管基板20还包括位于该显示区21的多条栅极线211和多条数据线212，并由该多条栅极线211和多条数据线212构成的最小区域界定多个像素单元210。该边框区22的第一金属导线221通过一连接结构223与该显示区21的栅极线211相连接，该第二金属导线222与该显示区21的栅极线211直接连接。驱动信号通过该驱动芯片231输出并经由该第一金属导线221和该第二金属导线222传送到该栅极线211。

请一并参阅图6，其是图5所示的薄膜晶体管基板20沿Ⅵ-Ⅵ方向的剖面放大示意图。该薄膜晶体管基板20进一步包括一绝缘基底201、多个绝缘墙220、一栅极213、一栅极绝缘层202、一半导体层图案203、一源极214、一漏极215、一钝化层204、一第一接触孔a和一像素电极216。该绝缘墙220设置在该边框区22的绝缘基底201上，该绝缘墙220为间隔的柱状，且其宽度与其间距一致。该第一金属导线221设置在该绝缘墙220表面上，该第二金属导线222设置在该绝缘墙220间隔处的绝缘基底201上。该栅极213设置在该显示区21的绝缘基底201上。该栅极绝缘层202覆盖该第一金属导线221、该第二金属导线222、该栅极213及该绝缘基底201。该半导体层图案203设置在该栅极213对应的栅极绝缘层202表面。该源极214及漏极215分别设置在该半导体层图案203表面及其边缘的栅极绝缘层202上。该钝化层204覆盖该边框区22的栅极绝缘层202，该显示区21的源极214、漏极215及其两侧的栅极绝缘层202，并在该漏极215处形成一第一接触孔a。该像素电极216设置在该显示区21的钝化层204表面上，并通过该第一接触孔a与该漏极215电连接。

请一并参阅图7，其是图5所示的薄膜晶体管基板20沿Ⅶ-Ⅶ方向的剖面放大示意图。该薄膜晶体管基板20进一步包括一第二接触孔b、一第三接触孔c和一透明导电连接层224，该第二接触孔b、该第三接触孔c和该透明导电连接层224构成该连接结构223。该第二接触孔b贯穿该第一金属导线221对应的栅极绝缘层202和钝化层204，并使部分第一金属导线221外露。该第二接触孔c贯穿该栅极线211对应的栅极绝缘层202和钝化层204，并使部分栅极线211外露。该透明导电连接层224通过该第二接触孔b和第三接触孔c将该第一金属导线221与该栅极线211电连接。

请一并参阅图8至图15。图8是本发明薄膜晶体管基板20制造方法的流程图，图9至图15是该薄膜晶体管基板20的制造方法的各主要步骤的示意图。该薄膜晶体管基板20的制造方法的主要步骤如下：

(S20)形成绝缘墙220：

请一并参阅图9，提供一绝缘基底201，该绝缘基底201可以是玻璃、石英或者陶瓷等绝缘材料。在该绝缘基底201上沉积一有机绝缘层(图未示)。在第一道掩膜工艺中，在该边框区22形成该绝缘墙220。该绝缘墙220的剖面为矩形图案，两个相邻绝缘墙220的间距与该绝缘墙220的宽度相等。

(S21)形成栅极213、栅极线211、第一金属导线221和第二金属导线222：

请一并参阅图10，在该绝缘基底201和该绝缘墙220上沉积一第一金属层(图未示)。该第一金属层的材料可为铝系金属、钼、铬、钽或铜。在第二道掩膜工艺中，分别在该边框区22形成该第一金属导线221和该第二金属导线222，在该显示区21形成该栅极213和该栅极线211。

该第一金属导线221形成在该绝缘墙220上，该第二金属导线222形成在该绝缘墙220之间的绝缘基底201上并与该栅极线211直接相连接(图未示)。该绝缘墙220沿垂直于该绝缘基底201方向的高度大于该第一金属层的厚度，使得该第一金属导线221与该第二金属导线222处于不同层且相互绝缘。该第一金属导线221与该第二金属导线222在沿水平方向为无间隔排列结构。

(S22)形成栅极绝缘层202：

请一并参阅图11，在该绝缘基底201、该栅极213、该栅极线211、该第一金属导线221和该第二金属导线222上，用化学气相沉积(Chemical Vapor Deposition，CVD)方法形成一栅极绝缘层202，其材料为氮化硅(SiNx)。

(S23)形成半导体层图案203：

请一并参阅图12，在该栅极绝缘层202上形成一半导体层(图未示)。在第三道掩膜工艺中，在该栅极213对应的栅极绝缘层202上形成一半导体层图案203。

(S24)形成源极214和漏极215：

请一并参阅图13，在该栅极绝缘层202和该半导体层图案203上沉积一第二金属层(图未示)。该第二金属层的材料可为钽、铝合金、钼、铝或钼钨合金。在第四道掩膜工艺中，在该半导体层图案203和其两侧的栅极绝缘层202表面形成一源极214和一漏极215。

(S25)形成钝化层204和第一接触孔a、第二接触孔b、第三接触孔c：

请一并参阅图14，在该栅极绝缘层202、该源极214和该漏极215上沉积一钝化层204。该钝化层204的材料为氧化硅或氮化硅。在该钝化层204上沉积一光致抗蚀剂层(图未示)。以第五道掩膜对准该光致抗蚀剂层曝光，其中该道掩膜为狭缝掩膜。显影曝光后的光致抗蚀剂层，再以该剩余光致抗蚀剂图案为屏蔽对钝化层204与栅极绝缘层202进行刻蚀，形成一第一接触孔a、一第二接触孔b和一第三接触孔c。

(S26)形成像素电极216和透明导电连接层224：

请一并参阅图15，在该钝化层204上沉积一透明导电层(图未示)。透明导电层可以为氧化铟锡(Indium Tin Oxide，ITO)或氧化铟锌(Indium Zinc Oxide，IZO)。在第六道掩膜工艺中，在该显示区21形成一像素电极216，并在该连接结构223处形成一透明导电连接层224。该像素电极216通过该第一接触孔a与该漏极215电连接，该透明导电连接层224通过该第二接触孔b和第三接触孔c将该第一金属导线221与该栅极线211电连接。

相较于现有技术，上述薄膜晶体管基板20的边框区22的第一金属导线221与第二金属导线222在垂直于该绝缘基底201方向以不同层设置方式实现绝缘，使相邻的第一金属导线221与第二金属导线222在水平方向的间距为零，因此可将边框区22的宽度减小一半，以形成窄边框的薄膜晶体管基板20。该薄膜晶体管基板20的制造方法在原有制造薄膜晶体管的基础的上多一道掩膜工艺形成该绝缘墙220即可完成。

相较于现有技术，该布线结构的相邻两条导线在垂直于该基底方向高低绝缘间隔设置，使其在水平方向的间距为零，因此可将其需要的面积减小一半。该布线结构的制造方法可通过一道掩膜工艺即可完成。

请参阅图16，其是本发明薄膜晶体管基板的第二实施方式的部分平面放大示意图。请一并参阅图17，其是图16所示的薄膜晶体管基板30沿ⅩⅦ-ⅩⅦ方向的剖面结构示意图。该薄膜晶体管基板30的结构与该薄膜晶体管基板20的结构相似，其区别主要在于边框区32的绝缘墙320的材料与栅极绝缘层302的材料相同，第一金属导线321和第二金属导线322的材料与源极314、漏极315的材料相同。

请一并参阅图18，其是图16所示的薄膜晶体管基板30沿ⅩⅧ-ⅩⅧ方向的剖面结构示意图。该薄膜晶体管基板30的绝缘墙320邻近栅极线311的末端为平缓延伸下降的阶梯状，该第一金属导线321位于其表面并直接与该栅极线311电连接，较第一实施方式节省一连接结构。

请一并参阅图19至图25。图19是本发明薄膜晶体管基板30的制造方法流程图，图20至图25是该薄膜晶体管基板30的制造方法的各主要步骤的示意图。该薄膜晶体管基板30的制造方法的主要步骤如下：

(S30)形成栅极313和栅极线311：

请一并参阅图20，提供一绝缘基底301，在该绝缘基底301上沉积一第一金属层(图未示)。在第一道掩膜工艺中，在该显示区31形成一栅极313和一栅极线311。

(S31)形成栅极绝缘层302和半导体层303a：

请一并参阅图21，在该绝缘基底301、该栅极313和该栅极线311上沉积一栅极绝缘层302、一半导体层303a和一光致抗蚀剂层(图未示)。

(S32)形成半导体层图案303和绝缘墙320：

请一并参阅图22，以一掩膜对该光致抗蚀剂层进行曝光后显影，形成一预定图案，其中该道掩膜为狭缝掩膜(图未示)。对该半导体层303a和该栅极绝缘层302进行刻蚀，进而形成该半导体层图案303和该绝缘墙320，并移除该剩余光致抗蚀剂层。该绝缘墙320的剖面为矩形图案，两相邻绝缘墙220的间距与该绝缘墙220的宽度相等。该绝缘墙320邻近该栅极线311的末端为平缓延伸下降的阶梯状，其沿垂直于该绝缘基底301方向的高度逐渐降低并沿绝缘基底301的方向延伸至该栅极线311边缘。

(S33)形成源极314、漏极315、第一金属导线321和第二金属导线322：

请一并参阅图23，在该半导体层图案303及其两侧的栅极绝缘层302、绝缘墙320和绝缘基底301上沉积一第二金属层(图未示)。在第三道掩膜工艺中形成一源极314、一漏极315、一第一金属导线321和一第二金属导线322。该第一金属导线321位于该绝缘墙320上，该第二金属导线322形成在该绝缘墙320的间距的绝缘基底上。该绝缘墙320沿垂直于该绝缘基底301方向的高度大于该第二金属导线322的厚度。该第一金属导线位于该绝缘墙320的末端并与该栅极线311直接连接，该第二金属导线与该栅极线311(图未示)直接连接。

(S34)形成钝化层304和第一接触孔d：

请一并参阅图24，在该源极314、漏极315及其两侧的栅极绝缘层302、该第一金属导线321、该第二金属导线322沉积一钝化层304。在第四道掩膜工艺中形成一第一接触孔d。

(S35)形成像素电极316：

请一并参阅图25，在该钝化层304上沉积一透明导电层(图未示)。在第五道掩膜工艺中，在该显示区31形成一像素电极316。该像素电极316通过该第一接触孔d与该漏极315电连接。

在该第二实施方式的制造方法中，该边框区32的绝缘墙层与该显示区31的栅极绝缘层302一起形成，并在形成该半导体层图案303时一起形成该绝缘墙320及其平缓延伸下降阶梯状的末端。该第一金属导线321和该第二金属导线322与该显示区31的源极314和漏极315一起形成，并且该第一金属导线321与该栅极线311直接连接。该第二实施方式的制造方法比第一实施方式的制造方法少一道掩膜工艺，减少工艺成本。

本发明薄膜晶体管基板也可以具有多种变更设计，如：在该第一实施方式中，该第一金属导线221与该第二金属导线222可与该源极214和漏极215金属层一起形成。该第一实施方式的薄膜晶体管基板20的绝缘墙220的末端也可以为一平缓延伸下降阶梯状结构，使该第一金属导线221与该栅极线211直接电连接。该第一金属导线221和该第二金属导线222也可以与除该栅极线211之外的数据线212或公共线(图未示)等驱动线电连接。

Claims (10)

1.一种薄膜晶体管基板，其包括一绝缘基底、多条第一金属导线、多条第二金属导线和多条驱动线，在该绝缘基底上界定一显示区和一边框区，该边框区位于该显示区的***，该多条驱动线位于该显示区的绝缘基底上，该第一金属导线与该第二金属导线位于该边框区并与该驱动线相连接，其特征在于：该边框区进一步设置有多个绝缘墙，该多个绝缘墙等间距排布，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的绝缘基底上。

2.如权利要求1所述的薄膜晶体管基板，其特征在于：该驱动线是栅极线，该薄膜晶体管基板进一步包括一栅极绝缘层、一钝化层和一连接结构，该栅极绝缘层位于具有该栅极线、该第一金属导线和该第二金属导线的绝缘基底上，该钝化层位于该栅极绝缘层上，该连接结构包括两个接触孔和一透明导电连接层，其中一接触孔贯穿该第一金属导线对应的栅极绝缘层和钝化层，另一接触孔贯穿该栅极线对应的栅极绝缘层和钝化层，该透明导电连接层通过这两个接触孔将该第一金属导线与该栅极线电连接。

3.如权利要求1所述的薄膜晶体管基板，其特征在于：该绝缘墙邻近该驱动线的末端为平缓延伸下降的阶梯状，该第一金属导线位于其上直接与该驱动线电连接。

4.一种薄膜晶体管基板的制造方法，其包括以下步骤：

提供一绝缘基底，其包括一显示区和一边框区，该边框区位于该显示区的***；

在该绝缘基底上沉积一绝缘层；

在该绝缘基底的边框区形成多个绝缘墙，该绝缘墙等间距排列；

在该绝缘基底和该绝缘墙上沉积一第一金属层；

在该绝缘基底的显示区形成一栅极和一栅极线，同时在该边框区形成一第一金属导线和一第二金属导线，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的绝缘基底上。

5.如权利要求4项所述的薄膜晶体管基板的制造方法，其特征在于：该薄膜晶体管极板的制造方法进一步包括如下步骤：

在该第一金属导线、第二金属导线、栅极、栅极线和该栅极线两侧的绝缘基底上沉积一栅极绝缘层和一半导体层；

在该栅极对应的栅极绝缘层上形成一半导体层图案；

在该栅极绝缘层和该半导体层图案上沉积一第二金属层；

分别在该半导体层图案及其两侧的栅极绝缘层上形成一源极和一漏极；

在该源极、漏极及其两侧的栅极绝缘层上沉积一钝化层；

形成一第一接触孔、一第二接触孔和一第三接触孔，该第一接触孔贯穿该漏极对应的钝化层，该第二接触孔贯穿该第一金属导线对应的栅极绝缘层和钝化层，该第三接触孔贯穿该栅极线对应的栅极绝缘层和钝化层；

在该钝化层上沉积一透明导电金属层；

形成一像素电极和一透明导电连接层，该像素电极经由该第一接触孔与该漏极电连接，该透明导电连接层经由该第二接触孔与该第三接触孔将该第一金属导线与该栅极线电连接。

6.一种薄膜晶体管基板的制造方法，其包括以下步骤：

提供一绝缘基底，其包括一边框区和一显示区，该边框区位于该显示区的***；

在该绝缘基底上沉积一第一金属层；

形成一栅极和一栅极线；

在该栅极、该栅极线及其两侧的绝缘基底上沉积一栅极绝缘层和一半导体层；

形成一半导体层图案和多个绝缘墙，该半导体层图案位于该栅极对应的栅极绝缘层上，该绝缘墙位于该边框区的绝缘基底上；

在该半导体层图案、该绝缘墙、该栅极绝缘层和该绝缘基底上沉积一第二金属层；

形成一源极、一漏极、多条第一金属导线和多条第二金属导线，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的绝缘基底上。

7.如权利要求6所述的薄膜晶体管基板的制造方法，其特征在于：该薄膜晶体管极板的制造方法进一步包括如下步骤：

在该第一金属导线、该第二金属导线、该源极、该漏极和该栅极绝缘层上沉积一钝化层；

形成一第一接触孔、一第二接触孔和一第三接触孔，该第一接触孔、该第二接触孔和该第三接触孔分别贯穿该漏极、该第一金属导线和该栅极线对应的钝化层；

在该钝化层上沉积一透明导电金属层；

形成一像素电极和一透明导电连接层，该像素电极经由该第一接触孔与该漏极电连接，该透明导电连接层经由该第二接触孔与该第三接触孔将该第一金属导线与该栅极线电连接。

8.如权利要求6所述的薄膜晶体管基板的制造方法，其特征在于：在形成该绝缘墙时，在该绝缘墙邻近该栅极线末端形成一平缓延伸下降的阶梯状结构；在形成该第一金属导线时，在该绝缘墙的末端上的第一金属导线与该栅极线直接连接，并进一步包括如下步骤：在该第一金属导线、该第二金属导线、该源极、该漏极和该栅极绝缘层上沉积一钝化层；形成一第一接触孔；在该钝化层上沉积一透明导电金属层；形成一像素电极，该像素电极经由该第一接触孔与该漏极电连接。

9.一种布线结构，其特征在于：该布线结构包括一基底、多个绝缘墙、多条第一金属导线和多条第二金属导线，该绝缘墙等间距排布于该基底上，该第一金属导线位于该绝缘墙的上表面上，该第二金属导线位于该绝缘墙之间的基底上。

10.一种布线结构的制造方法，其包括以下步骤：

提供一绝缘基底；

在该绝缘基底上沉积一绝缘层；

利用一道掩膜工艺形成多个绝缘墙；

在该绝缘墙和该绝缘基底上沉积一金属层，在该绝缘墙的上表面上形成一第一金属导线，在该绝缘墙之间的绝缘基底上形成一第二金属导线。

Images