CN101484976A - 包括改进的电极的电器件 - Google Patents

包括改进的电极的电器件 Download PDF

Info

Publication number
CN101484976A
CN101484976A CNA200780025065XA CN200780025065A CN101484976A CN 101484976 A CN101484976 A CN 101484976A CN A200780025065X A CNA200780025065X A CN A200780025065XA CN 200780025065 A CN200780025065 A CN 200780025065A CN 101484976 A CN101484976 A CN 101484976A
Authority
CN
China
Prior art keywords
pillar
electrode
electric device
cross
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780025065XA
Other languages
English (en)
Other versions
CN101484976B (zh
Inventor
里昂内尔·古依拉德
弗兰克斯·勒科内克
弗拉迪·罗兹伯姆
约翰·H·克鲁维克
戴维·D·R·切夫里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Integrated Passive Solutions SA
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101484976A publication Critical patent/CN101484976A/zh
Application granted granted Critical
Publication of CN101484976B publication Critical patent/CN101484976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及一种包括电元件(102)的电器件(100)，所述电元件包括具有第一表面(106)和支柱(108)的第一电极(104)，所述支柱在第一方向(110)从所述第一表面延伸，所述支柱具有从所述第一表面平行于所述第一方向而测量的长度，所述支柱具有垂直于所述第一方向的截面(112)，而且所述支柱具有侧壁表面(114)，所述侧壁表面围绕所述支柱并且在所述第一方向上延伸，其特征在于，所述支柱包括沿着所述支柱的长度的至少一部分延伸的刻痕(116)和突出(118)中任意一个，以赋予所述支柱(108)改进的机械稳定性。该电极允许以成本有效的方式制成具有改进特性的诸如电容器、储能器件或二极管的电元件。

Description

包括改进的电极的电器件
技术领域
本发明涉及一种包括电元件的电器件，该电元件包括第一电极，该第一电极具有第一表面和支柱，该支柱在第一方向从第一表面延伸，并具有平行于第一方向从第一表面测量的长度，该支柱具有与第一方向垂直的截面，并具有在第一方向围绕该支柱的侧壁表面。
背景技术
在例如RF集成电路的应用中所要实现的单位半导体衬底面积的成本以及对大电容的需求要求电容器具有不断增大的电容密度。下文中，以每单位半导体衬底面积的电容来定义密度。本领域中已知的是，三维(3D)电极可以用于实现该目的。例如，US 5,245,505公开了用于电容器中的、竖直地布置在第一层导体上的杆形支柱状导体。
为了增大电容密度，可以增大支柱的纵横比(aspect ratio)，即支柱的长度除以其在垂直于长度方向上测量的最小截面尺寸。显而易见的策略是，增大支柱的长度。备选地或额外地，可以减小支柱的截面尺寸或占用面积(footprint)。这允许在相同的衬底面积上将更多的支柱堆叠在一起。然而，当遭受例如在处理和/或加工期间出现的剪切力时，具有高纵横比的支柱容易断裂和/或倒塌。这妨碍了根据上述策略的电容密度的增大，从而限制了电容器的应用领域。
该问题已经在US2004/0056295A1中得以解决。该文献公开了具有稳定结构的半导体器件，具有三维结构的高电容器。该电容器包括具有大纵横比的一体制造的竖直微结构。该结构通过在至少两个独立式微结构的侧边之间横向延伸的支撑层(brace layer)，在机械上更好地适应剪切力等。该支撑层由跨越两个或更多个微结构的上端的微桥型结构而形成。
所公开的器件具有的缺点是：支撑层的制造需要半导体工艺中的掩膜工艺步骤，这是代价很高的。
发明内容
本发明的目的是提供一种具有改进的电极区域密度的电极，通过使用具有高纵横比的支柱来实现，其能够经受制造和操作期间的工艺条件，而无需用于制造的额外工艺步骤。
该目的通过如下支柱来实现：该支柱包括沿着所述支柱的长度的至少一部分延伸的刻痕和突出中任意一个，以赋予所述支柱改进的机械稳定性。
本发明基于如下见识：支柱的机械稳定本质上无需辅助支撑结构。相反，其可以通过赋予支柱某种形状以使其截面以特定方式形成异形(profiled)而实现。通过将梁柱(beam)形成具有例如H、L、T、X等轮廓的分段部分，类似地对梁柱进行强化。基本原理是，根据具有相同长度、质量和截面面积的两个梁柱，具有异形形状的梁柱与不具有异形的传统实心梁柱相比更强且更加不易弯曲和扭曲。
根据本发明的支柱具有上文所示的结构和截面轮廓，向其提供具有法兰或鳍形状的至少一个突出和/或沿其长度一部分的刻痕。于是，该支柱结构上是稳定的，例如其得以强化和硬化。如果轮廓延伸至支柱的锚定表面，则更好地将其锚定至地下。这增大了独立的支柱在操作和处理期间对剪切力或其他机械负荷的回弹力(resilience)，并降低了其易于倒塌的可能性。
该支柱的结构稳定性可以由突出和/或刻痕的个数、其沿支柱延伸的距离、其相对于彼此的设置以及其形状来控制。这将进一步参考图1和2来详细描述。
本发明还基于如下见识：尽管难以在微结构上根据例如板或盘的折叠、按压或划刻实心条棒或向中心支柱部分附着法兰的方法来制造异形支柱，可以相对简单的方式来制造具有复杂轮廓的支柱。另外，使用具有根据支柱的所需截面轮廓的图案的蚀刻掩模，在支柱的长度方向上进行蚀刻，从衬底的实心部分开始来准备支柱。该轮廓是可通过蚀刻掩模的设计来调节的，这相对容易和低成本。因此，无需额外的制造加工步骤，就可以获得稳定的支柱，这在受成本和尺寸驱动的半导体工业中是重要的优点。
当利用定向反应离子蚀刻(DRIE)进行蚀刻时，根据本发明的支柱的优点是不会出现妨碍蚀刻期间的气体或流体动态特性的支持或支撑结构，而且气态反应物和产品的扩散受到努森(Knudsen)扩散的限制，如同硅中的沟槽的逆结构的情况那样。另外，如果需要使用例如原子层沉积(ALD或化学气相沉积(CVD)在支柱的顶部上沉积材料层，则上述优点同样适用。
支柱的自主(autonomous)长度与其形状的结合，导致其在电极中的应用的若干优点。这些优点可以在下文中单独地或相结合地加以阐述。
根据本发明的支柱的优点是，其不需要支撑结构来保持其竖直，在恰当的位置，该支柱允许以独立式来使用。相反，根据例如US2004/0056295A1的微结构需要至少一个附加的微结构，或用于锚定该微结构的另一个结构。因此，根据本发明的支柱可以在其自身上使用，以及在缺少适合的锚定结构的表面上使用。这对于例如当支柱没有沉入衬底时是有利的，在该情况下，支柱可能会沉入的孔、沟槽、凹槽、细孔、空腔等的边缘或侧壁是不可用的。
当根据本发明的支柱没有嵌入实心围绕物中时是有利的。因此，如果支柱用于例如电容器的电极，则在把整个电容组件嵌入实心材料之前，其外表面可以设有电介质层和第二电极层。因此，当支柱被嵌入时，无需末端产品中的支柱经受工艺和/或操作条件的强度，而是都在制造阶段中，在制造阶段期间，该支柱仍未被嵌入。然而，除了制造期间的中间产品，末端产品由于同样的原因而受益于强化的支柱。因此，要么仅提高出产率(嵌入的支柱)，要么增大出产率和机械寿命(非嵌入支柱)。
根据本发明的支柱可以制造得比传统的支柱更长，无需忍受机械薄弱。备选地，当不需要增大的长度时，可以减小截面尺寸而无需牺牲强度。虽然较长的支柱导致每单位衬底面积上的电极表面面积增大，由于支柱的长度增大，较细的支柱通过其减小的截面面积来实现。
根据本发明的支柱的另一优点与其异形形状有关。具有异形截面的支柱的侧壁的表面面积大于具有实心非异形截面的相同质量的可比较支柱的侧壁表面面积。因此，电极的表面面积增大，而不会显著改变电极所占据的衬底面积。
本发明的一个实施例由权利要求2来限定。如果支柱的侧壁表面的第一和第二区域具有关于彼此之间的倾角(不同于0°或180°)，那么其邻接线形成折痕。倾角为钝角是有利的，因为这样的话折痕不是尖的。因此，蚀刻以及附加材料层在侧壁表面中的折痕上的共形沉积得以改进。这有利于沉积化学处理，从而获得更为均匀的材料层厚度以及在化学和/或机械和/或电学意义上更好质量的材料层。这允许使用较薄的附加材料层，并器件的寿命和可靠性。另外，蚀刻和沉积反应速度更快，其包括有益的成本因素。
本发明的另一个实施例由权利要求3限定。关于上述改进的蚀刻和附加层沉积以及电特性，侧壁表面为平滑的是有利的。平滑性与侧壁表面内的折痕和/或拐角是否对应于锐角或钝角无关，因为锐角仍可以由平滑的弯曲表面来实现。
可以通过掩模设计和/或蚀刻条件的调节来方便地控制侧壁表面关于拐角和折痕的形状以及平滑性。
本发明的一个实施例由权利要求4限定。这里，以几何学或组理论来定义对称性。对称性带来的优点包括容易进行掩模设计以及支柱的可预测结构强化。此外，方便和/或改进了工艺开发和/或工艺条件调整。
如果电器件包括多个元件和/或元件包括多个电极，并且被设置为使得形成由分开的支柱组成的阵列，优选地选择支柱的对称性和/或其排列图案，以最大化支柱之间的空间，而不会对每单位面积上的电极面积做出折衷。这将会提高蚀刻速度和质量，且不损失电极面积密度。这参考图3进一步详细说明。优选地，在这个方面，对称性和排序使得该空间在阵列区域上均匀分布，使蚀刻速度对于面积具有均一性。
支柱之间增大的空间的优点与取决于纵横比的蚀刻(ARDE)的效果和反应物的扩散的3D自由度有关。该效果和反应物的受限3D扩散导致蚀刻速度的减小，例如在较窄或较深的沟槽、空腔、细孔或孔中的反应离子蚀刻(RIE)期间。因此，与可比较的传统支柱阵列相比，所述支柱阵列能够以较短的时间进行蚀刻，从而节省了时间和成本。备选地，如果使用相同的时间和成本，可以获得较长或较高纵横比的支柱。
本发明的一个实施例由权利要求5限定。该支柱形状提供了与蚀刻深度或支柱长度无关的最大和/或相同数量的自由空间，这在使用考虑到ARDE效果的蚀刻形成支柱时是有益的。
本发明的一个实施例由权利要求6限定。这里，支柱垂直于长度方向的尺寸可以沿着支柱的长度而变化，使得截面的形状或轮廓保持相同，即保持一致。因此，支柱可以具有比其顶部截面更大的占用面积。这还能增大长支柱的稳定性。
本发明的一个实施例由权利要求7限定。由于根据本发明的支柱具有改进的强度，其可以相对大的纵横比来制造。这通过以相对低的成本增大支柱侧壁而显著增大电极表面面积。
在权利要求8所限定的实施例中，元件包括具有多个支柱的第一电极。多个支柱导致第一电极的表面面积极大地增加。如果将支柱有序排列为阵列，优选地该有序排列具有对称性，以获得每单位衬底面积上大的电极面积。此外，该对称性还使得有序排列的支柱之间的空间是在支柱之间均匀分布的，或者支柱周围的空间大致相同，从而以受控的方式来执行工艺步骤，例如蚀刻或覆盖整个第一电极表面的材料层的沉积。例如，蚀刻速度或沉积速度在阵列区域上大致均匀分布。
本发明的一个实施例由权利要求9限定。辅助层至少部分地夹在第一电极和第二电极之间，以将第一电极和第二电极物理上分离。取决于电极和辅助层的性质，该器件的元件可以具有不同的属性，对此需要每单位衬底面积上大的电极表面面积。示范性元件包括：电容器、储能器件和二极管等。
本发明的一个实施例由权利要求10限定。在这个实施例中，第一和第二电极之间存在至少一个附加电极。考虑到对包括更多个数的层的堆叠进行处理，根据本发明的支柱之间增大的可用空间是有利的。附加的层将进一步增强元件的属性。例如，可以增大相应元件的电容和储能密度，而无需准备较长的支柱，即无需对衬底进行较深的蚀刻。在电容器的情况下，电容密度可以相对于电介质层厚度而进行平衡。因此，增大厚度导致击穿电压增大，不减小电容密度，通过向支柱化的衬底同时***额外的层堆叠而对电容密度的减小进行补偿。这开启了需要高电容密度和高击穿电压的应用领域。
本发明的一个实施例由权利要求11限定。该器件包括至少两个相同类型的元件，这意味着具有相同材料成分的元件以执行相同的功能，但可以具有不同的几何布局。因此，该元件可以是电容器、类似的储能器件、二极管或其他。当使用蚀刻形成实心材料以准备该元件时，优选地，所有元件的蚀刻深度大致相等。为了在准备该元件时实现这个目的，支柱之间的空间或支柱以及包括支柱的沟槽的边缘壁必须保持沿支柱周围均匀分布。这样，通过使用不同支柱几何结构，以使得单个元件中具有不同截面轮廓，可以改变该元件的每单位衬底面积上可用的第一电极面积。例如，这能够以相同的蚀刻和/或沉积时间来准备具有每单位衬底面积上不同电容的电容器。因此，其导致高度可控的工艺参数。
本发明的一个实施例由权利要求12限定。利用半导体材料，可以使用掺杂来把半导体材料的一部分的电导率调节至适用于使该部分用作电极的程度。因此，掺杂程度提供了一种便利的方式来确定满足要求的电极电导率。此外，导电的类型通过掺杂来控制，该掺杂可以是n型或p型。避免了用于第一电极的导电层的沉积成本，以及衬底和沉积的电极层之间可能存在的材料不相容。电极的掺杂部分的尺寸和形状可以通过掺杂期间的掩蔽或其他隔离技术来控制。
本发明的一个实施例由权利要求13限定。在这个实施例中，该器件是具有存储器功能的集成电路。根据本发明的元件是动态随机存取存储器单元的存储电容器。在该单元中，电容器与选择晶体管的一个沟道端相连。该单元是单元阵列的一部分，并且被集成到动态随机存取存储器(DRAM)电路中。每存储器单元上的可用衬底面积一定被最小化。此外，为了增大或至少避免数据刷新时间的恶化，缩减形体尺寸(feature size)需要增大的电容。因此，根据本发明的电容器尤其有利，因为其提供了每单位衬底面积上的高电容。
本发明的一个实施例由权利要求14限定。根据本发明的器件可以与一个或更多个其他集成电路装配在一起，成为可使用的模块。在这个实施例中，根据本发明的器件提供了集成电路之间或至少一个集成电路与外部器件之间的电连接。另外，根据本发明的器件提供了特定的电功能，其与一个或更多个其他集成电路的功能协调工作。优选地，该特定功能是难以或高成本地在一个或更多个其他集成电路中实现的功能。
为了实现该功能，该器件可以包括例如上述元件的各种分立元件，并与其他元件(例如开关或垂直互连区域(过孔))集成。在一种变体中，该器件提供了针对一个或更多个集成电路的表面安装单元(SMU)需要的成本有效的代替。该模块可以包括多个根据本发明的器件，每一个均具有各自的特定电功能。
附图说明
下文结合附图来描述本发明的这些和其他方面，其中：
图1A和1B示出了根据本发明的包括支柱的电极；
图2A至2J示出了具有不同轮廓的支柱的截面；
图3A至3C示出了截面视图上的支柱阵列；
图4A和4B示出了根据本发明的器件，包括在沟槽(trench)中具有支柱的元件。图4B是图4A在方向I上的截面视图，而图4A是图4B沿线II的截面视图。
图5A和5B示出了包括具有不同表面面积的电极的元件的器件，以相同的工艺步骤而制造。
图6A和6B示出了DRAM存储器电路，以及包括根据本发明的电容器的DRAM存储器单元。
图7提供了包括根据本发明的器件的组件的示意图。
具体实施方式
参考附图，下文的描述阐述了根据本发明的支柱的结构设计怎样能够产生优点。描述了多个示范性电器件或元件。优点不限于所描述的实施例，而是能够在不同器件中采用。相同的附图标记表示相同的部分。
参考图1A和1B来详细描述具有根据本发明的支柱的电极的特性，每一个图均示出了具有支柱的电极。电极104具有第一表面106，用作支柱108的底部支撑(underground)。该支柱从第一表面106在第一方向110上延伸的长度为L。该支柱是电极的一部分，并且具有占用区域112，这是与支柱的底部支撑相附着的基底(base)。该占用区域不一定与第一方向垂直。另外，第一表面不一定大于占用区域。切割穿过该支柱的虚平面(imaginary plane)114(图1A中未示出)定义了与第一方向110垂直的截面116。截面具有轮廓118，其与截面的轮廓线相同。该截面可以取自支柱的任意长度位置处，并且无需沿支柱的长度一成不变。该支柱具有侧壁表面120，在截面视图上看，由轮廓线(即轮廓118)来表示。
图1A的支柱具有沿其长度延伸的突出122，类似于法兰或鳍(fin)。可构想该支柱包括中心部分，例如圆柱型轴杆(126)，法兰或鳍附着于该中心部分。相反，图1B的支柱具有沿其长度的刻痕(score)124，也可被称为凹槽(groove)。注意，该支柱的轴杆、突出或刻痕部分的设计是任意的，而且可以根据描述支柱最为便捷的方式来进行。在多种情况下，可以使用刻痕或突出同样很好地描述支柱的形状。
因此，也可以构想图1B的支柱包括中心轴杆126。在图1B中，轴杆126的截面是图1A的截面的一半，而且具有作为其一部分的两个突出、法兰或鳍128。轴杆126和突出122的形状与图1A中的支柱的相应部分不同。实际上，可以自由选择支柱108的轴杆126和突出122和/或刻痕124的形状，以提供下文进一步详细描述的轮廓118。
突出122或刻痕124沿第一方向110延伸的长度可以根据需要来选择。另外，突出或刻痕关于第一方向的位置也可以选择。例如，这在仅需要对支柱的一部分进行强化、或简化支柱的制造时是感兴趣的。
突出122或刻痕124为支柱提供了机械稳定性。关键的是，根据工程理论，与缺少突出或刻痕并具有实心非异形(solid non-profiled)截面的传统支柱相比，具有与传统支柱相同的长度、质量和密度的异形(profiled)支柱的强度更高，并且更加不易弯曲和/或扭曲。因此，通过改变支柱的截面轮廓，而不改变截面的总面积，可以增大支柱的强度。
因此，与传统的可比较的支柱相比，根据本发明的支柱可以较小的截面尺寸和/或更大的长度来制造。将支柱的纵横比定义为其长度除以其最小截面尺寸，根据本发明的支柱具有比传统支柱更大的纵横比，同时提供更好的强度。虽然传统的支柱可以具有高达大约30的纵横比，根据本发明的支柱的纵横比可以大于30。优选地，其长度大于40或甚至50。提供这样大纵横比的支柱对于需要每单位衬底面积的大电极表面面积的应用是有利的。这将在下文描述的实施例中进一步详细解释。
图2示出了根据本发明的支柱的多个备选截面。可以构想所有的相应支柱包括被称作轴杆或腹板(web)226的中心部分，以及具有法兰形状的两个或更多个突出222。轴杆的截面可以是圆形(图2A)、矩形(图2B)、方形(图2E和2F)或三角形(图2D和2I)。此外，支柱可以具有两个(图2A、2B和2C)或更多个(图2D至2I)突出。突出可以是直线、弯曲(图2H)、不同大小(图2I中的222与222”)和/或***的(图2I中的222’)。此外，突出可以具有不同的朝向，由包含物的第一角232来确定，该角由侧壁表面(图2B和C)的第一区域228和第二区域230来限定。角232可以在两个突出之间，或在突出和轴杆之间。
具有板状几何结构的支柱可得出稍有不同的几何结构。可构想其具有中心部分，该中心部分具有多个突出以实现稳定性。板可以是直的或弯曲的，而且该突出可以有规则的间隔布置在截面之内或之外。备选地，支柱可具有更多个实心板中心部分226结构，其具有以有规则的或无规则的间隔布置的多个刻痕。该支柱可以形成具有尖的或圆的折痕或弯曲的褶皱板(图2J)。板状支柱可以形成分支或不形成分支。优选地，其不形成妨碍蚀刻或材料沉积工艺的小空腔。
本领域的技术人员可以想出落入本发明精神之内的多种其他形状。
支柱的形状，如其截面轮廓所反映，由于某些原因是重要的。首先，其确定了支柱对于横向负荷或力(即具有垂直于第一方向并且在截面的平面内的力分量的那些负荷或力)的强度。方向性强化与轴杆及其突出和/或刻痕的相对位置和形状有关。例如，图1A所示的支柱相对于具有绘图平面内的分量的横向负荷加以强化。然而，例如在垂直于绘图平面的方向上，支柱强度的增加较小。较弱方向上的强化需要支柱具有至少一个其他的突出，该突出在不同于第一方向的方向上延伸，例如对于具有图2A中的截面的支柱来说。类似的理由使得支柱具有一个或更多个刻痕或刻痕和突出的混合。
第二，支柱的形状确定了与传统非异形支柱相比所获得的额外侧壁表面面积的数量。截面的轮廓或轮廓线的周长取决于轮廓的形状。
第三，侧壁表面的形状影响材料层在侧壁表面上的沉积。电极表面内的尖的边缘和折痕妨碍或恶化了材料的共形沉积，并降低了这些层的化学和/或物理质量。例如，比较具有图2B和2C中所示截面的支柱。倾角232可以是锐角(图2B)或钝角(图2C)。由于两个邻接区域228和232在结合位置处形成了沿支柱长度行进的折痕，角232指示该折痕是锐角的还是钝角的。当角232减小时。材料沉积以及支柱的蚀刻变得较慢且较不均匀。优选地，侧壁表面内的所有折痕具有钝倾角。当应用需要薄层以按照阶梯共形(step conformal)方式覆盖表面时，这是尤其重要的。此外，由于支柱是电极的一部分，为了避免寄生电场以及包括该电极的器件的相关故障，最好避免尖的边缘或拐角。支柱的对称性(以其截面来反映)是重要的，即图2E的轮廓具有锐角，但是图2D中不是。在这个方面，突出关于轴杆的朝向和截面尺寸可以用于避免锐角和折痕。因此，虽然与图2E和2F的截面相对于的支柱均具有方形轴杆226，图2E中的角232是锐角，但图2F中为钝角。
当支柱的侧壁表面是平滑的时候，获得改进的支柱上的材料沉积和支柱的蚀刻。可以对拐角进行圆化，以防止锐角的出现。例如，比较图2E和2G的十字形截面。然而，表面的平滑与是否涉及钝角232是分离的。具有钝角232的尖的折痕仍是有问题的。
第四，支柱的形状确定了将支柱排成阵列的能力。就阵列所占据的(衬底)面积来说，具有对称截面轮廓的支柱更方便排列。然而，就其他原因来说，特殊的对称结构更为有利。这借助于图3进一步详细描述。
根据现有技术，图3A示出了传统支柱309的阵列的截面视图，即根据现有技术的支柱具有实心圆截面，其直径为311。如图所示，在沿方向X和Y延伸的平面中的六边形栅格中，对支柱进行有序排列。将两个最近的支柱309的中心之间的距离定义为间距(pitch)313，该间距在所有栅格移动方向上是相同的。因此，两个最近支柱的表面之间的距离，即空间间隔(space)342，在这些栅格方向上也是相同的。
通过对来自垂直于方向X和Y的方向上的支柱之间的材料进行蚀刻，来制造支柱。如果经过过深的蚀刻纵横比(定义为支柱的长度与其直径311的比值)变得过大，那么在横向负荷或剪切力的作用下，支柱会断裂或倒塌。为了避免该问题，要么必须减小蚀刻深度，要么增大支柱309的直径311。这些措施将会减小支柱的可用表面积和/或增大支柱在X-Y平面中占用的面积，例如这可能是元件或器件的衬底表面积。
通过使用根据本发明的支柱来解决该问题。因此，在图3B中，将多个图3A中的传统支柱309(在图3B中由虚线圆圈来表示)彼此相连以形成具有三脚架状截面的支柱308。可以设想，该支柱可以从具有三角形截面的轴杆326构造而来，该支柱具有沿其长度的三个突出322。支柱308的突出的厚度保持与传统支柱309的直径311相同。因此，支柱308比传统支柱309更强，这允许其具有较大的纵横比。然而，还要注意所有空间间隔342和间距313与图3A中相同。此外，如果尺寸311和间距313已经加以选择使得传统支柱309的截面的周界的丢失虚线部分315至少通过突出的增进边(gained side)317得以补偿，那么支柱308的侧壁的表面不会减小。因此，与图3A相比，图3B中的支柱阵列在X-Y平面中具有相同或更大的每单位面积的电极表面面积319。另外，由于支柱之间的空间间隔相对于传统情况没有发生显著改变，不会增加蚀刻时间。如果将突出的长度和直径制作得更小以使得纵横比不发生变化，那么可以获得与传统情况中相同的电极表面面积，但是蚀刻时间较短。
将图3B和3C进行比较，表明可以对支柱308进行有序排列，从而获得不同的阵列对称性。这些不同导致每一个支柱周围的自由空间的分布也是不同的。与图3C的阵列相比，图3B的阵列中的自由空间分布得更为均匀。例如，在图3C的阵列中，存在沿X方向延伸的自由空间的直通路321，而图3B中则不存在这样的直通路。优选地，自由空间的分布尽可能地均匀，以提供蚀刻和/或材料在支柱的顶部沉积期间的均匀的流体或气体动态特性。
上文描述的原理可以用于不同形状和排列的传统支柱，导致传统支柱的不同连接性，因而导致根据本发明的支柱的不同对称性。优选地，考虑上文所述的支柱的截面轮廓。可以按照需要来选择所连接的支柱的个数以及连接图案。因此，例如可以将图3B或3C中的支柱308进一步相互连接，以形成线性连接方案。一个例子是，形成具有之字形转弯(zig-zag)的截面图案的支柱或褶皱板状支柱。此外，可以形成具有分支截面图案的分支支柱。然而，连接性必须使得在包括支柱的衬底内不会形成闭合细孔(pore)，因为如果这样，工艺条件将会恶化。另外，针对相同的原因，材料层在支柱顶部的可能沉积取决于相同的可用空间。
如果支柱沉入衬底，例如如果其位于沟槽、空腔或细孔中，那么优选地将沟槽的边缘的截面轮廓关于支柱的空间间隔自变量进行调整，与上文描述的蚀刻和沉积化学处理有关。备选地，可用空间使得相邻结构不会影响蚀刻或沉积行为。例如，这应用于位于表面之上且未沉入沟槽、空腔或细孔的支柱。
在图4所示的实施例中，已在衬底444中的沟槽436中形成元件402。这里，术语衬底应当做最广义的理解。其可以是任何种类的单材料衬底，但是其同样可以表示包括加工的硅晶片中的各种材料和预制结构的复合衬底。
沟槽具有边缘壁448和边缘(rim)450。使用各向异性蚀刻过程和通过平板印刷(lithographically)限定的适合的硬掩膜，以产生沟槽436，使得其包括支柱408。如图4B中所示，支柱408使截面416具有三脚架状轮廓418，而且沟槽的边缘壁448的轮廓遵循轮廓418，从而支柱的侧壁表面与其他相邻支柱或沟槽边缘壁之间的空间间隔在支柱周围大体上相等。在这种情况下，支柱周围的蚀刻和/或沉积速度是相似的。
支柱408具有与沟槽436的深度或边缘壁448的高度大致相同的长度。备选地，支柱可以高于或低于沟槽深度。可以使用本领域的技术人员所公知的各向异性蚀刻技术来蚀刻沟槽。蚀刻深度取决于蚀刻时间，而蚀刻时间取决于要制造的支柱的纵横比以及支柱之间的空间间隔。支柱的纵横比可以具有10和40之间的典型值。其可以更小，但优选地大于50。
沟槽436包括由交替的层堆叠所形成的填充物。该堆叠包括第一电极404、第一辅助层452、附加电极454、附加辅助层456和第二电极458。该堆叠覆盖支柱408的表面，包括其顶部以及沟槽436的底部446、边缘壁448和边缘450的表面)第一辅助层452将第一电极404与附加电极454分开，而附加辅助层456将附加电极454与第二电极458分开。
堆叠中的层数不限于上文所述的数目，而且可以根据需要来添加附加电极和/或辅助层或其他层。备选地，也可以省略层。例如，参考图4，可以省略附加电极454和附加辅助层456，从而该堆叠包括三个层，使得第一电极404与第二电极454通过第一辅助层452而分开。
在另一变化中，第一电极是衬底444的一部分。例如，整个衬底可以是导电的(低欧姆)，以形成适合的第一电极404。备选地，该衬底可以是电阻性的(高欧姆)，该电阻的一部分可以制成导电的。例如，这可以通过半导体衬底的局部掺杂来进行。这导致可以省略最初容纳第一电极404的层，从而节省加工成本和时间。
根据期望，向电极赋予电接触区域。例如，在图4A中，第一404、第二458以及附加454电极的接触区域分别连接至接触插头或焊盘460、464和462。这些接触区域提供了把元件402的电极与器件爱呢00的其他电元件的电极相连接的手段。如果多导体层连接性是可用的，例如半导体器件中的多层金属结构，则可以通过提供穿过辅助层和导体间电介质层的适当插头而在任何导体层上设置接触点。
为了减小第一电极的(寄生)电阻，例如用于减小元件402的等效串联电阻(ESR)，也可以在衬底444的底侧上制造第一电极404的接触插头，即与包括边缘450的一侧相对。在这种情况下，支柱与第一接触点460之间的距离减小。这种底部接触可以与高欧姆以及低欧姆衬底一同使用，尽管在高欧姆衬底中必须形成面向第一电极404的某种导电连接。当使用支柱阵列时，底部接触是尤其有利和有效的，因为侧部接触相对远离阵列中心处的支柱，而这会增大包括电极的元件的等效串联电阻(ESR)。
沟槽436和支柱408的形状使得其表面是平滑的。电极中尖的边缘得以避免，从而改善了层堆叠材料的共形沉积。如果元件402例如为电容器，那么击穿电压得以增大。实际需要的击穿电压将取决于该电容器的应用。因此，如果用于例如去耦电容器，则可以将该元件配置为典型地处理范围在几十伏内的电压，而作为例如DRAM中的存储电容器使用时，将需要低得多的电压以及不同的元件配置。
上文以通用术语描述的元件402可以在器件400中用于不同的目的，这通过对其特征进行配置而实现，所述特征例如是沟槽436和/或支柱408的形状、支柱的数量以及电极和辅助层的物理和电特性。在下文中，更加详细地描述多个示范性实施例。
在一个实施例中，图4中的元件是电容器。该电容器以高欧姆(1000-1500Ωcm)硅晶片衬底而制造，以提供具有每单位衬底面积上的高电容的电容器。辅助层使电极彼此电绝缘。图4中的元件被称为具有金属-绝缘体-金属-绝缘体-金属(MIMIM)堆叠。这里，术语“金属”的含义是适用于电导体的任何材料。术语“电导体”包括所有适合的电介质材料。
根据例如在未公开申请05110488.3中描述的方法、使用诸如BoschTM方向性无功离子蚀刻(DRIE)的干蚀刻技术来制造沟槽和支柱。备选地，可以使用各向异性湿蚀刻技术。
将沟槽蚀刻至深度为40μm，产生相等长度的支柱。该支柱的直径411是1.2μm，而且空间间隔415是1μm。可以根据需要选择其他尺寸。
利用导电材料来制造电极，例如：掺杂多晶硅，或诸如Cu、Al、W、Ru、TiN或TaN的金属。备选地，可以使用其他金属以及有机导电材料。优选地，所使用的金属与标准硅工艺相容，而且可以使用低压技术进行沉积，例如化学气相沉积(CVD)或原子层沉积(ALD)，获得材料的良好阶梯共形沉积。此外，也可以使用湿化学沉积(例如无电镀籽晶沉积与电化沉积的结合)。
电极层的电导率由电极材料的特定电导率以及电极层的厚度来决定。金属层的厚度处于50和100nm之间的范围内。多晶硅和/或有机导电材料的厚度可以高于250或甚至500nm，取决于掺杂程度以及一般是有机材料的低电导率。
在本实施例中，第一电极404是LPCVD沉积的多晶硅层，其为原位(in situ)n掺杂的(n++)。备选地，其可以是使用根据本领域技术人员已知的工艺的灌入步骤的后向掺杂。备选地，可以通过直接掩蔽掺杂材料灌入步骤而把第一电极嵌入高欧姆硅衬底444。这为层404节省了一个沉积步骤。优选地，对整个支柱体进行掺杂，以降低其电阻率。通过选择适合的低欧姆衬底(例如p型掺杂的硅晶片)，可以完全省略第一电极的准备。
适合的电介质材料包括任何电隔离的无机或有机材料。一方面，适合性是指与制造技术的相容性，而另一方面，适合性是指与材料的电特性的相容性，例如相对电介质常数(k)、漏电流密度和击穿场。
电流泄露以及击穿通常规定了电介质层的最小厚度，其对于各种材料来说是不同的。典型地，电介质层的厚度在10和30nm之间的范围内。
如果设置了电介质层的厚度，则每单位电极表面面积上的实际电容由相对电介质常数k来确定。k越高，电容器的电容越高。可以使用诸如氧化铪(HfO2)或(Ta205)的高k(k>10)材料，或诸如铅钛酸盐(leadti tanate)的钙钛矿类材料的混合氧化物。
备选地，氧化硅和氮化硅可以用于电介质。在本实施例中，所有电介质层包括额定30nm厚的层堆叠，包括氧化硅-氮化硅-氧化硅，因而被称作ON0堆叠。，通过首先在多晶硅第一电极404的顶部生长热氧化物，然后是低压CVD(LPCVD)氮化硅层和第二正硅酸乙酯(TEOS)LPCVD氧化硅层，来准备第一辅助层452或电介质层的ONO堆叠。
第二电极458可以包括上文针对第一电极404所描述的材料。在本实施例中，在多晶硅的LPCVD沉积期间，利用磷对多晶硅层进行原位n掺杂。
在1000℃上30分钟的高炉退火步骤用于产生具有大约为1mΩ*cm电导率的多晶硅层。这个步骤可以在每一个多晶硅沉积之后、或在完成整个层堆叠之后而执行。
如果没有其他层出现，在这个阶段，在添加适合的导体接触焊盘460至464之后，完成MIM电容器堆叠。使用电互连结构(例如从半导体器件获知的上述多层金属结构)，可以使该电容器与其他元件电连接。更多详细的连接可能可以在未公开申请05110488.3或WO2004/114397中找到。退火步骤优选地在接触焊盘金属沉积之前进行，其原因是为了与半导体工艺中涉及的高温相容。
然而，在准备接触焊盘或互连结构之前，可以向MIM堆叠添加附加电介质层和电极层。因此，在图4的另一个实施例中，在准备接触点460至464之前，在第一MIM堆叠的顶部上，准备附加ONO堆叠，之后对原位掺杂的多晶硅的另一LPCVD层进行沉积，以作为第二电极458。
具有ONO电介质层的上述MIM型电容元件可以具有大于50nF/mm2的每单位衬底面积上的电容。优选地，该密度大于70nF/mm2，更为优选地，其大于100nF/mm2。在出现MIMIM堆叠的情况下，该密度可以大于150nF/mm2或甚至250nF/mm2。然热，使用不同的设计和/或高k材料，可以实现更高的值。
在MIMIM堆叠的情况下，可以使用额外厚度来增大击穿电压，通过断开电容器的中心或内部电极来进行。
在图4的另一个实施例中，元件402是电化能量源，例如锂离子(微)电池或NiMH电池。与集成在硅衬底上的该能量源有关的详细信息在例如WO2005/027245中有所描述。例如，为了准备包括根据本发明的电极的3层堆叠锂离子微电池，利用导电多晶硅来制造第一电极，其是能量源的负电极。第一电极404可以嵌入衬底444。然后，第一辅助层452是大约1微米厚的固态电解质，例如锂磷氮氧化物(LiPON)。在该层的顶部，第二电极458由LiCoO2来制造，可能混有碳纤维。第二电极458是电化能量源的正电极。没有使用图4中的附加电极和辅助层。可选地，可以将电流收集器耦合至正电极。电解质和电极层的沉积通过传统技术来进行，例如物理气相沉积、CVD或ALD。
根据本发明的电极可以提供大的表面，这是由于具有高纵横比的支柱，从而能够向图4中描述的能量源提供改进的(最大化的)速度能力和功率密度。通过使电解质的层厚度最小化以及层之间的相互接触表面最大化，能量源的性能得以优化。
可以按照如上文针对电容器所描述的方式，利用附加的电解质层和电极来扩充三层堆叠。
在另一实施例中，元件402是整流元件，例如PN二极管、PIN二极管、发光二极管、光电二极管等。因此，辅助层452可以包括由两个原位掺杂的多晶硅层组成的堆叠。本领域的技术人员能够使用标准半导体材料和方法而在器件400内准备该元件。该元件可以具有双电极配置或多电极配置，如针对电容器和能量源所描述的配置。
在一个实施例中，如上文所述具有多于两个电极的元件可以包括多个子元件。可以在未公布申请05110488.3中找到示例。例如，MIMIM电容器包括两个堆叠式MIM子元件。该子元件可以并联或串联地电连接或耦合。这里，连接意味着短路而耦合意味着通过其他无源或有源元件而连接。例如，无源元件包括电容器、电阻器和例如包括线圈的电感元件。有源元件包括开关，例如MEMS开关、晶体管状MOS和MESFET以及双极型晶体管，或诸如PIN二极管等的二极管。多种可能允许利用小衬底面积上的高电容来进行分布式和/或可调谐和/或可开关电容器的制造。类似地，电池的电极可以连接或耦合，以获得较大的耐久性(并联连接)或较高的电压(串联连接)。在串联能量源的情况下，也可以使用可切换电压。
备选地，使某些或全部附加电极保持浮动(floating)，有效地将所有MIM电容器串联连接。从而能够增大击穿电压。某些情况下，完全不连接第一电极，或将其接地。这降低了衬底效果(substrateeffect)。
在一个实施例中，单个元件可以包括在阵列中排列的多个支柱电极，例如图3中所示。该支柱电极可以电短路，以增大元件的输出，例如其可以是电容、能量或电流，这取决于元件的性质。
在一个实施例中，器件包括相同类型的多个元件，例如电容器。第一电极的几何结构可以有利地用于在单个工艺流程中准备多个不同的元件而无需使用额外的工艺步骤。特别地，通过调整支柱的形状或支柱与周围结构之间的可用空间，可以方便地区分电容器的第一电极的表面区域。
通过向第一电极赋予不同的设计，有利地在一个工艺步骤中进行第一电极几何结构的区分，该设计例如在图5中给出示范，其示出了具有衬底544的器件500内的不同元件502、502’、502”、和502”’。在这种情况下，元件的第一电极504、504’、504”、和504”’通过掺杂而集成在高欧姆半导体衬底544中。通过第一辅助层552(未示出)将第一和第二电极电隔离和物理隔离，该第一辅助层552已经使用适合的掩模技术进行局部沉积。在这种情况下，其为上文所述的ONO电介质层堆叠。
在实现不同设计的第一种备选中，元件502、502’包括具有不同形状和/或截面轮廓516和516’的支柱508和508’。于是，支柱的侧壁表面面积(每单位衬底面积上可用的)是不同的。类似的效果可以通过将支柱在根据不同对称性的阵列中有序排列而实现。
在第二种备选中，具有相同截面轮廓的支柱502’和502”的高度是不同的。在该备选中，高度差源自沟槽536’和536”的不同深度。如上所述，例如通过支柱周围的不同空间间隔来控制该深度，给出不同的蚀刻速度。在这方面，根据本发明的电极可以与包括具有传统非异形截面的支柱的电极相组合，尽管需要对蚀刻深度进行调整以适应其机械稳定性。
在第三种变体中，把具有不同类型电极的元件进行组合。例如，元件502具有包括支柱508的电极，元件502”’具有包括沟槽或细孔536”’而没有支柱的电极。蚀刻深度会独立地受到沟槽或细孔的截面尺寸的影响。另外，可以集成具有板电极的元件。
优选地，设计元件使得所有沟槽、细孔、空腔或支柱具有相似的深度和长度。因此，附加材料层在第一电极顶部上的沉积以各种元件内的相同速度和质量而进行。
在具有多个元件的器件的实施例中，它们具有相似的类型，即它们例如为电容器或二极管。备选地，元件具有不同的类型。可以使用或不使用如上文所述的其他无源或有源元件而将多个元件电耦合或连接，以形成集成电路，使得器件能够执行特定的电功能。该器件也被称作有源管芯。
在一个实施例中，该器件或有源管芯是包括存储器的集成电路600。如图6A中所示，该存储器包括由多个存储器单元组成的阵列，这些存储器单元连接在多个字线697、多个位线604和多个板线(plateline)658之间，使得每一个存储器单元连接在一个字线、一个位线和一个板线之间。线阵列与***电路601相连，该电路用于根据已知方法的存储器阵列驱动。
每一个存储器单元包括晶体管690和存储电容器602。晶体管可以用于选择性地对单独的存储电容器进行读写。如本领域的技术人员所公知，数据保持时间取决于存储电容器的大小。由于晶体管尺寸不断减小，需要在这些存储器件中准备每单位衬底面积上增大的电容。
图6B示出了半导体衬底644中位于场氧化物696之间的两个存储单元。每一个晶体管690具有用于字线的栅极697。晶体管共享与位线相连的沟道端695。它们中的每一个均具有与第一电极604相连的沟道端693，该第一电极604具有存储电容器602的支柱608。所有栅极和电极被隔离物694电隔离。电介质层652覆盖每一个第一电极604，该电介质层652把第一电极与形成板线的第二电极658电隔离。
注意，在制造期间，当第二电极层658还没有被沉积时，支柱608是未嵌入沟槽或细孔中的自由直立结构。因此，其结构上的优点不仅在于较高的电容密度，而且在于增大了器件600的产出率。根据本实施例的器件，第一电极604的第一表面不在衬底表面的水平面上，而且支柱不垂直于该表面而延伸。
可以根据本发明来设计电容器，并根据已知的半导体制造方法来制造，例如US5,821,142、US5,204,280、US5,336,630或US6,924,526B2中所描述的方法。电容器可以具有与上文所述很大的相似度，然而电极层和/或辅助层或电介质层的厚度以及截面尺寸将会较小。本领域的技术人员将会知晓如何向器件提供用于驱动存储器阵列的***电路。所描述的器件具有更好的数据保持特性，并允许存储器技术的更好缩减。
根据本发明的其他器件或有源管芯包括：收发机、功率放大器、用于TV或移动应用的IC、滤波器、匹配单元、电荷泵或DC-DC转换器。本领域的技术人员将会知晓其他应用。
在一个实施例中，该器件是有源管芯，也被称作平台器件(platform device)或互连器件。该互连器件实现了一个或更多个有源管芯或其他无源管芯的电互连，以在所谓的半导体器件的组件中实现复杂的电功能。该组件也被称为***级封装。这些功能可以成本有效的方式在这些组件中实现，因为不是所有的电功能都需要在单个管芯中实现，否则会需要一个非常复杂和昂贵的制造工艺。因此，例如使用不同优化的工艺来准备要互连的管芯。在单独工艺中完成装配。
图7以图解截面视图示出了组件780的示例。该组件780包括有源器件700、互连器件782。该组件使用双倒装晶片(flip chip)结构，其中器件700通过泵786与互连器件782电连接，而互连器件782通过泵788与引线框(leadframe)784电连接。泵786例如是金泵，而泵788例如是SAC(锡-银-铜合金)的焊接泵。该电互连是借助于导电过孔785的穿过衬底的连接。整个组件封装在模子789中，以准备好使用***级封装组件。本领域的技术人员可以想到其他这样的组件，包括具有多于两个器件的组件。
本领域的技术人员可以想到具有根据本发明的器件的多种不同的组件结构。
优选地，使用比用于有源管芯(例如700)的更简单和更低成本的工艺来制造互连管芯或无源管芯(例如782)。该无源管芯例如可以根据WO2004/114397来准备。此外，无源或互连管芯可以包括用于执行附加电功能的集成电路，其包括例如上文描述的根据本发明的元件。例如，无源管芯可以具有用于缓冲的大电容器，或如上文所述的能量源。备选地，可以存在线圈。特别地，如电池的器件难以集成到通过标准CMOS技术准备的有源管芯中，这是因为它需要与CMOS制造非常不同的材料层。除了所有种类的元件，能够集成穿过无源管芯的衬底的过孔(例如785)。这可以根据例如WO2004/114397中所公开的内容来进行。这些过孔实现了无源管芯衬底的不同侧上存在的多个管芯之间的电互连。
装配技术是灵活的、通用的和成本有效的。根据本发明的器件将会提供具有新的、改进的和先前未获得的属性的无源管芯，例如具有电容密度为300nF/mm2或更大的较大电容器，或较长寿命的电池。于是，该器件实现了针对更宽应用领域的新组件。
应当注意，上述实施例示出而不是限制本发明，而且本领域的技术人员在不背离所附权利要求的范围的前提下，能够设计多种备选实施例。在权利要求中，位于括号之间的任何附图标记不应解释为限制权利要求。词“包括”不排除除了权利要求中所列出的元件或步骤之外的其他元件或步骤的存在。元件之前的词“一”或“一个”不排除多个该元件的存在。在列举若干装置的设备权利要求中，这些装置中的若干可以由同一项硬件来体现。起码的事实是，互不相同的从属权利要求中列举的特定措施并不表示这些措施的组合不能产生优点。

Claims (14)

1.一种包括电元件(102)的电器件(100)，所述电元件包括具有第一表面(106)和支柱(108)的第一电极(104)，所述支柱从所述第一表面沿第一方向(110)延伸，所述支柱具有从所述第一表面平行于所述第一方向而测量的长度，所述支柱具有垂直于所述第一方向的截面(112)，而且所述支柱具有侧壁表面(114)，所述侧壁表面围绕所述支柱并且在所述第一方向上延伸，其特征在于，所述支柱包括沿着所述支柱的长度的至少一部分延伸的刻痕(116)和突出(118)中任意一个，以赋予所述支柱(108)改进的机械稳定性。
2.根据权利要求1所述的电器件，其特征在于，所述侧壁表面包括第一区域(228)和第二区域(230)，这两个区域沿着与第一方向(110)平行的线彼此邻接，所述第一和第二区域限定了彼此之间的钝倾角(232)。
3.根据权利要求1或2所述的电器件，其特征在于，所述侧壁表面(114)是平滑表面。
4.根据权利要求1至3中任意一项所述的电器件，其特征在于，所述截面(112)具有对称轮廓。
5.根据权利要求1至4中任意一项所述的电器件，其特征在于，所述截面(112)具有沿所述支柱(108)的长度恒定的面积。
6.根据权利要求1至4中任意一项所述的电器件，其特征在于，所述截面(112)具有沿所述支柱(108)的整个长度相同的形状。
7.根据权利要求1至4中任意一项所述的电器件，其特征在于，所述支柱(108)具有大于30的纵横比。
8.根据权利要求1至7中任意一项所述的电器件，其特征在于，所述元件(302，402，502，502’，502”，602)包括具有多个支柱(308，408，508，508’，508”，608)的第一电极(304，404，504，504’，504”，604)。
9.根据权利要求1或8所述的电器件(400)，其特征在于，所述电元件(402，602)包括第二电极(458，658)和第一辅助层(452，652)，所述第一辅助层被设置为把所述第二电极与所述第一电极分离。
10.根据权利要求9所述的电器件(400)，其特征在于，所述元件(402)包括至少一个附加电极(454)和一个附加辅助层(456)，所述附加层被设置为至少部分地位于所述第一电极(404)和所述第二电极(458)之间，所述附加电极通过所述第一辅助层和附加辅助层的至少一部分彼此分离以及与所述第一和第二电极分离。
11.根据权利要求1、8、9或10所述的电器件(500)，其特征在于，所述器件包括具有相同类型的多个元件(502，502’，502”)。
12.根据权利要求1、8、9、10或11所述的电器件，其特征在于，所述器件包括具有半导体的衬底(444，544)，而且所述第一电极(404，504，504’，504”，504”’)是所述半导体的一部分。
13.根据权利要求1、8、9、10或11所述的电器件(600)，其特征在于，所述器件是集成电路，而且所述元件(602)是存储单元存储电容器。
14.一种组件(780)，包括根据权利要求1、8、9、10或11所述的电器件(782)以及至少一个集成电路(700)，其特征在于，所述器件与所述至少一个集成电路电耦合。
CN200780025065XA 2006-05-02 2007-04-30 包括改进的电极的电器件及其制造方法 Active CN101484976B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06300422.0 2006-05-02
EP06300422 2006-05-02
PCT/IB2007/051598 WO2007125510A2 (en) 2006-05-02 2007-04-30 Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability

Publications (2)

Publication Number Publication Date
CN101484976A true CN101484976A (zh) 2009-07-15
CN101484976B CN101484976B (zh) 2011-02-23

Family

ID=38596260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780025065XA Active CN101484976B (zh) 2006-05-02 2007-04-30 包括改进的电极的电器件及其制造方法

Country Status (6)

Country Link
US (1) US8283750B2 (zh)
EP (1) EP2018660B1 (zh)
JP (2) JP2009535835A (zh)
CN (1) CN101484976B (zh)
TW (1) TWI451561B (zh)
WO (1) WO2007125510A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082082B (zh) * 2009-11-30 2012-11-07 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法
CN108807669A (zh) * 2017-04-26 2018-11-13 三星电机株式会社 电容器和具有该电容器的板
CN110648911A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN112005348A (zh) * 2018-04-26 2020-11-27 株式会社村田制作所 包括具有三曲腿柱的部件的电子产品以及相应的制造方法
CN112349835A (zh) * 2019-08-09 2021-02-09 罗姆股份有限公司 芯片部件
CN117878106A (zh) * 2024-03-12 2024-04-12 苏州苏纳光电有限公司 硅电容电极结构及硅电容
CN117894796A (zh) * 2024-03-12 2024-04-16 苏州苏纳光电有限公司 硅电容电极结构及硅电容

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007131967A1 (en) 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
US8067840B2 (en) 2006-06-20 2011-11-29 Nxp B.V. Power amplifier assembly
WO2009150600A1 (en) * 2008-06-09 2009-12-17 Nxp B.V. Enhanced surface area structure
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
CN102132367B (zh) 2008-08-26 2012-07-25 Nxp股份有限公司 电容器及其制造方法
WO2010038174A1 (en) * 2008-09-30 2010-04-08 Nxp B.V. Robust high aspect ratio semiconductor device
WO2010043991A1 (en) * 2008-10-14 2010-04-22 Nxp B.V. 3d electrochemical device
US8395267B2 (en) 2008-10-30 2013-03-12 Nxp B.V. Through-substrate via and redistribution layer with metal paste
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8492874B2 (en) 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
US8896521B2 (en) * 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
CA2969474C (en) 2015-01-05 2019-07-30 E Ink Corporation Electro-optic displays, and methods for driving same
US10197883B2 (en) 2015-01-05 2019-02-05 E Ink Corporation Electro-optic displays, and methods for driving same
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9876200B2 (en) 2015-08-07 2018-01-23 International Business Machines Corporation All-silicon hermetic package and processing for narrow, low-profile microbatteries
US9647057B2 (en) 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
EP3297024A1 (en) * 2016-09-20 2018-03-21 Ipdia 3d-capacitor structure
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
EP3428955A1 (en) 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
EP3518426B1 (en) * 2018-01-30 2023-04-19 Nxp B.V. Rf switch
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
EP3561859B1 (en) * 2018-04-26 2020-11-25 Murata Manufacturing Co., Ltd. Electronic product comprising a component having triskelion-pillars, and corresponding fabrication method
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
JP7021021B2 (ja) * 2018-07-25 2022-02-16 日産自動車株式会社 半導体装置及びその製造方法
EP3621119A1 (en) * 2018-09-04 2020-03-11 Murata Manufacturing Co., Ltd. Method for forming an electronic product comprising two capacitors having different dielectric thicknesses, and corresponding electronic product
EP3632504B1 (en) 2018-10-04 2022-11-30 Murata Manufacturing Co., Ltd. Implementable semiconductor device, comprising an electrode and capacitor, and corresponding manufacturing method
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102153078B1 (ko) * 2018-11-29 2020-09-07 (주)위드멤스 트렌치 커패시터 및 그 제조 방법, 이에 구비되는 베이스 부재
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
WO2020217850A1 (ja) * 2019-04-24 2020-10-29 株式会社村田製作所 キャパシタ
JP7506515B2 (ja) 2019-08-09 2024-06-26 ローム株式会社 チップ部品
KR102262273B1 (ko) 2019-12-03 2021-06-09 (주)위드멤스 건식 식각에 의한 커패시터 및 이의 제조 방법
EP3849286A1 (en) 2020-01-09 2021-07-14 Murata Manufacturing Co., Ltd. Electronic device with differential transmission lines equipped with 3d capacitors supported by a base, and corresponding manufacturing method
EP3866190A1 (en) 2020-02-17 2021-08-18 Murata Manufacturing Co., Ltd. Semiconductor structure with crack-blocking three-dimensional structure
JP7396947B2 (ja) * 2020-03-27 2023-12-12 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
EP3929947A1 (en) 2020-06-26 2021-12-29 Murata Manufacturing Co., Ltd. Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
CN114334832A (zh) * 2020-09-29 2022-04-12 长鑫存储技术有限公司 半导体结构及其形成方法
EP3992999A1 (en) 2020-10-30 2022-05-04 Murata Manufacturing Co., Ltd. An electrical device comprising a capacitor wherein the dielectric comprises anodic porous oxide, and the corresponding manufacturing method
EP4016566B1 (en) 2020-12-15 2023-08-02 Murata Manufacturing Co., Ltd. An electrical device comprising a 3d capacitor and a region surrounded by a through opening
US12033806B2 (en) 2021-07-09 2024-07-09 Sk Keyfoundry Inc. Method of manufacturing a trench capacitor with wafer bow
EP4142133A1 (en) 2021-08-30 2023-03-01 Murata Manufacturing Co., Ltd. An electrical device comprising an ac voltage divider and capacitors arranged in integrated components
EP4184537A1 (en) 2021-11-18 2023-05-24 Murata Manufacturing Co., Ltd. An electrical device comprising stacked capacitive structures with electrodes connected from bottom to top and top to bottom
TWI799061B (zh) 2022-01-07 2023-04-11 力晶積成電子製造股份有限公司 電容器結構及其製造方法
EP4254449A1 (en) 2022-03-31 2023-10-04 Murata Manufacturing Co., Ltd. An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
WO2024005859A1 (en) * 2022-06-28 2024-01-04 Microchip Technology Incorporated Multi-capacitor module including a nested metal-insulator-metal (mim) structure
EP4376064A1 (en) 2022-11-25 2024-05-29 Murata Manufacturing Co., Ltd. A method for obtaining an integrated device comprising using an etching mask to define dicing lines

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906296A (en) * 1969-08-11 1975-09-16 Nasa Stored charge transistor
JPH021967A (ja) * 1988-06-09 1990-01-08 Sharp Corp 半導体メモリ素子
JPH088341B2 (ja) * 1989-10-06 1996-01-29 三菱電機株式会社 半導体記憶装置
JPH04354316A (ja) * 1991-05-31 1992-12-08 Sumitomo Electric Ind Ltd コンデンサ素子
TW221720B (zh) * 1991-11-15 1994-03-11 Gold Star Co
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
KR960005246B1 (ko) * 1992-10-21 1996-04-23 현대전자산업주식회사 캐패시터의 저장전극 제조방법
US5821142A (en) * 1996-04-08 1998-10-13 Vanguard International Semiconductor Method for forming a capacitor with a multiple pillar structure
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
TW388123B (en) * 1997-09-02 2000-04-21 Tsmc Acer Semiconductor Mfg Co Method of producing DRAM capacitance and structure thereof
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
JP4223189B2 (ja) * 2000-12-26 2009-02-12 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6617222B1 (en) * 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
KR100721579B1 (ko) * 2002-12-30 2007-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
JP2005005465A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 半導体記憶装置及びその製造方法
ATE427560T1 (de) 2003-06-20 2009-04-15 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
US20070026309A1 (en) 2003-09-15 2007-02-01 Koninklijke Philips Electronics N.V. Electrochemical energy source, electronic device and method of manufacturing said energy source
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
DE10358299A1 (de) 2003-12-12 2005-07-14 Infineon Technologies Ag Kondensatorbauelement
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
JP2005260090A (ja) * 2004-03-12 2005-09-22 Philtech Inc 半導体装置
WO2007054858A2 (en) 2005-11-08 2007-05-18 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082082B (zh) * 2009-11-30 2012-11-07 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法
CN108807669A (zh) * 2017-04-26 2018-11-13 三星电机株式会社 电容器和具有该电容器的板
CN108807669B (zh) * 2017-04-26 2022-01-25 三星电机株式会社 电容器和具有该电容器的板
CN112005348A (zh) * 2018-04-26 2020-11-27 株式会社村田制作所 包括具有三曲腿柱的部件的电子产品以及相应的制造方法
CN110648911A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN110648911B (zh) * 2018-06-27 2023-05-26 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN112349835A (zh) * 2019-08-09 2021-02-09 罗姆股份有限公司 芯片部件
CN117878106A (zh) * 2024-03-12 2024-04-12 苏州苏纳光电有限公司 硅电容电极结构及硅电容
CN117894796A (zh) * 2024-03-12 2024-04-16 苏州苏纳光电有限公司 硅电容电极结构及硅电容
CN117878106B (zh) * 2024-03-12 2024-05-28 苏州苏纳光电有限公司 硅电容电极结构及硅电容
CN117894796B (zh) * 2024-03-12 2024-05-28 苏州苏纳光电有限公司 硅电容电极结构及硅电容

Also Published As

Publication number Publication date
TWI451561B (zh) 2014-09-01
TW200810085A (en) 2008-02-16
CN101484976B (zh) 2011-02-23
JP5732085B2 (ja) 2015-06-10
US8283750B2 (en) 2012-10-09
JP2009535835A (ja) 2009-10-01
JP2013141003A (ja) 2013-07-18
US20100230787A1 (en) 2010-09-16
EP2018660B1 (en) 2020-03-25
WO2007125510A2 (en) 2007-11-08
EP2018660A2 (en) 2009-01-28
WO2007125510A3 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
CN101484976B (zh) 包括改进的电极的电器件及其制造方法
US8227847B2 (en) Ultra high density capacity comprising pillar-shaped capacitors formed on both sides of a substrate
US11127728B2 (en) Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
CN108140643B (zh) 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
US10937801B2 (en) Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
US20170148811A1 (en) Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US20170148810A1 (en) Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US10748894B2 (en) Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same
US12010827B2 (en) Apparatuses including capacitors and related systems
US10797070B2 (en) Three-dimensional memory device containing a replacement buried source line and methods of making the same
KR20040074004A (ko) 종형 트랜지스터 셀 및 트랜지스터 제어 메모리 셀의 제작방법 및 그 구조
CN111108619B (zh) 电容器、包含电容器的集成组合件和形成集成组合件的方法
US20200258896A1 (en) Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same
US10923496B2 (en) Three-dimensional memory device containing a replacement buried source line and methods of making the same
US7456461B2 (en) Stacked capacitor array and fabrication method for a stacked capacitor array
WO2022115227A1 (en) An array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US9589964B1 (en) Methods of fabricating semiconductor devices
US20220254804A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US7112487B2 (en) Method for fabricating a stacked capacitor array having a regular arrangement of a plurality of stacked capacitors
US20220254728A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US8143659B2 (en) Vertical trench capacitor, chip comprising the capacitor, and method for producing the capacitor
US20070037349A1 (en) Method of forming electrodes
WO2022142178A1 (zh) 存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160829

Address after: Caen, France

Patentee after: Ai Pudiya company

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CP01 Change in the name or title of a patent holder

Address after: Caen, France

Patentee after: Murata integrated passive solutions company

Address before: Caen, France

Patentee before: Ai Pudiya company

CP01 Change in the name or title of a patent holder