CN101464921B - 一种生成芯片工艺调整的测试向量的方法及*** - Google Patents
一种生成芯片工艺调整的测试向量的方法及*** Download PDFInfo
- Publication number
- CN101464921B CN101464921B CN2008102474933A CN200810247493A CN101464921B CN 101464921 B CN101464921 B CN 101464921B CN 2008102474933 A CN2008102474933 A CN 2008102474933A CN 200810247493 A CN200810247493 A CN 200810247493A CN 101464921 B CN101464921 B CN 101464921B
- Authority
- CN
- China
- Prior art keywords
- file
- timing path
- path
- crucial
- crucial timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种生成芯片工艺调整的测试向量的方法及***。所述方法包括:A、根据网表和约束对芯片进行静态时序分析;B、对静态时序分析报告进行分解,生成包括关键时序路径和路径中各节点的输出信号的报告文件;C、运行功能测试程序来对芯片的网表进行仿真,并输出波形文件;D、根据所述报告文件和波形文件判断关键时序路径是否被完全驱动,若是,进入步骤E,否则,记录被部分驱动的路径的起点和终点,并在所述约束中增加所述起点和终点信息后返回步骤A;E、在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述波形文件生成测试向量。依照本发明,不需要人工分析仿真波形,能够自动生成测试向量,有效提高了测试向量的生成速度。
Description
技术领域
本发明属于芯片设计及测试技术领域,尤其涉及一种生成芯片工艺调整的测试向量的方法及***。
背景技术
在芯片设计的功能达到设计的指标,进行大规模的量产的时候,对芯片的功能测试是一个必不可少的环节。参照图1,目前的芯片性能测试主要是通过计算设备对芯片的网表进行仿真,来生成测试向量;然后将测试向量下载到测试机;测试机根据测试向量驱动芯片的输入信号,同时检测芯片的输出信号,根据芯片的输出信号和测试向量做比较就可以知道芯片是不是能正常的工作了。
工艺调整是芯片量产前一个必不可少的过程,它首先根据不同的工艺的流程,生产出相同功能但是工艺稍微有所不同的几个批次的芯片。然后利用芯片的性能测试向量测试来检测分析这些芯片的性能,最后根据芯片的性能,良品率和生产成本来选择一个比较合适的工艺进行量产。
芯片的性能测试向量主要是对芯片关键时序路径的驱动来实现。现有测试向量的生成方法为:首先通过对芯片进行静态时序分析,得到芯片内部的所有关键时序路径;然后依靠分析电路逻辑,运行大量的功能测试程序,并且由人工分析波形来确认芯片内部关键时序路径是否被驱动;根据被驱动的关键时序路径对应的输入生成测试向量。
现有技术的缺点在于,需要人工看波形进行分析,测试向量的生成费时且不准确。
发明内容
本发明所要解决的技术问题是提供一种生成芯片工艺调整的测试向量的方法及***,以提高测试向量的生成速度,以及,提高所生成的测试向量的准确性。
为解决上述技术问题,本发明提供技术方案如下:
一种生成芯片工艺调整的测试向量的***,包括:
静态时序分析装置,用于根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告;
路径分析装置,用于对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件;
仿真装置,用于运行功能测试程序来对芯片的网表进行仿真,并输出波形文件;
路径驱动检测装置,用于根据所述报告文件和波形文件来判断关键时序路径的驱动情况,记录被完全驱动的关键时序路径,以及,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后重新触发所述静态时序分析装置;
判断装置,用于判断所述被完全驱动的关键时序路径是否满足工艺调整要求;
测试向量生成装置,用于在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量。
上述的***,其中,所述判断装置还用于,在确定所述被完全驱动的关键时序路径不满足工艺调整要求时,对功能测试程序进行更新后重新触发所述仿真装置。
上述的***,其中,所述路径分析装置生成多个报告文件,每个报告文件对应于一条关键时序路径。
上述的***,其中,所述路径驱动检测装置根据所述报告文件和波形文件来判断关键时序路径的驱动情况包括:
将所述报告文件转换为机器验证语言形式的检测文件,并在所述检测文件中增加多个标志,每个标志对应于所述关键时序路径中的一个节点;
根据所述波形文件确定所述关键时序路径中各节点实际的输出信号,判断所述实际的输出信号与所述检测文件中记录的对应节点的输出信号是否一致,若是,将相应的标志设置为真;
在所述检测文件中所有的标志均为真时,确定相应的关键时序路径被完全驱动;
在所述检测文件中的标志不全为真,且起点和终点对应的标志均为真时,确定相应的关键时序路径被部分驱动。
上述的***,其中,所述测试向量生成装置根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量包括:
根据所述波形文件找到驱动所述被完全驱动的关键时序路径的输入;
根据所述找到的输入生成测试向量。
一种生成芯片工艺调整的测试向量的方法,包括如下步骤:
A、根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告;
B、对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件;
C、运行功能测试程序来对芯片的网表进行仿真,并输出波形文件;
D、根据所述报告文件和波形文件来判断关键时序路径是否被完全驱动,若是,进入步骤E,否则,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后返回步骤A;
E、判断所述被完全驱动的关键时序路径是否满足工艺调整要求;
F、在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量。
与现有技术相比,本发明的有益效果是:不需要人工分析仿真波形,能够自动生成测试向量,有效提高了测试向量的生成速度以及所生成的测试向量的准确性。
附图说明
图1为现有技术中对一个芯片进行测试的示意图;
图2为本发明实施例的生成芯片工艺调整的测试向量的***示意图;
图3为本发明实施例的生成芯片工艺调整的测试向量的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图及具体实施例对本发明进行详细描述。
参照图2,本发明实施例的生成芯片工艺调整的测试向量的***包括:静态时序分析装置、路径分析装置、仿真装置、路径驱动检测装置、判断装置和测试向量生成装置。
静态时序分析装置,用于根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告。静态时序分析报告中包括各个时钟域上的关键时序路径信息,以及所述关键时序路径中各节点的采样信息(即输出信号)。输入到静态时序分析装置的网表相同,但输入的约束不同时,将产生不同的静态时序分析报告。如何根据网表和约束对芯片进行静态时序分析为现有技术,这里不作赘述。
路径分析装置,用于对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件。路径分析装置对静态时序分析报告进行分解后,列出每一条关键时序路径,将每条关键时序路径以及其中各节点的输出信号放到相应的报告文件中,也就是说,路径分析装置生成多个报告文件,每个报告文件对应于一条关键时序路径。
仿真装置,用于运行功能测试程序来对芯片的网表进行仿真,并输出波形文件。对于片上***(SOC)的设计来说,关键时序路径一般都位于可编程处理器的内部,所以根据可编程处理器的指令集合,来编写功能测试程序,使得该测试程序覆盖可编程处理器的大部分指令。由于测试人员和设计人员可能不是一个人,所以这个功能测试程序可以是高级语言的程序,并最好是实现一个比较复杂的算法,如快速傅立叶变化、Fir滤波算法等;当然,也可以采用DSP的性能检测的程序。
路径驱动检测装置,用于根据所述报告文件和波形文件来判断关键时序路径的驱动情况,记录被完全驱动的关键时序路径,以及,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后重新触发所述静态时序分析装置。
本实施例中路径驱动检测的基本原理为:由于每条关键时序路径的起点和终点都是寄存器或者存储器等时序器件,同时这两个时序器件的时钟具有固定的相位关系,在通过仿真装置进行仿真(运行功能测试程序)后,利用起点时序器件的时钟沿作为判断点,检查这条关键时序路径上的每一个组合逻辑器件的输出是否发生变化,同时检查这个变化是否跟所述报告文件中对应的输出信号一致,根据检查结果判断该关键时序路径是否被覆盖。
具体地,所述路径驱动检测装置根据所述报告文件和波形文件来判断关键时序路径的驱动情况包括:
(1)将所述报告文件转换为机器验证语言形式的检测文件,并在所述检测文件中增加多个标志,每个标志对应于所述关键时序路径中的一个节点。
所述机器验证语言可以为E语言,每个E语言的检测文件对应于一个报告文件。
(2)根据所述波形文件确定所述关键时序路径中各节点实际的输出信号,判断所述实际的输出信号与所述检测文件中记录的对应节点的输出信号是否一致,若是,将相应的标志设置为真。
所谓实际的输出信号,是指由仿真装置运行功能测试程序后各节点的输出信号,该输出信号可以从波形文件得到;而检测文件中记录的输出信号是由静态时序分析装置生成,并由路径分析装置提取到的相应节点的输出信号。
(3)在所述检测文件中所有的标志均为真时,确定相应的关键时序路径被完全驱动;在所述检测文件中的标志不全为真,且起点和终点对应的标志均为真时,确定相应的关键时序路径被部分驱动。本发明中,所谓被部分驱动,是指起点和终点时序器件都同时发生了变化,但是中间的某些组合逻辑器件并没有发生变化的情况。
如果检测到某条关键时序路径被完全驱动,则由判断装置进行判断,确定该路径是否满足工艺调整要求,在满足要求时再由测试向量生成装置来生成测试向量。
如果检测到某条关键时序路径被部分驱动,则记录这条路经的起点和终点,并更新输入到静态时序分析装置中的约束,即:在所述约束中增加所述起点和终点信息。所述静态时序分析装置根据输入的网表以及新的约束重新进行静态时序分析,生成新的静态时序分析报告,报告出在起点和终点之间所有的关键时序路径。然后,再启动路径分析装置、仿真装置、路径驱动检测装置,如此,通过迭代的方式找到被覆盖的关键时序路径,并通过判断装置和测试向量装置生成最终的满足要求的测试向量。
判断装置,用于判断所述被完全驱动的关键时序路径是否满足工艺调整要求。如果不满足要求,则可以调整功能测试程序,重新进行仿真及检测,直到找到达到要求的关键时序路径。
测试向量生成装置,用于在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量。具体为:根据所述波形文件找到驱动所述被完全驱动的关键时序路径的输入;根据所述找到的输入生成芯片工艺调整所需要的测试向量。
参照图3,本发明实施例的生成芯片工艺调整的测试向量的方法包括如下步骤:
步骤301:根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告;
静态时序分析报告中包括各个时钟域上的关键时序路径信息,以及所述关键时序路径中各节点的采样信息(即输出信号)。在进行静态时序分析时,输入的网表相同,但输入的约束不同时,将产生不同的静态时序分析报告。
步骤302:对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件;
对静态时序分析报告进行分解后,列出每一条关键时序路径,将每条关键时序路径以及其中各节点的输出信号放到相应的报告文件中,也就是说,通过本步骤生成多个报告文件,每个报告文件对应于一条关键时序路径。
步骤303:运行功能测试程序来对芯片的网表进行仿真,并输出波形文件。
对于片上***(SOC)的设计来说,关键时序路径一般都位于可编程处理器的内部,所以根据可编程处理器的指令集合,来编写功能测试程序,使得该测试程序覆盖可编程处理器的大部分指令。由于测试人员和设计人员可能不是一个人,所以这个功能测试程序可以是高级语言的程序,并最好是实现一个比较复杂的算法,如快速傅立叶变化、Fir滤波算法等;当然,也可以采用DSP的性能检测的程序。
步骤304~305:根据所述报告文件和波形文件来判断关键时序路径是否被完全驱动,若是,进入步骤306,否则,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后返回步骤301;
路径驱动检测的基本原理为:由于每条关键时序路径的起点和终点都是寄存器或者存储器等时序器件,同时这两个时序器件的时钟具有固定的相位关系,在进行仿真(运行功能测试程序)后,利用起点时序器件的时钟沿作为判断点,检查这条关键时序路径上的每一个组合逻辑器件的输出是否发生变化,同时检查这个变化是否跟所述报告文件中对应的输出信号一致,根据检查结果判断该关键时序路径是否被覆盖。
具体地,根据所述报告文件和波形文件来判断关键时序路径是否被完全驱动包括:
将所述报告文件转换为机器验证语言形式的检测文件,并在所述检测文件中增加多个标志,每个标志对应于所述关键时序路径中的一个节点;
根据所述波形文件确定所述关键时序路径中各节点实际的输出信号,判断所述实际的输出信号与所述检测文件中记录的对应节点的输出信号是否一致,若是,将相应的标志设置为真;
在所述检测文件中所有的标志均为真时,确定相应的关键时序路径被完全驱动;
在所述检测文件中的标志不全为真,且起点和终点对应的标志均为真时,确定相应的关键时序路径被部分驱动。
如果检测到某条关键时序路径被完全驱动,则进一步判断该路径是否满足工艺调整要求,在满足要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量(步骤308)。
如果检测到某条关键时序路径被部分驱动,则记录这条路经的起点和终点,在所述约束中增加所述起点和终点信息;根据网表以及新的约束重新进行静态时序分析,生成新的静态时序分析报告,报告出在起点和终点之间所有的关键时序路径。然后,重新运行从步骤302开始的步骤,如此,通过迭代的方式找到被覆盖的关键时序路径,并生成最终的满足要求的测试向量。
步骤306~307:判断所述被完全驱动的关键时序路径是否满足工艺调整要求,若是,进入步骤308,否则,对功能测试程序进行更新后返回步骤303。
也就是说,如果不满足要求,则可以调整功能测试程序,重新进行仿真及检测,直到找到达到要求的关键时序路径为止。
步骤308:在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量;
本步骤中,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量包括:
根据所述波形文件找到驱动所述被完全驱动的关键时序路径的输入;
根据所述找到的输入生成测试向量。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非限制,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神范围,其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种生成芯片工艺调整的测试向量的***,其特征在于,包括:
静态时序分析装置,用于根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告;
路径分析装置,用于对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件;
仿真装置,用于运行功能测试程序来对芯片的网表进行仿真,并输出波形文件;
路径驱动检测装置,用于根据所述报告文件和波形文件来判断关键时序路径的驱动情况,记录被完全驱动的关键时序路径,以及,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后重新触发所述静态时序分析装置;
判断装置,用于判断所述被完全驱动的关键时序路径是否满足工艺调整要求,在确定所述被完全驱动的关键时序路径不满足工艺调整要求时,对功能测试程序进行更新后重新触发所述仿真装置;
测试向量生成装置,用于在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量;
其中,所述路径驱动检测装置根据所述报告文件和波形文件来判断关键时序路径的驱动情况包括:
将所述报告文件转换为机器验证语言形式的检测文件,并在所述检测文件中增加多个标志,每个标志对应于所述关键时序路径中的一个节点;
根据所述波形文件确定所述关键时序路径中各节点实际的输出信号,判断所述实际的输出信号与所述检测文件中记录的对应节点的输出信号是否一致,若是,将相应的标志设置为真;
在所述检测文件中所有的标志均为真时,确定相应的关键时序路径被完全驱动;
在所述检测文件中的标志不全为真,且起点和终点对应的标志均为真时,确定相应的关键时序路径被部分驱动。
2.如权利要求1所述的***,其特征在于:
所述路径分析装置生成多个报告文件,每个报告文件对应于一条关键时序路径。
3.如权利要求1所述的***,其特征在于,所述测试向量生成装置根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量包括:
根据所述波形文件找到驱动所述被完全驱动的关键时序路径的输入;
根据所述找到的输入生成测试向量。
4.一种生成芯片工艺调整的测试向量的方法,其特征在于,包括如下步骤:
A、根据网表和约束对芯片进行静态时序分析,生成静态时序分析报告;
B、对所述静态时序分析报告进行分解,生成包括关键时序路径和关键时序路径中各节点的输出信号的报告文件;
C、运行功能测试程序来对芯片的网表进行仿真,并输出波形文件;
D、根据所述报告文件和波形文件来判断关键时序路径是否被完全驱动,若是,进入步骤E,否则,记录被部分驱动的关键时序路径的起点和终点,并在所述约束中增加所述起点和终点信息后返回步骤A;
E、判断所述被完全驱动的关键时序路径是否满足工艺调整要求,在确定所述被完全驱动的关键时序路径不满足工艺调整要求时,对功能测试程序进行更新后返回步骤C;
F、在所述被完全驱动的关键时序路径满足工艺调整要求时,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量;
步骤D中,根据所述报告文件和波形文件来判断关键时序路径是否被完全驱动包括:
将所述报告文件转换为机器验证语言形式的检测文件,并在所述检测文件中增加多个标志,每个标志对应于所述关键时序路径中的一个节点;
根据所述波形文件确定所述关键时序路径中各节点实际的输出信号,判断所述实际的输出信号与所述检测文件中记录的对应节点的输出信号是否一致,若是,将相应的标志设置为真;
在所述检测文件中所有的标志均为真时,确定相应的关键时序路径被完全驱动;
在所述检测文件中的标志不全为真,且起点和终点对应的标志均为真时,确定相应的关键时序路径被部分驱动。
5.如权利要求4所述的方法,其特征在于:
步骤B中,对所述静态时序分析报告进行分解后生成多个报告文件,每个报告文件对应于一条关键时序路径。
6.如权利要求4所述的方法,其特征在于,步骤F中,根据所述被完全驱动的关键时序路径以及所述波形文件生成测试向量包括:
根据所述波形文件找到驱动所述被完全驱动的关键时序路径的输入;
根据所述找到的输入生成测试向量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102474933A CN101464921B (zh) | 2008-12-31 | 2008-12-31 | 一种生成芯片工艺调整的测试向量的方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102474933A CN101464921B (zh) | 2008-12-31 | 2008-12-31 | 一种生成芯片工艺调整的测试向量的方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101464921A CN101464921A (zh) | 2009-06-24 |
CN101464921B true CN101464921B (zh) | 2010-09-29 |
Family
ID=40805496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102474933A Expired - Fee Related CN101464921B (zh) | 2008-12-31 | 2008-12-31 | 一种生成芯片工艺调整的测试向量的方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101464921B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101714010B (zh) * | 2009-10-28 | 2012-05-23 | 龙芯中科技术有限公司 | 跨时钟域的时序仿真***及方法 |
CN106407489B (zh) * | 2015-07-31 | 2019-11-22 | 展讯通信(上海)有限公司 | 一种时序约束检查方法 |
CN105488287B (zh) * | 2015-12-04 | 2019-02-26 | 上海兆芯集成电路有限公司 | 时序修正方法和电子装置 |
CN105954666B (zh) * | 2016-04-19 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 动态数据的快速写入方法 |
CN106096171A (zh) * | 2016-06-22 | 2016-11-09 | 深圳市紫光同创电子有限公司 | 基于静态分析的异步电路时序检查方法 |
CN108226743B (zh) * | 2016-12-22 | 2020-04-24 | 深圳市中兴微电子技术有限公司 | 一种测试向量的生成方法及装置 |
CN106650138B (zh) * | 2016-12-29 | 2019-11-19 | 北京华大九天软件有限公司 | 一种自动实现静态和动态时序分析对比的方法 |
CN106918773B (zh) * | 2017-03-01 | 2019-07-05 | 中国电子产品可靠性与环境试验研究所 | 工艺型硬件木马监测方法与装置 |
CN111241764B (zh) * | 2020-01-02 | 2022-09-13 | 上海航天计算机技术研究所 | 以处理器为核心的电路时序测量方法和装置 |
CN112613263B (zh) * | 2020-12-31 | 2023-03-03 | 成都海光微电子技术有限公司 | 仿真验证方法、装置、电子设备和计算机可读存储介质 |
CN115544929B (zh) * | 2022-11-30 | 2023-03-17 | 中科亿海微电子科技(苏州)有限公司 | 对fpga eda软件中路径时序延时的测试方法及装置 |
-
2008
- 2008-12-31 CN CN2008102474933A patent/CN101464921B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101464921A (zh) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101464921B (zh) | 一种生成芯片工艺调整的测试向量的方法及*** | |
US8214195B2 (en) | Testing in a hardware emulation environment | |
EP1790989B1 (en) | Test emulator, emulation program, and semiconductor device manufacturing method | |
KR20000029237A (ko) | 반도체 집적 회로 평가 시스템 | |
US20080263489A1 (en) | Method to identify and generate critical timing path test vectors | |
CN110865971A (zh) | Soc芯片的验证***及其方法 | |
JP2002215712A (ja) | Ic設計の検証方法 | |
KR20060005286A (ko) | 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법 | |
CN115828839A (zh) | 一种soc芯片***级验证***及方法 | |
CN106649101A (zh) | 一种ice自动化测试***及测试方法 | |
US20070061641A1 (en) | Apparatus and method for generating test driver | |
IL139029A (en) | System and method for identifying machines for final states and verifying circuit designs | |
CN116663462B (zh) | 断言验证方法、断言验证平台、电子设备及可读存储介质 | |
CN109885905B (zh) | 一种提高数字电路功能验证效率的验证*** | |
KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
JP2004527036A (ja) | ロジックシミュレーションを用いない複雑なicの設計検証法とその装置 | |
WO2021211899A1 (en) | Fast and scalable methodology for analog defect detectability analysis | |
CN116362198A (zh) | 一种提高芯片验证效率的方法、***、存储介质及计算设备 | |
CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
CN114692533A (zh) | 芯片eda仿真中检查时钟的方法及装置 | |
CN110765716A (zh) | 数字产品的仿真信号查看方法及*** | |
CN102254062A (zh) | 标准单元时序数据测试方法 | |
US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
Feng et al. | Design and application of reusable SoC verification platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20181231 |
|
CF01 | Termination of patent right due to non-payment of annual fee |