CN101452993A - 相变化存储元件及其制造方法 - Google Patents
相变化存储元件及其制造方法 Download PDFInfo
- Publication number
- CN101452993A CN101452993A CNA2007101989571A CN200710198957A CN101452993A CN 101452993 A CN101452993 A CN 101452993A CN A2007101989571 A CNA2007101989571 A CN A2007101989571A CN 200710198957 A CN200710198957 A CN 200710198957A CN 101452993 A CN101452993 A CN 101452993A
- Authority
- CN
- China
- Prior art keywords
- phase
- clearance wall
- cup
- mentioned metal
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000012782 phase change material Substances 0.000 claims abstract description 73
- 230000004888 barrier function Effects 0.000 claims description 59
- 230000008859 change Effects 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 150000001786 chalcogen compounds Chemical group 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910052703 rhodium Inorganic materials 0.000 claims description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 6
- 229910000763 AgInSbTe Inorganic materials 0.000 claims description 5
- 229910001215 Te alloy Inorganic materials 0.000 claims description 5
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 239000011737 fluorine Substances 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 27
- 230000008569 process Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000427 thin-film deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- BRGOCSWOKBOIOJ-UHFFFAOYSA-N N.[O-2].[Hf+4] Chemical compound N.[O-2].[Hf+4] BRGOCSWOKBOIOJ-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910006252 ZrON Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种相变化存储元件，包括：下电极；杯状导电结构，其中该杯状导电结构的底部与该下电极电连接，且该杯状导电结构具有不同的侧壁厚度；相变化材料间隙壁，该相变化材料间隙壁分别与该不同厚度的杯状导电结构侧壁接触；以及上电极与该相变化材料间隙壁电连接。
Description
技术领域
本发明涉及一种存储装置及其制造方法，特别有关于一种相变化存储装置及其制造方法。
背景技术
相变化存储(phase change memory，PCM)为64MB以下一代独立(stand-alone)非易失性存储的重要候选元件，该元件结构如何能够产生最佳的元件电热特性将是决定相变化存储能否取代闪存(flash memory)成为主流的重要研发方向。然而如何能够利用相同的存储半导体制造技术产生存储密度更高的非易失性存储是重要的发展方向。
为了增加存储的储存能力，一般来说，有两个方向可达到该目的：(1)在相同的单位面积上形成更多的存储单元，换言之，增加存储的集成度；(2)在单一存储单元内储存多元的字节(multi-bit value)。然而，自从微影蚀刻工艺上限制，同时限制了存储单元的微形化，因此使得在不大幅增加工艺复杂度的前提下，增加存储集成度是困难且不可行的。
为了使单一存储单元内储存多个字节，美国专利第US 6,927,410B2号提供一种具有多层分离相变化材料层的存储装置。请参照图1，该存储装置18包含下电极28、多个相变化材料层22形成于该下电极28之上、以及多个介电层24形成于任两相邻的相变化材料层22之间，以将该多个相变化材料层22分离，其中，该多个介电层24及相变化材料层22构成了多位可编程结构20。请参照图2，当提供不同时间长度的电流至上下电极26及28时(不同数目的加热脉冲)，会对该多个相变化材料层22形成不同程度的结晶化30，当所提供的电流时间愈久(加热脉冲的数目愈多)，就愈多层相变化材料转变成结晶相30，电阻也就愈低，如此一来，该存储装置18可藉由外加电流的编程，来形成多个字节。在该存储装置18中，存储的位值数目取决于相变化材料层22的数目。
然而，上述现有存储装置18为形成不同的位值，在进行编程时，需要对不同的存储单元提供不同强度的电流或不同的加热时间，如此一来，除了需要针对每一存储单元耦接控制单元外，且由于结晶后相变化材料层其电阻值的漂移，可能会使得存储单元产生错误，导致所储存的数据丧失。除此之外，最重要的是该存储装置的前一申请中存储愈多位就需镀膜相变化薄膜愈多层。这对于成本及竞争性的考量下，多位存储优势被镀膜及图形化(Patterning)成本掩盖。同时，蚀刻工艺将会较为复杂。较为理想及成本优势的制造方式是利用原来单层的相变化存储材料薄膜来形成多位存储架构。
基于上述，为解决上述问题，需要一种新颖的半导体装置，具有多位(multi-bit)的存储单元，以提升存储储存能力。
发明内容
本发明提供一种相变化存储元件，包括：下电极；杯状导电结构，其中该杯状导电结构的底部与该下电极电连接，且该杯状导电结构具有不同的侧壁厚度；相变化材料间隙壁，该相变化材料间隙壁分别与该不同厚度的杯状导电结构侧壁接触；以及，上电极，与该相变化材料间隙壁电连接。
根据本发明另一实施例，该相变化存储元件，包括：下电极；杯状导电结构，其中该杯状导电结构的底部与该下电极电连接；同时具有掺杂区域及非掺杂区域的相变化材料间隙壁，其中该相变化材料间隙壁分别以该掺杂区域及该非掺杂区域与杯状导电结构的不同侧壁接触；以及，上电极，与该相变化材料间隙壁电连接。
此外，本发明亦提供一种相变化存储元件的制造方法，包括下列步骤：提供基板，其上具有下电极；形成具有第一开口的第一绝缘层于该基板之上，其中该开口露出该下电极上表面；顺应性形成导电层于该基板上，并填入该第一开口，且形成第二开口；坦覆性形成第二绝缘层于该基板之上，并填满该第二开口；移除该第二开口内的部分第二绝缘层，使残留的第二绝缘层覆盖该第二开口内导电层的底部及至少一侧壁；对未被第二绝缘层覆盖的导电层进行微削工艺，使得未被第二绝缘层覆盖的导电层及被第二绝缘层覆盖的导电层具有不同的厚度；坦覆性形成第三绝缘层，并进行平坦化处理，使得该导电层经平坦化处理后，形成具有不同侧壁厚度的杯状导电结构；以及形成相变化材料间隙壁，其中该相变化材料间隙壁分别与该杯状导电结构的不同厚度的侧壁接触。
此外，本发明亦提供另一种相变化存储元件的制造方法，包括下列步骤：提供基板，其上具有下电极；形成杯状导电结构与该下电极电连接；形成相变化材料间隙壁，该相变化材料间隙壁具有掺杂区域及非掺杂区域，其中该相变化材料间隙壁分别以该掺杂区域及该非掺杂区域与杯状导电结构的不同侧壁接触；以及，形成上电极，与该相变化材料间隙壁电连接。
以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以权利要求为准。
附图说明
图1及2为现有的相变化存储装置。
图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、及13a为本发明一优选实施例的半导体装置的工艺俯视图。
图3b、4b、5b、6b、7b、8b、9b、10b、11b、12b、及13b分别为沿图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、及13a的A-A’切线的工艺剖面图。
图4c、5c、6c、7c、8c、9c、10c、11c、12c、及13c图分别为沿图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、及13a的B-B’切线的工艺剖面图。
图14为本发明另一优选实施例的俯视图，用以说明该图形化光刻胶可具有其它形状设计。
图15a为本发明又一优选实施例所述的相变化存储工艺的俯视图。
图15b为沿图15a的B-B’切线的剖面图。
图16a及17a为本发明又其它优选实施例所述的相变化存储工艺的俯视图。
图16b及17b为分别沿图16a及图17a的B-B’切线的剖面图。
图18a为本发明另其它优选实施例所述的相变化存储工艺的俯视图。
图18b及18c为分别沿图18a的A-A’及B-B’切线的剖面图。
附图标记说明
存储装置～18； 多位可编程结构～20；
相变化材料层～22； 介电层～24；
上电极～26； 下电极～28；
结晶化～30； 基板～100；
下电极～102； 绝缘层～104；
残留绝缘层～104a； 介电层～106；
图形化光刻胶层～108； 开口～110；
导电层～112； 经微削工艺的导电层～112a；
杯状结构的导电层～113； 开口～114；
绝缘层～116； 残留绝缘层～116a；
图形化光刻胶层～118； 开口～120；
绝缘层～122； 残留绝缘层～122a；
绝缘材料层间隙壁～124； 掺杂的绝缘层间隙壁～124a；
相变化材料间隙壁～126； 掺杂的相变化材料间隙壁～126a；
上电极～128； 第一上电极～128a；
第二上电极～128b； 第一上电极的右缘～129a；
第二上电极的左缘～129b； 下绝缘层～130；
电极结构～132； 较小的杯状导电层～134；
方形杯状结构～150； 宽度～D1；
厚度～D2、D3、D4、D5、D6。
具体实施方式
以下利用工艺俯视及剖面图，以更详细地说明本发明实施例的半导体装置及其制造方法。在本发明各实施例中，相同的符号表示相同或类似的元件。
首先，请参考图3a，其显示本发明一实施例的半导体装置的工艺俯视图；请参考图3b，其显示本实施例的半导体装置沿图3a A-A’切线的剖面图。首先，提供基板100。在本实施例中，基板100可为硅基板。在其它实施例中，可利用锗化硅(SiGe)、块状半导体(bulk semiconductor)、应变半导体(strainedsemiconductor)、化合物半导体(compound semiconductor)、绝缘层上覆硅(silicon on insulator，SOI)，或其它常用的半导体基板。
接着，于基板100上形成多个下电极102，并形成绝缘层104覆盖该基板，其中任两下电极102被绝缘层104所隔开。该绝缘层104可为低温氧化层，例如氧化硅层，可利用低压化学气相沉积法(low pressure chemical vapordeposition，LPCVD)等薄膜沉积方式，厚度例如介于100nm至2000nm，例如为400nm。在本实施例中，下电极102可为任何适用的金属导电材料，例如：Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
接着，请参照图4a及4b所示，形成多个彼此平行的图形化介电层106于该绝缘层104上，该介电层106沿第一方向延伸，接着，形成多个彼此平行的图形化光刻胶层108于该绝缘层104及部分介电层106上，其中该图形化光刻胶层108沿第二方向延伸，且该第一方向与该第二方向垂直。请参照图4c，显示沿图4a的B-B’切线的剖面图，由图可知，该介电层106与该光刻胶层108垂直。值得注意的是，该介电层106的材质与该绝缘层104不同，举例而言可为低温氮化层，例如氮化硅层，厚度例如可为50～500nm，例如100nm。
接着，请参照图5a、5b及5c所示，以该介电层106与该光刻胶层108作为蚀刻掩模，蚀刻该绝缘层104，形成开口110，以露出该下电极102的上表面。值得注意的是，在此蚀刻步骤中，该蚀刻工艺对于绝缘层104的蚀刻速度系为对介电层106的蚀刻速度的五倍以上。当蚀刻完成该绝缘层104，移除残留的介电层106及光刻胶层108。
接着，请参照图6a、6b及6c所示，顺应性形成导电层112于上述结构，并填入该开口110以与该下电极102的上表面电接触，并形成较小的开口114。该导电层112的厚度D2例如介于5-100nm，例如为50nm，其材质可为任何适用的金属导电材料，例如：Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
接着，请参照图7a、7b及7c所示，坦覆性形成绝缘层116于该导电层112上，并填满该开口114。该绝缘层116例如可为低温氧化层，例如氧化硅层，可利用低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)等薄膜沉积方式，其厚度例如可介于100-500nm之间，例如为250nm。
接着，请参照图8a、8b及8c所示，形成多个彼此平行的图形化光刻胶层118，沿着该第二方向延伸，覆盖该部分该开口114。其中，请参照图8c，该图形化光刻胶层118与该开口114重叠的宽度D1例如介于5-200nm之间，例如100nm。D1的大小取决于开口114的大小，D1可以从遮蔽开口114一边的112金属侧壁的微量宽度延伸至另一边金属侧壁不遮住的宽度为止均可。一般D1宽度为114开口的一半宽度。形成该光刻胶层118的目的在于遮蔽部分绝缘层116，其覆盖部分形成于开口110内的导电层112上，用以保护该导电层112不受后续微削工艺的影响。
接着，请参照图9a、9b及9c所示，以该图形化光刻胶层118作为蚀刻掩模，蚀刻该绝缘层116，并于该开口114底部残留部分绝缘层116a。在此步骤中，除了在该开114底部残留部分绝缘层116a，其它形成于该导电层112上的绝缘层116皆被移除，露出该导电层112表面。其中，值得注意的是，该残留绝缘层116a的厚度与该开口的深度比，可例如为1:4或更高(例如1:10)。只要下电极102薄膜厚度不被过度蚀刻(Over-Etching)导致断线，残留绝缘层116a完全被蚀刻去除至下电极102亦可。请参照图9c，由图中可知，该残留绝缘层116a覆盖该开口114的底部表面，及一侧的侧壁，遮蔽该导电层112。在此步骤所使用的蚀刻方式可为干法蚀刻工艺。
接着，请参照图10a、10b及10c所示，对裸露出的导电层112进行微削工艺(trimming process)，以降低该裸露出的导电层112的厚度，所得的经微削工艺的导电层112a具有厚度D3，该厚度D3与该导电层112的原厚度D2相比，例如约为1:2～1:10，该厚度D3例如为5nm。本发明对于所使用的微削工艺并无限定，可例如为溶剂微削工艺或干式微削工艺(例如：等离子体微削工艺)。在此，该经微削工艺的导电层112a与该残留绝缘层116a构成开口120。
接着，请参照图11a、11b及11c所示，移除该光刻胶层118，并坦覆性形成绝缘层122完全填满该开口120。该绝缘层122可为低温氧化层，例如氧化硅层，可利用低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)等薄膜沉积方式。
接着，请参照图12a、12b及12c所示，对该绝缘层122、残留绝缘层116a、及导电层112及112a进行平坦化工艺，得到如12c图所示的结构，其中，经平坦化工艺后，残留绝缘层104a及122a，且该导电层形成具有杯状结构的导电层113。仍请参照图12c，该杯状结构的导电层113同时具有不同厚度D2及D3的侧壁。该平坦化工艺可包括化学机械抛光(chemicalmechanical polishing，CMP)工艺。
最后，请参照图13a、13b及13c，形成具有双层间隙壁的电极结构132，沿着该第一方向延伸，覆盖部分的该杯状结构的导电层113。其中，该电极结构132包含下绝缘层130、上电极128、相变化材料间隙壁126、及绝缘材料层间隙壁124。绝缘材料层间隙壁124为可选择性(Optional)，亦即可以不绝对必要实施。该上电极128可为任何适用的金属导电材料，例如：Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。该相变化材料间隙壁126可包括二元、三元或四元硫属化合物(chalcogenide)或其它非硫属化合物的相变化材料，例如：锑化镓(GaSb)、碲化锗(GeTe)、锗-锑-碲合金(Ge-Sb-Te，GST)、银-铟-锑-碲合金(Ag-In-Sb-Te)或其它组合。在本实施例中，相变化材料间隙壁的厚度例如是介于1nm至200nm，形成方式可为物理气相沉积法(physical vapor deposition，PVD)、热蒸镀法(thermalevaporation)、脉冲激光蒸镀(pulsed laser deposition)或有机金属化学气相沉积法(metal organic chemical vapor deposition，MOCVD)等方式；该绝缘材料层间隙壁124可为低温氧化层，例如氧化硅层、氮化硅层、氮氧化硅或此三者任选的多层堆叠，可利用低温等离子体辅助式化学气相沉积法(plasma enhancedchemical vapor deposition，PECVD)等薄膜沉积方式形成；低温介于250-350℃。该下绝缘层130可为氧化硅、氮化硅或其组合，例如，氧化层-氮化物层-氧化层(ONO)或氮化物层-氧化层(NO)或，此外该下绝缘层130也可包括氧化铝(aluminum oxide；Al2O3)、氧化铪(hafnium oxide，HfO2)、氮氧化铪(hafnium oxynitride，HfON)、硅酸铪(hafnium silicate，HfSiO4)、氧化锆(zirconium oxide，ZrO2)、氮氧化锆(zirconium oxynitride，ZrON)、硅酸锆(zirconium silicate，ZrSiO4)、氧化钇(yttrium oxide，Y2O3)、氧化镧(lanthalumoxide，La2O3)、氧化铈(cerium oxide，CeO2)、氧化钛(titanium oxide，TiO2)、氧化钽(tantalum oxide，Ta2O5)或其组合等高介电常数(high-k，介电常数大于8)的介电材料。经过上述工艺后，以形成本实施例的相变化存储元件。相变化材料间隙壁126与杯状结构的导电层113的接触面积，可为相变化材料间隙壁126与杯状结构的导电层113的侧壁厚度交叉的面积控制，比现有技术利用微影工艺形成的加热电极产生的面积更小，控制更为精确。此外，该杯状结构的导电层113的孔径或间距可缩小至微影工艺的极限。
请参照图13c，在单一存储单元内，由于与该相变化材料层间隙壁126接触的杯状结构的导电层113侧壁，具有不同的厚度D2及D3，亦即利用具有不同面积的该相变化材料间隙壁126与杯状结构的导电层113侧壁交叉区域，来实现成为多重位的相变化存储单元。
此外，根据本发明另一实施例，在完成图7a所示的步骤后，接续形成的图形化光刻胶层118，不一定要为长方形(如图8a)，亦可具有特定角度(例如45°)的弯曲，如图14所示，如此一来，也可形成具有不同面积的相变化材料间隙壁126与杯状结构的导电层113侧壁交叉区域。
再者，根据本发明另一实施例，亦可以利用与该杯状结构导电层113侧壁交叉的相变化材料间隙壁126是否为掺杂或非掺杂，来达到具有多重位的相变化存储单元。请参照图15a，对该相变化材料层间隙壁126进行部分的氮原子(或氧原子、氟原子)掺杂工艺，形成掺杂的相变化材料层间隙壁126a(与掺杂的绝缘层间隙壁124a)及未掺杂的相变化材料层间隙壁126(与未掺杂的绝缘层间隙壁124)。请参照图15b，为图15a沿B-B’切线的剖面图，由图中可知，即使该杯状结构导电层113侧壁具有相同的厚度，该杯状结构导电层113仍可藉由分别与掺杂或未掺杂的相变化材料层间隙壁126a及126接触，区隔出具有不同电阻值的导电路径，形成多重位的存储单元。
再者，根据本发明其它实施例，除了如图13a所示，该杯状结构的导电层113可具有两种不同的厚度外，该杯状结构的导电层113亦可进一步被设计成具有3个以上不同的厚度，请参照图16a及图17a，该杯状结构的导电层113为一杯内杯结构，在B-B’切线即具有三种不同的厚度，可使后续所形成的相变化材料层间隙壁126与其产生三个不同面积的交叉区域，形成更多的字节。请参照图16b及图17b，该在B-B’切线即具有三种不同的厚度的杯状结构的导电层113的形成方式可为，先形成厚度为D4的杯状导电层112，接着在该杯状导电层112内再形成较小的杯状导电层134，值得注意的是，该杯状导电层134至少一侧壁，至多三侧壁与该杯状导电层112的侧壁接触。该杯状导电层134具有厚度D5，其中该厚度D4不等于该厚度D5，且该厚度D4及厚度D5的总和为厚度D6。
综上所述，本发明所述的相变化存储元件，可在单一的存储单元内形成多个字节，而非传统的二位存储单元。而该多字节相变化存储元件其达成手段除了可利用形成不同的杯状结构的导电层113侧壁与相变化材料层间隙壁126的交叉面积外，亦可利用该杯状结构导电层113仍分别与掺杂或未掺杂的相变化材料层间隙壁接触来达成。
再者，本发明的另一实施例，是在图案摆设上将两条上电极同时跨在一个方形杯状结构的两边，即可再将单一晶胞位数提升两倍。请参照图18a及其剖面图18b及18c，如图所示，第一上电极128a及第二上电极128b平行设置于该方形杯状结构150上，且彼此对称，换言之，该第一上电极128a的右缘129a在相对于该方形杯状结构150，刚好对称于该第二上电极128b的左缘129b。如此一来，相较于现有单上电极结构，双上电极结构可使位数增加为两倍，且非常适合导入本发明上述的其它多位结构的设计上。此外，上述的多位(multi-bit)存储元件的设计可进一步导入立体(三维)相变化存储的技术，发展出集成度更高的存储元件。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (33)
1.一种相变化存储元件，包括：
下电极；
杯状导电结构，其中该杯状导电结构的底部与该下电极电连接，且该杯状导电结构具有不同的侧壁厚度；
相变化材料间隙壁，该相变化材料间隙壁分别与该不同厚度的杯状导电结构侧壁接触；以及
上电极，与该相变化材料间隙壁电连接。
2.如权利要求1所述的相变化存储元件，其中该杯状导电结构的不同厚度的侧壁彼此相对，互相平行。
3.如权利要求1所述的相变化存储元件，其中该相变化材料间隙壁的材质包括二元、三元或四元硫属化合物或非硫属化合物的相变化材料。
4.如权利要求1所述的相变化存储元件，其中该相变化材料间隙壁包括锑化镓、碲化锗、锗-锑-碲合金、银-铟-锑-碲合金或其组合。
5.如权利要求1所述的相变化存储元件，其中该杯状导电结构的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
6.如权利要求1所述的相变化存储元件，其中该杯状导电结构为一杯内杯结构，使得该杯状导电结构与该相变化材料间隙壁有三处不同面积的接触区域。
7.如权利要求1所述的相变化存储元件，其中该上电极及下电极的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
8.一种相变化存储元件，包括：
下电极；
杯状导电结构，其中该杯状导电结构的底部与该下电极电连接；
同时具有掺杂及非掺杂区域的相变化材料间隙壁，其中该相变化材料间隙壁分别以该掺杂区域及该非掺杂区域与杯状导电结构的不同侧壁接触；以及
上电极，与该相变化材料间隙壁电连接。
9.如权利要求8所述的相变化存储元件，其中该杯状导电结构与该相变化材料间隙壁的两侧壁互相平行。
10.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁的材质包括二元、三元或四元硫属化合物或非硫属化合物的相变化材料。
11.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁包含锑化镓、碲化锗、锗-锑-碲合金、银-铟-锑-碲合金或其组合。
12.如权利要求8所述的相变化存储元件，其中该杯状导电结构的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
13.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁的掺杂区域为氮掺杂。
14.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁的掺杂区域为氧掺杂。
15.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁的掺杂区域为氟掺杂。
16.如权利要求8所述的相变化存储元件，其中该上电极及下电极的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
17.如权利要求8所述的相变化存储元件，其中该相变化材料间隙壁上更形成有绝缘层间隙壁。
18.一种相变化存储元件的制造方法，包括下列步骤：
提供基板，其上具有下电极；
形成具有第一开口的第一绝缘层于该基板之上，其中该开口露出该下电极上表面；
顺应性形成导电层于该基板上，并填入该第一开口，且形成第二开口；
坦覆性形成第二绝缘层于该基板之上，并填满该第二开口；
移除该第二开口内的部分第二绝缘层，使残留的第二绝缘层覆盖该第二开口内导电层的底部及至少一侧壁；
对未被第二绝缘层覆盖的导电层进行微削工艺，使得未被第二绝缘层覆盖的导电层及被第二绝缘层覆盖的导电层具有不同的厚度；
坦覆性形成第三绝缘层，并进行平坦化处理，使得该导电层经平坦化处理后，形成具有不同侧壁厚度的杯状导电结构；以及
形成相变化材料间隙壁，其中该相变化材料间隙壁分别与该杯状导电结构的不同厚度的侧壁接触。
19.如权利要求18所述的相变化存储元件的制造方法，其中该杯状导电结构的不同厚度的侧壁彼此相对，互相平行。
20.如权利要求18所述的相变化存储元件的制造方法，其中该相变化材料间隙壁的材质包括二元、三元或四元硫属化合物或非硫属化合物的相变化材料。
21.如权利要求18所述的相变化存储元件的制造方法，其中该相变化材料间隙壁包含锑化镓、碲化锗、锗-锑-碲合金、银-铟-锑-碲合金或其组合。
22.如权利要求18所述的相变化存储元件的制造方法，其中该杯状导电结构的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
23.如权利要求18所述的相变化存储元件的制造方法，其中该杯状导电结构为一杯内杯结构，使得该杯状导电结构与该相变化材料间隙壁有三处不同面积的接触区域。
24.如权利要求18所述的相变化存储元件的制造方法，其中移除该第二开口内的部分第二绝缘层，使残留的第二绝缘层覆盖该第二开口内导电层的底部及至少一侧壁的方法包含：
形成图形化光刻胶层于该第二绝缘层之上，其中该图形化光刻胶层与该第二开口有部分重叠；以及
以该图形化光刻胶层作为蚀刻掩模，蚀刻该第二绝缘层，至残留的第二绝缘层覆盖该第二开口内导电层的底部及至少一侧壁。
25.一种相变化存储元件的制造方法，包括下列步骤：
提供基板，其上具有下电极；
形成杯状导电结构与该下电极电连接；
形成相变化材料间隙壁，该相变化材料间隙壁具有掺杂区域及非掺杂区域，其中该相变化材料间隙壁分别以该掺杂区域及该非掺杂区域与该杯状导电结构的不同侧壁接触；以及
形成上电极，与该相变化材料间隙壁电连接。
26.如权利要求25所述的相变化存储元件的制造方法，其中该杯状导电结构与该相变化材料间隙壁的两侧壁互相平行。
27.如权利要求25所述的相变化存储元件的制造方法，其中该相变化材料间隙壁的材质包括二元、三元或四元硫属化合物或非硫属化合物的相变化材料。
28.如权利要求25所述的相变化存储元件的制造方法，其中该相变化材料间隙壁包含锑化镓、碲化锗、锗-锑-碲合金、银-铟-锑-碲合金或其组合。
29.如权利要求25所述的相变化存储元件的制造方法，其中该杯状导电结构的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
30.如权利要求25所述的相变化存储元件的制造方法，其中该相变化材料间隙壁的掺杂区域为氮掺杂。
31.如权利要求25所述的相变化存储元件的制造方法，其中该相变化材料间隙壁的掺杂区域为氧掺杂。
32.如权利要求25所述的相变化存储元件的制造方法，其中该相变化材料间隙壁的掺杂区域为氟掺杂。
33.如权利要求25所述的相变化存储元件的制造方法，其中该上电极及下电极的材质包括Ru、Ir、Rh、Al、Co、W、Mo、Ti、Ta、Au、上述金属的合金、上述金属的叠层、上述金属的导电氮化物、上述金属的导电氧化物、或其组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101989571A CN101452993A (zh) | 2007-12-05 | 2007-12-05 | 相变化存储元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101989571A CN101452993A (zh) | 2007-12-05 | 2007-12-05 | 相变化存储元件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101452993A true CN101452993A (zh) | 2009-06-10 |
Family
ID=40735104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101989571A Pending CN101452993A (zh) | 2007-12-05 | 2007-12-05 | 相变化存储元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452993A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322013A (zh) * | 2014-07-17 | 2016-02-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
-
2007
- 2007-12-05 CN CNA2007101989571A patent/CN101452993A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322013A (zh) * | 2014-07-17 | 2016-02-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| US10529856B2 (en) | 2014-07-17 | 2020-01-07 | United Microelectronics Corp. | Method of forming semiconductor device |
| CN105322013B (zh) * | 2014-07-17 | 2020-04-07 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114613B2 (en) | Cross-point memory and methods for forming of the same | |
| US11251369B2 (en) | Semiconductor constructions | |
| US11158789B2 (en) | Leakage resistant RRAM/MIM structure | |
| US8623736B2 (en) | Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same | |
| KR101851101B1 (ko) | 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법 | |
| EP3619751B1 (en) | Resistive random access memory device containing discrete memory material portions and method of making thereof | |
| TWI569306B (zh) | 具有金屬閘極之分離閘非揮發性快閃記憶體單元及其製造方法 | |
| KR100648283B1 (ko) | 비휘발성 메모리 장치를 형성하는 방법 및 그에 의해형성된 비휘발성 메모리 장치 | |
| CN110943160B (zh) | 集成芯片及其形成方法 | |
| US10622555B2 (en) | Film scheme to improve peeling in chalcogenide based PCRAM | |
| TW201017947A (en) | Memory devices and methods of forming the same | |
| US8426838B2 (en) | Phase-change memory | |
| US7989795B2 (en) | Phase change memory device and method for fabricating the same | |
| US7932509B2 (en) | Phase change memory element | |
| KR101860946B1 (ko) | 3차원 입체 구조를 가지는 비휘발성 메모리 | |
| JP2024102085A (ja) | 熱履歴が低減された三次元ｎａｎｄメモリ | |
| TW202113825A (zh) | 半導體儲存裝置 | |
| US20200136043A1 (en) | Structure and Method to Form Phase Change Memory Cell with Self-Align Top Electrode Contact | |
| CN101452993A (zh) | 相变化存储元件及其制造方法 | |
| US11183636B2 (en) | Techniques for forming RRAM cells | |
| US20230180640A1 (en) | Stacked cross-point phase change memory | |
| US20090101880A1 (en) | Phase change memory devices and methods for fabricating the same | |
| CN114762142A (zh) | 相变化存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100702 Address after: Hsinchu County of Taiwan Applicant after: Industrial Technology Research Institute Address before: Hsinchu County, Taiwan, China Applicant before: Industrial Technology Research Institute Co-applicant before: Powerchip Semiconductor Corp. Co-applicant before: Nanya Sci. & Tech. Co., Ltd. Co-applicant before: Maode Science and Technology Co., Ltd. Co-applicant before: Huabang Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090610 |