CN101452337A - 一种外接设备的控制方法和装置 - Google Patents
一种外接设备的控制方法和装置 Download PDFInfo
- Publication number
- CN101452337A CN101452337A CNA2008102402526A CN200810240252A CN101452337A CN 101452337 A CN101452337 A CN 101452337A CN A2008102402526 A CNA2008102402526 A CN A2008102402526A CN 200810240252 A CN200810240252 A CN 200810240252A CN 101452337 A CN101452337 A CN 101452337A
- Authority
- CN
- China
- Prior art keywords
- external equipment
- crystal oscillator
- clock signal
- signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 title 1
- 239000013078 crystal Substances 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims description 25
- 230000004044 response Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002618 waking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明提供了一种外接设备的控制方法和装置，所述外接设备的晶振时钟被关闭，处于待机状态，所述方法可以包括以下步骤：外接设备响应中断，接收控制信号，恢复所述外接设备的晶振时钟信号；所述外接设备执行中断处理。本发明通过直接向处于待机状态的外接设备输入控制信号，恢复该外接设备的晶振时钟信号，无需将连接外接设备的主机恢复至正常工作状态以驱动外接设备，就可以实现该外接设备在主机待机状态下进行操作，节省了恢复主机至正常工作模式所造成的功耗浪费。
Description
技术领域
本发明涉及芯片控制领域，特别是涉及一种外接设备的控制方法和装置。
背景技术
目前，大多数的电子设备为了延长使用寿命和节约能源，都设置了待机模式，即在设备暂时不工作时，将其设置为休眠状态，实现待机。例如：一个插接在PC(Personal Computer，个人电脑)上的外接USB(Universal Serial Bus，通用串行总线)器件，如果在USB总线上处于空闲状态保持3ms，则该USB器件进入待机状态；另一种情况为，当PC待机后，插接在PC上的外接USB器件也进入待机状态。
在待机状态下，该USB器件的晶振时钟被关闭。由于晶振时钟的关闭，相应的外接USB器件不能进行任何工作。此时，如果需要该外接USB器件再次进行工作时，则需要重新恢复该外接USB器件的晶振时钟，使得该外接USB器件恢复至正常工作模式。现有技术通常的做法是：首先让PC恢复正常工作状态，进而“唤起”外接USB器件，操作该外接USB器件进行工作。
但是，由于上述方法必须将PC恢复至正常工作状态来驱动外接USB器件，因此，相对于待机状态而言，该PC就必须耗费大量的功耗。而实际应用中，用户往往只需要使用外接USB器件，而无需使用PC，此时该PC及其内部处于正常工作的众多元器件则造成了不必要的功耗浪费。因此，如何使得外接设备在PC待机状态时仍然能够进行工作，以节省恢复PC至正常工作模式所造成的功耗浪费就成为本领域技术人员所需要解决的问题。
发明内容
本发明所要解决的技术问题是提供一种外接设备的控制方法和装置，使得外接设备在PC待机状态时仍然能够进行工作。
为了解决上述问题，本发明公开了一种外接设备的控制方法，所述外接设备的晶振时钟被关闭，处于待机状态，所述方法包括以下步骤：
外接设备响应中断，接收控制信号，恢复所述外接设备的晶振时钟信号；
所述外接设备执行中断处理。
进一步，所述恢复外接设备的晶振时钟信号之后还包括：
将所述晶振时钟信号进行分频，输出低频时钟信号；
其中，所述外接设备执行中断处理包括：
启动外接设备中与所述低频时钟信号对应的数据模块；该数据模块执行中断处理；
中断处理结束后，关闭所述外接设备的低频时钟信号。
优选的，中断处理结束后，关闭所述外接设备的晶振时钟信号。
优选的，所述控制信号通过外接设备的通用可编程输入/输出接口管脚输入。
进一步，所述控制信号是经过滤波后的高电平脉冲信号或者低电平脉冲信号。
根据本发明的实施例，还公开了一种外接设备的控制装置，所述控制装置包括用于将外接设备的晶振时钟关闭的待机模块，以及一控制器；所述外接设备的晶振时钟被关闭，处于待机状态；所述控制器包括：
中断触发模块，用于接收中断触发信号，产生控制信号，并通知晶振时钟模块；
晶振时钟模块，用于恢复晶振时钟信号；
中断处理模块，用于控制所述外接设备执行中断处理。
进一步，所述控制器还包括：
时钟分频模块，用于对所述晶振时钟信号进行分频，产生对应所述中断的数据模块的低频时钟信号，启动对应所述低频时钟信号的数据模块；
时钟计数器模块，用于控制晶振时钟信号及低频时钟信号的输出；
时钟门控模块，用于将低频时钟信号提供给与所述中断对应的数据模块。
优选的，所述中断处理模块还用于：
控制所述外接设备中相应的数据模块执行中断处理。
优选的，所述时钟计数器模块还用于：
中断处理结束后，关闭所述晶振时钟信号及低频时钟信号。
进一步，所述控制信号通过外接设备的通用可编程输入/输出接口管脚输入。
优选的，所述控制信号是经过滤波后的高电平脉冲信号或者低电平脉冲信号。
与现有技术相比，本发明具有以下优点：
现有技术通常将PC恢复正常工作状态，进而“唤起”外接设备，操作该外接设备进行工作，这样，当用户只需要使用外接设备，而无需使用PC时，就会使得该PC及其内部处于正常工作状态的众多元器件产生了不必要的功耗浪费；本发明中，通过直接向处于待机状态的外接设备输入控制信号，恢复该外接设备的晶振时钟信号，无需将PC恢复至正常工作状态以驱动外接设备，就可以实现该外接设备在PC待机状态下进行操作，节省了恢复PC至正常工作模式所造成的功耗浪费。
附图说明
图1是本发明一种外接设备的控制方法实施例的步骤流程图；
图2是本发明实施例中的信号时序图；
图3是本发明一种外接设备的控制装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体实施方式对本发明作进一步详细的说明。
参照图1，示出了本发明一种外接设备的控制方法，所述外接设备的晶振时钟被关闭，处于待机状态，所述方法具体可以包括以下步骤：
步骤101、外接设备响应中断，接收控制信号，恢复所述外接设备的晶振时钟信号；
步骤102、所述外接设备执行中断处理。
此处所述中断，是指需要外接设备执行的外部事件，当外部事件发生时，外接设备从待机状态中“跳出”，去进行中断事件的处理，当中断处理结束后，又返回待机状态或是恢复正常工作状态。
优选的，所述将所述晶振时钟信号进行分频，输出低频时钟信号，启动外接设备中与所述低频时钟信号对应的数据模块；
所述外接设备中相应的数据模块执行中断处理。
在实际应用过程中，外接设备响应的某些中断可以由某个低频时钟驱动该外接设备中相应的数据模块执行中断处理，例如：“唤醒”外接设备中某低频时钟信号对应的数据模块执行控制指示灯开启的工作。同样是控制指示灯开启，若是通过恢复外接设备的高频晶振时钟来驱动外接设备工作，则该外接设备内的所有数据模块都将被“唤醒”并恢复至正常工作状态，此时，该外接设备内部被所述高频晶振时钟“唤醒”的其他众多模块及元器件则造成了不必要的功耗浪费。因此，为了进一步节省外接设备的功耗，本发明提出：当需要在外接设备上执行某些特定工作时，通过对晶振时钟信号分频，输出执行所述特定工作所需的低频时钟信号，由该低频时钟信号驱动外接设备中对应的数据模块执行相应的中断处理，而无需将该外部设备完全“唤醒”。
所述低频信号通过将所述高频晶振时钟信号进行分频产生。一般，通过PLL(Phase Locked Loop，锁相回路或锁相环)进行分频。由于这部分技术属于本领域技术人员所熟知的，因此，不再赘述。具体应用中，可以根据实际需要应用其他任何可行的方法产生所需要的低频时钟信号。
通过分频产生的低频时钟信号，只是启用了外接设备中与所述中断对应的数据模块，而其他模块仍保持待机状态，从而节省了电能的功耗。
优选的，可以在中断处理结束，关闭所述外接设备的晶振时钟信号和低频时钟信号，以进一步节省电源消耗。
本发明实施例中，通过外接设备的GPIO(General-Purpose IO ports，简称GPIO，通用可编程输入/输出接口)管脚，输入所述控制恢复所述外接设备晶振时钟信号的控制信号。
GPIO是指能够为外接设备提供输入信号的输出管脚，和/或为CPU提供输入信号的输入管脚。由于外接设备接口的工作模式可能不同，因此，需要根据外接设备接口的匹配要求，通过软件或者软件与硬件结合的方式，将GPIO配置为各种不同的类型。例如，若外接设备的接口为三态模式，相应的，需要将GPIO配置为三态模式；若外接设备为集电极开路模式，相应的，就需要将GPIO配置为集电极开路模式。
所述控制信号是经过滤波后的高电平脉冲信号或者低电平脉冲信号，可以通过寄存器选择的高电平脉冲信号或者低电平脉冲信号，控制外接设备进入待机状态下的低功耗工作模式。
参照图2，示出了本发明实施例中的信号时序图。首先，待机控制信号suspendm置低电平，控制外接设备进入待机模式(当suspendm置高电平，则外接设备恢复工作模式)；待机当有外部中断触发时，GPIO管脚输入高电平脉冲信号，产生进入待机状态下的低功耗工作模式的高电平信号Ipo_mode(当Ipo_mode为低电平时，控制外接设备恢复正常工作模式)，控制外部设备进入待机状态下的低功耗工作模式；启动晶振时钟控制信号osc_en，输出晶振时钟信号clkxc；晶振时钟信号clkxc通过分频，产生与所述中断对应的数据模块的时钟信号clkcpm，同时，其他模块仍保持待机状态，时钟信号pclk/clkadc被关闭；当最终输出执行中断操作的信号int，外接设备开始在待机状态下，通过外接设备中与所述中断对应的数据模块进行中断处理。
参照图3，示出了本发明一种外接设备的控制装置实施例，该装置具体可以包括用于将外接设备的晶振时钟关闭的待机模块300，以及一控制器301；所述待机模块300将外接设备的晶振时钟被关闭，使该外接设备处于待机状态；所述控制器301包括：
中断触发模块302，用于接收中断触发信号，产生控制信号，并通知晶振时钟模块303；
晶振时钟模块303，用于恢复晶振时钟信号；
中断处理模块304，用于控制所述外接设备执行中断处理。
优选的，所述控制器301还包括：
时钟分频模块，用于对所述晶振时钟信号进行分频，产生对应所述中断的数据模块的低频时钟，启动对应所述低频时钟信号的数据模块；
时钟计数器模块，用于控制晶振时钟信号及低频时钟信号的输出；
时钟门控模块，用于将低频时钟信号提供给与所述中断相关的数据模块。
实际操作中，所述中断处理模块还可以用于：控制所述外接设备中相应的数据模块执行中断处理；所述时钟计数器模块还用于：在中断处理结束后关闭所述晶振时钟信号及低频时钟信号。
优选的，所述控制信号可以通过外接设备的GPIO管脚输入。
所述控制恢复所述外接设备晶振时钟信号的控制信号，是经过滤波后的高电平脉冲信号或者低电平脉冲信号，高、低电平脉冲信号的选择可根据需要进行具体设计。
对于***实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种外接设备的控制方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (11)
1、一种外接设备的控制方法，其特征在于，所述外接设备的晶振时钟被关闭，处于待机状态，所述方法包括以下步骤：
外接设备响应中断，接收控制信号，恢复所述外接设备的晶振时钟信号；
所述外接设备执行中断处理。
2、根据权利要求1所述的控制方法，其特征在于，所述恢复外接设备的晶振时钟信号之后还包括：
将所述晶振时钟信号进行分频，输出低频时钟信号；
所述外接设备执行中断处理包括：
启动外接设备中与所述低频时钟信号对应的数据模块；该数据模块执行中断处理；
中断处理结束后，关闭所述外接设备的低频时钟信号。
3、根据权利要求1或2所述的控制方法，其特征在于，还包括：
中断处理结束后，关闭所述外接设备的晶振时钟信号。
4、根据权利要求1所述的控制方法，其特征在于，所述控制信号通过外接设备的通用可编程输入/输出接口管脚输入。
5、根据权利要求1所述的控制方法，其特征在于，所述控制信号是经过滤波后的高电平脉冲信号或者低电平脉冲信号。
6、一种外接设备的控制装置，其特征在于，所述控制装置包括用于将外接设备的晶振时钟关闭的待机模块，以及一控制器；所述外接设备的晶振时钟被关闭，处于待机状态；所述控制器包括：
中断触发模块，用于接收中断触发信号，产生控制信号，并通知晶振时钟模块；
晶振时钟模块，用于恢复晶振时钟信号；
中断处理模块，用于控制所述外接设备执行中断处理。
7、根据权利要求6所述的控制装置，其特征在于，所述控制器还包括：
时钟分频模块，用于对所述晶振时钟信号进行分频，产生对应所述中断的数据模块的低频时钟信号，启动对应所述低频时钟信号的数据模块；
时钟计数器模块，用于控制晶振时钟信号及低频时钟信号的输出；
时钟门控模块，用于将低频时钟信号提供给与所述中断对应的数据模块。
8、根据权利要求6所述的控制装置，其特征在于，所述中断处理模块还用于：
控制所述外接设备中相应的数据模块执行中断处理。
9、根据权利要求7所述的控制装置，其特征在于，所述时钟计数器模块还用于：
中断处理结束后，关闭所述晶振时钟信号及低频时钟信号。
10、根据权利要求6所述的控制装置，其特征在于，所述控制信号通过外接设备的通用可编程输入/输出接口管脚输入。
11、根据权利要求6所述的控制装置，其特征在于，所述控制信号是经过滤波后的高电平脉冲信号或者低电平脉冲信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102402526A CN101452337A (zh) | 2008-12-18 | 2008-12-18 | 一种外接设备的控制方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102402526A CN101452337A (zh) | 2008-12-18 | 2008-12-18 | 一种外接设备的控制方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101452337A true CN101452337A (zh) | 2009-06-10 |
Family
ID=40734603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008102402526A Pending CN101452337A (zh) | 2008-12-18 | 2008-12-18 | 一种外接设备的控制方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452337A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI460595B (zh) * | 2011-08-12 | 2014-11-11 | Sk Hynix Inc | 用於通用外接電子裝置的電源管理方法 |
| CN106444965A (zh) * | 2015-08-06 | 2017-02-22 | 三星电子株式会社 | 时钟管理单元、包括其的集成电路和管理时钟的方法 |
| CN108628793A (zh) * | 2017-03-20 | 2018-10-09 | 华大半导体有限公司 | Spi通信电路及方法 |
| CN111159068A (zh) * | 2019-12-30 | 2020-05-15 | 联想(北京)有限公司 | 信息处理方法和电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025387A (en) * | 1988-09-06 | 1991-06-18 | Motorola, Inc. | Power saving arrangement for a clocked digital circuit |
| GB2246455A (en) * | 1990-07-23 | 1992-01-29 | Philips Electronic Associated | Altering the rate at which digital circuitry operates |
| US5774702A (en) * | 1994-11-22 | 1998-06-30 | Hitachi, Ltd. | Integrated circuit having function blocks operating in response to clock signals |
| US20020040444A1 (en) * | 2000-09-29 | 2002-04-04 | Mitsuya Ohie | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit |
| CN1716144A (zh) * | 2004-07-02 | 2006-01-04 | 上海迪比特实业有限公司 | 一种降低电子设备功耗的方法 |
-
2008
- 2008-12-18 CN CNA2008102402526A patent/CN101452337A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025387A (en) * | 1988-09-06 | 1991-06-18 | Motorola, Inc. | Power saving arrangement for a clocked digital circuit |
| GB2246455A (en) * | 1990-07-23 | 1992-01-29 | Philips Electronic Associated | Altering the rate at which digital circuitry operates |
| US5774702A (en) * | 1994-11-22 | 1998-06-30 | Hitachi, Ltd. | Integrated circuit having function blocks operating in response to clock signals |
| US20020040444A1 (en) * | 2000-09-29 | 2002-04-04 | Mitsuya Ohie | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit |
| CN1716144A (zh) * | 2004-07-02 | 2006-01-04 | 上海迪比特实业有限公司 | 一种降低电子设备功耗的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI460595B (zh) * | 2011-08-12 | 2014-11-11 | Sk Hynix Inc | 用於通用外接電子裝置的電源管理方法 |
| CN106444965A (zh) * | 2015-08-06 | 2017-02-22 | 三星电子株式会社 | 时钟管理单元、包括其的集成电路和管理时钟的方法 |
| US10983551B2 (en) | 2015-08-06 | 2021-04-20 | Samsung Electronics Co., Ltd. | Clock management unit, integrated circuit including the clock management unit, system on chip, and method of operating the system on chip |
| CN106444965B (zh) * | 2015-08-06 | 2021-06-25 | 三星电子株式会社 | 时钟管理单元、包括其的集成电路和管理时钟的方法 |
| CN108628793A (zh) * | 2017-03-20 | 2018-10-09 | 华大半导体有限公司 | Spi通信电路及方法 |
| CN111159068A (zh) * | 2019-12-30 | 2020-05-15 | 联想(北京)有限公司 | 信息处理方法和电子设备 |
| CN111159068B (zh) * | 2019-12-30 | 2022-04-22 | 联想(北京)有限公司 | 信息处理方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101470509B (zh) | 计算机***的控制方法、该计算机***及笔记本电脑 | |
| CN102385531B (zh) | 定时器管理装置与方法 | |
| CN100442204C (zh) | 片上***芯片及其功耗控制方法 | |
| CN104024980A (zh) | 连接的待机睡眠状态 | |
| US20070005995A1 (en) | Power management system for computing platform | |
| CN101859173A (zh) | 待机休眠状态下的计算机主机板的节电装置及其主机板 | |
| CN108304223A (zh) | 一种用于电源休眠机制的操作***与硬件平台交互方法 | |
| CN101930279A (zh) | 用于计算机主机板的节电电子装置及其计算机主机板 | |
| TWI574148B (zh) | 嵌入式控制器及其省電控制方法 | |
| CN109613970B (zh) | 一种基于fpga和dsp架构的低功耗处理方法 | |
| CN105159722B (zh) | Rtc唤醒***的方法及计算机 | |
| CN101452337A (zh) | 一种外接设备的控制方法和装置 | |
| CN102929381B (zh) | 电子***及其电源管理方法 | |
| CN106774808B (zh) | 一种异构多核芯片的多级低功耗管理单元及其方法 | |
| CN115826728A (zh) | 一种芯片电源管理的方法及装置 | |
| CN1278203C (zh) | 在计算机***中使用***组件互连电源管理机制的方法 | |
| CN106708642A (zh) | 一种用于mcu芯片的看门狗定时器 | |
| CN101751299A (zh) | 具有自动调整硬件参数值的计算机主机板 | |
| CN114020138B (zh) | 微控制单元芯片及降低电量消耗的方法 | |
| CN102572592B (zh) | 基于***动态时钟管理的机顶盒待机控制方法 | |
| CN106774788B (zh) | 一种基于mcu的soc及其内核协作控制单元 | |
| CN100452005C (zh) | 中断信号控制***与控制方法 | |
| CN101329595A (zh) | 低功耗模式的仿真器 | |
| TWI751501B (zh) | 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置 | |
| CN110619203A (zh) | 一种基于有限状态机的逻辑看门狗实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090610 |