CN101447790A - 离散时间可编程增益adc输入电路及方法 - Google Patents

离散时间可编程增益adc输入电路及方法 Download PDF

Info

Publication number
CN101447790A
CN101447790A CNA2008101664235A CN200810166423A CN101447790A CN 101447790 A CN101447790 A CN 101447790A CN A2008101664235 A CNA2008101664235 A CN A2008101664235A CN 200810166423 A CN200810166423 A CN 200810166423A CN 101447790 A CN101447790 A CN 101447790A
Authority
CN
China
Prior art keywords
input
capacitor
voltage
gain
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101664235A
Other languages
English (en)
Other versions
CN101447790B (zh
Inventor
普拉尚特·德拉克沙利
约翰·保罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of CN101447790A publication Critical patent/CN101447790A/zh
Application granted granted Critical
Publication of CN101447790B publication Critical patent/CN101447790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/486—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the input gain

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种具有多相位参照应用的离散时间可编程增益模拟数字转换器(ADC)输入电路，提供一个基本独立于输入电容器大小与输入信号增益设置的高输入阻抗级别。在输入端的共模电压处对一个输入电压进行采样，方法为通过使用在先前时钟相位以参考反馈电压充电的一个或多个参考电容器。经采样的输入电压然后在第二时钟相位中与一个受量化器(quantizer)控制的参考电压一起串联于一个积分器的输入端。积分器的求和模式保持于参考共模电压。由于提取自输入电压源的电荷很大程度上仅取决于量化误差与输入噪声电压，所以电路具有高信号输入阻抗。由于输入电压源相对于其共模电压经过采样，共模输入阻抗也很高。

Description

离散时间可编程增益ADC输入电路及方法
技术领域
本发明主要与离散时间输入电路有关，更具体地说，它与一个具有输入信号与共模电流调零的离散时间模拟数字转换器(ADC)输入电路有关。
背景技术
模数转换器的测量输入电路必须通常能处理输入信号与反馈参考电压之间较大的共模电压差异，特别是在如AC线路功率或DC测量电路，及在测试设备如数字电压表(DVM)等应用中。即使使用变压器或电阻分压器，普遍应用所需的动态范围一般要求一级或多级可编程增益阶段，以便在输入端保留信噪比(SNR)及一个高输入阻抗缓冲级，从而避免向受测源增加负载，尤其是在受测源可能有较大输入电压范围，并在模数转换器模拟部分的第一级要求多次增益调整时。
离散时间采样电路，如在基于开关电容器中所使用的delta-sigma调制器模数转换器已经用于此类测量电路，但仍通常需要输入缓冲器电路，这是由于输入采样电容器通常必须为足够大，以便能降低在第一级放大器/积分器的输入端所引进的热噪声的程度。而且，在可编程增益应用中，由于调整积分器的反馈电容器将对用于积分器中的放大器造成可变性能要求，输入采样电容器一般需经过调整。
将输入采样电容器的输入电容提高到能保持低热噪声注入所需的水准降低了输入电路的阻抗，因此此类采样电路中通常要求有上述的缓冲器。缓冲器的设计必须能处理输入源的共模电压与输入级的共模参考电压之间通常较大的差异。在某些实施例中，提供一个共模电压参照以抵消测量源的共模电压，由此简化对缓冲器电路的要求，但此类实施例通常要求一个外部集成电路端子，及对共模电压源的缓冲。而且，缓冲器电路通常还要考虑附加的负载功率。
因此，需要为一个没有缓冲或外部共模参考的模数转换器提供一种低功率、高阻抗离散时间的输入电路。
发明内容
本发明的目的是提供一种低功率、高阻抗离散时间输入电路和方法，以实现述的没有缓冲或外部共模电压参考的模数转换器。该方法是一种电路操作的方法。
该电路是一个delta-sigma模数转换器，其具有至少一个用于接收测量输入电压的输入端子。在第一时钟相位期间，一个切换电路对参考反馈电容器加载输入电压，该输入电压参照一个大致上匹配于输入端共模电压的共模电压源。参考反馈电容器具有一个与量化器(quantizer)依赖的参考反馈电压相等的初始电荷，这样提取自输入端子的该电荷就对应于量化误差与噪声。在第二时钟相位期间，切换电路将参考反馈电容器耦合于参考电压与一个作为delta-sigma模数转换器环路滤波器的第一级的积分器之间，由此将参考反馈电压源上的共模电压加载于参考反馈电容器加载电荷，在求和节点保持为参考反馈电压源的共模电压，并在参考反馈电容器上留下电荷用于抵消下一个采样相位上的输入电压。在第二时钟相位期间，由于参考反馈电容器在采样相位参照了输入端共模电压，且没有共模电荷，所以该电路提供一个高共模输入阻抗。
第二时钟相位可分为“粗糙”与“精细”相位两个部分，其中在第二时钟相位的第一部分中，参考反馈电容器被耦合于带缓冲器的参考电压或另一与参考电压大致上匹配的电压源，这样大部分的信号依赖电荷的转移发生于第二时钟相位的第一部分。在其后的“精细”相位部分中，参考反馈电容器被直接耦合到反馈参考电压源，以使得“粗糙”部分产生的电压误差被纠正。
可将一个附加的输入增益调整采样电容器并联耦合于参考反馈电容器，以在第一相位中采样输入信号，然后在第二时钟相位中耦合于反馈参考电压源的共模电压及积分器的求和节点之间。增益调整采样电容器设定相对于输入端子的积分器的增益，但不改变相对于参考反馈电压的增益。参考反馈电容器可以是一个有多个选择性耦合于一个正或负参考电压源电容器的电容器组，所选的组合根据量化器(quantizer)输出值进行确定。一个双工切换电路，可包括增益调整采样电容器与参考电容器组以提供一个差分模数转换器输入电路。
附图说明
上述有关本发明及其它目的、特征及优点在以下实施例中将显而易见，特别是本发明的优选实施例的描述，如附图中的说明。
图1是本发明的一个实施例所描述的一个模数转换器集成电路10的结构图；
图2是输入采样器电路11与模数转换器集成电路10的反馈电容器组15详细的原理图；
图3是图1中模拟数字转换器集成电路10内部的各信号之间的关系的信号时间/电压图；
图4是描述一个单端输入采样器电路与一个可以替代或选择性地应用于模数转换器集成电路10的反馈电容器组详细的原理图。
具体实施方式
本发明涵盖了离散时间采样积分器电路与delta-sigma基于调制器的模拟数字(ADC)转换器电路，其中提供一个同时配合共模与信号电压的高输入阻抗，其方法是参考电容器(或电容器组)，该参考电容器(或电容器组)通过使用作为一个输入采样电容器，提供量化器(quantizer)依赖的反馈参考电压值。在采样时，参考电容器具有与先前时钟相位的参考反馈电压相应的电荷。参考电容器上没有来自先前时钟相位的共模电压，这是因为在此时钟相位期间，参考反馈电压将参考共模电压中和。由于量化器(quantizer)依赖的反馈参考电压值在低频时与输入信号匹配，除了量化误差及噪声，从输入端获取一个非常小的信号电流，就会产生一个高信号输入阻抗。而且，由于在第一时钟相位中输入端相对于输入共模电压被进行采样，且不具有由先前时钟相位加载的共模电荷，因此会有一个高共模输入阻抗。
附加的输入增益调整采样电容器可用于对相对于输入共模电压的输入信号进行采样，并在输入采样期间并联耦合于参考电容器。在第二时钟相位期间，输入增益调整采样电容器参照参考电压的共模电压，而非实际参考电压，这样模数转换器的增益相对于输入电压得到提高，但相对于参考电压的增益保持固定，以备参考电压的自动调整。因此，可以使用一个较大的输入电容器以提供更高的增益，且一个可编程增益积分器可更容易地应用于环路滤波器的第一级，并且无需用一个输入缓冲器来保持高输入阻抗。
图1所示为根据本发明的一个实施例的模数转换器集成电路10。一个模拟环路滤波器12接收一个差分输入电压信号VIN并向一个向数字滤波器14提供数字采样值的量化器(quantizer)13的输入端提供一个噪声整形输出信号，其反过来提供一个模数转换器转换数字输出值Digital Out。量化器(quantizer)13的输出Q[0:3]也被提供给一个反馈电容器组15，其中电容器经选择使其中每个都被耦合于由一个电压参考电路16所提供的一个正与负电压参照(+VREF，-VREF)信号中，相对于电压参考电路的共用电压信号VCM＝(+VREF+ -VREF)/2，其也作为一个输出端，并对应于由量化器(quantizer)输出端所选择的参考反馈电压的共模值。
如上所述，反馈电容器组15被用于采样差分输入电压信号VIN，并具有一个根据来自先前时钟相位的量化器(quantizer)输出Q[0:3]而选定施加的初始电荷。由于输入电压信号VIN参照输入信号的共模电压，且反馈电荷仅被施加在第一时钟相位中的一个差分电荷，在输入端子的采样期间所提取的电流只对应于量化误差和噪声。在模拟环路滤波器12中的第一级积分器的求和节点被保持为参照电压的共模电压。一个输入增益调整电路11，同时采样输入电压信号VIN，除了在最低的增益设定，因其仅使用反馈电容器组15来采样差分输入电压信号VIN。输入增益调整电路11的输出端被耦合于模拟环路滤波器12中的第一级积分器，反馈电容器组15所提供的输出端子也是如此。一个时钟发生器16控制了反馈电容器组15内的切换电路及输入增益调整电路11，以控制输入信号VIN的采样并将量化器(quantizer)依赖的反馈参考电压施加于模拟环路滤波器12的第一级积分器，下文将参照图2对此做详细描述。时钟发生器16提供两个连续而但不重叠的时钟相位：和
Figure A200810166423D00142
图2是对输入增益调节电路11与反馈电容器组15的详细说明。输入增益调整电路11是一个由多个输入采样器电路21A-21C而组成的差分电路，其设计都基本相同，除了在典型实施例中，电容采样电容器CI+，CI-根据二次幂进行加权，以按照一个二进制值gain[0:2]提供可编程增益。其它实施例可能根据其它加权方法为采样电容器CI+，CI-加权，或者采样电容器CI+，CI-都可以被等量加权。如图所示，典型输入采样器电路21A由两个采样电容器CI+，CI-与由晶体管N1-N8组成的一对切换电路构成，具有由时钟相位
Figure A200810166423D00143
与
Figure A200810166423D00144
控制的门电路，其根据增益控制输入位gain[0]而启用。当时钟相位
Figure A200810166423D00145
有效时，晶体管N1，N2与N5，N6被导通，将采样电容器CI+与CI-耦合于输入端子VIN与地之间。当时钟相位
Figure A200810166423D00146
有效时，晶体管N3，N4与N7，N8被导通，将采样电容器CI+与CI-耦合于参考共模电压源VCM与可编程增益积分器的相应求和节点之间，可编程增益积分器由放大器A1与反馈电容器CF+，CF-构成。
反馈电容器组15也包括一个切换电路20，该电路对时钟相位
Figure A200810166423D00151
与
Figure A200810166423D00152
做出响应，以便在时钟相位
Figure A200810166423D00153
有效时，参考电容器CR1--CR9-与CR1+-CR9+被并联耦合于任何在由输入端子VIN-的采样电压的相应信号gain[n]决定启用的输入采样器电路21A-21C中的电容器CI-。在时钟相位
Figure A200810166423D00154
期间，切换电路20使每个电容器CR1--CR9-的第一端子耦合于由放大器A1构成的积分器的输入端，并使每个电容器CR1--CR9-的第二端子耦合于转换触排S1A或S1B中的一个对应端子。转换触排S1A与S1B受一个接收量化器(quantizer)输出信号Q[0:3]的级别解码器18输出端的控制，并针对特殊量化器(quantizer)输出级别选择哪个参考电压VREF+或VREF-以加载于每个电容器CR1--CR9-与CR1+-CR9+。参考电压VREF+或VREF-的位置由于S1B相对于转换触排S1A而颠倒，这样从电容器CR1+-CR9+中选中一个互补电容器组，用于加载参考电压VREF+或VREF-。因此，在电容器CR1--CR9-的第二端子提供一个差分电压，以便向由放大器A1构成的积分器提供反馈。在时钟相位
Figure A200810166423D00155
末电容器CR1--CR9-上的电压将在下一个时钟相位
Figure A200810166423D00156
抵消输入电压，以使提取自输入端子VIN的电流仅取决于量化误差与噪声。因此，信号输入阻抗值很高。
在时钟相位
Figure A200810166423D00157
末与留存于电容器CR1--CR9-的对应于反馈参考电压相应的净电荷将平均分配给所有并联连接的电容器CR1--CR9-及输入采样器电路21A-21C中的由相应的gain[n]信号而启用的任何电容器CI-。由于启用的输入采样器电路21A-21C而升高的采样电容将提高由于输入电压VIN-而注入积分器反馈电容器CF1+的电荷，而不是由于反馈参考电压所带来的电荷。结果就是随着输入增益的增加，反馈参考电压自动按比例缩小从而与相同的输入电压范围相配合。
注入积分器反馈电容器CF-的电荷仅由并联电容器CR1-CR9-的电压所提供的反馈参考电压与输入电压VIN-之间的差而决定，该反馈参考电压与在启用的输入采样器电路21A-21C中的电容器CI-的电荷成比例。此外，由于并联连接的电容器CRI--CR9-和在启用的输入采样器电路21A-21C中的电容器CI-在第一时钟相位中总是被参照为的输入端子VIN的共模电压，仅此时与输入端子VIN的连接被中断，电路保持一个高共模输入阻抗，即使放大器A1的求和节点保持于参考共模电压VCM。电容器CR1+-CR9+，电容器CI+与反馈电容器CF+的操作与开关，和上述电容器CR1--CR9-，电容器CI-与反馈电容器CF-的相同，但极性相反。在将电容器CI+和CI-的端子与晶体管N2，N4，N6和N8相连接的电路节点之间的“飞驰(flying)”寄生电容(耦合电容)应最小化，且在电路中，连接到切换电路20的CR1--CR9-端子组和CR1+-CR9+端子组之间的寄生电容也应最小化，该切换电路20将电容器CR1--CR9-和电容器CR1+-CR9+耦合到放大器A1的求和点。此外，为保持放大器A1在参照处的共模电压的求和节点，例如，可以加入偏置电阻或附加切换电路，将参考共模电压VCM加载于放大器A1的输出端。
电容器CI+与CI-的相对电容在典型实例中被设定为电容器CR1--CR9-(或CR1+-CR9+)的总电容的G-1倍，其中G是对应于由放大器A1构成的积分器相对于输入信号VIN的增益比例因子，与反馈参考增益相对。因此，每个输入端子与相应的放大器A1求和节点之间的总电容为参照组电容的G倍。
因为连接到电压参考16的每个参考电压输出VREF+，VREF-的电容器CR1+-CR9+与CR1--CR9-的总数相等，在开关S1A和S1B输出的有效直流电压就是VCM，没有从电压参考16中提取共模电荷。为避免参考电压端子产生失真，时钟相位
Figure A200810166423D00171
可以分成两个相位部分：一个“粗糙”部分与一个“精细”部分。频率为时钟相位
Figure A200810166423D00172
与
Figure A200810166423D00173
两倍的时钟信号c1k控制了开关S2A与S2B，以在实际参考电压输出VREF+，VREF-，及由放大器A20与A22所提供的带缓冲的参考电压输出之间做出选择。放大器A1通过反馈电容器CF-与CF+，电容器CR1--CR9-与电容器CR1+-CR9+上的信号依赖电荷将在时钟相位
Figure A200810166423D00174
开始后不久被去除，因此A20与A22的缓冲器输出将对信号依赖电流做出反应。
然后，电容器CR1--CR9-和电容器CR1+-CR9+与参考电压输出端VREF+，VREF-的直接耦合发生于时钟相位的第二部分信号依赖电荷被去除之后，从而防止了因在由输入端子VIN上电压决定的参考电压输出端VREF+，VREF-上引进信号依赖组件而可能生成的失真。另外，只要电压接近于参考反馈电压共模的电压，可以施加另一电压源。例如，可以加载参考共模电压源VCM，直至信号依赖电荷被去除，但从时钟相位
Figure A200810166423D00176
的第一部分至时钟相位
Figure A200810166423D00177
的第二部分期间，随参考电容器CR1--CR9-，与参考电容器CR1+-CR9+电压变化范围，将是整个参考电压范围。因此，通过使用缓冲器A20与A22，配以相应的功率与晶圆面积补偿，可以获得更佳的性能。
现在参照图3，模数转换器集成电路10内的电路操作在信号时间/电压图中进行了说明。如图所示，时钟相位
Figure A200810166423D00178
与
Figure A200810166423D00179
为分离的逻辑信号，它包括非重叠脉冲，以及代表一个输入增益调整采样电容器电压的电压VCI，例如，图1的CI-上的电压，电压VCR，其代表在相应参考电容器组中并联连接的电容器CR1--CR9-上的有效电压。如图所示，在时钟相位期间，电压VCR与VCI由采样动作设定为VIN-。在时钟相位
Figure A200810166423D00182
中，电压VCR被设定为VIN--Q(VREF-VCM)其中Q是一个带符号的量化器(quantizer)输出值并归一为1。VCI被设定为VIN-，这是因为参考反馈电压并未施加于电容器CI-。由于电容器CI-全部释放电荷，且VCR是Q(VREF-VCM)，在时钟相位末，VCI为零。
在下一个时钟相位
Figure A200810166423D00184
中，电容器CI-与CR1--CR9-并联耦合，因此在电容器上残留的电荷与所施加的输入电压一起进行再分配，根据总电容的q＝CV，求得总电容产出q＝(VIN-Q(VREF-VCM))CR+VINCI，其中CR是全部参考电容器CR1--CR9-的电容，CI是所有输入增益调整电容。因此，在时钟相位
Figure A200810166423D00185
末电容器CR1--CR9-与电容器CI-全体的总电压是VIN-Q(VREF-VCM)C/G，其中G是上述用于CI的增益换算因子。因此假设积分器增益为G，该电路有一个相对于输入信号VIN-电压的增益G，及一个相对于参考反馈信号的统一增益。
图3中还包括将时钟相位
Figure A200810166423D0018105224QIETU
分成两个部分，电容器CR1--CR9-有一个初始电压VIN-(Q(VREF-VCM)+VERR)。实际参考反馈值在后来将电压纠正至VIN-Q(VREF-VCM)，这将导致电荷转移等于在时钟相位
Figure A200810166423D00186
的第二部分初期产出的CRVERR，从而纠正任何由于使用缓冲器A20、A22或替代电压源而造成的误差。
现在参照图4，该图显示了另一个增益调整电路与反馈电容器组15A的细节，可以用于测量提供给图1中集成电路10的一个单端信号。该拓扑变化可以由附加的开关提供，这样可以根据逻辑信号选择图4的电路与图2的电路。图4的电路类似于图2中的电路，因此下文只讨论两者之间的差异。输入增益调整电路11与图2中所示的相同，除了在图4的电路中，只有一个单端输入信号VIN被提供于晶体管N1，而晶体管N5接地，即输入共模参考级。当时钟相位
Figure A200810166423D00191
为有效时，晶体管N1，N2与N5，N6被导通，从而将采样电容器CI-耦合于输入端子VIN与地之间，并将采样电容器CI+的两端耦合接地。当时钟相位为有效时，晶体管N3，N4与N7，N8被导通，从而将采样电容器CI+与CI-耦合于参考共模电压源VCM与由放大器A1与反馈电容器CF+，CF-所形成的可编程增益积分器的相应求和节点之间。
反馈电容器组15A包括一个应对时钟相位
Figure A200810166423D00193
与
Figure A200810166423D00194
的切换电路20A，如上所述参照图2。然而，反馈电容器组进一步包括一套耦合于转换触排S1B，而不是将转换触排S1B连接至参考电容器CR1+-CR9+的虚拟电容器CD1-CD9，如图2所示。由于输入信号为单端，在时钟相位
Figure A200810166423D00195
期间，在电容器CI+上没有信号可供抵消。因此，当时钟相位
Figure A200810166423D00196
有效时，参考电容器CR1+-CR9+的两端都被耦合接地(即输入共模电压)。在时钟相位
Figure A200810166423D00197
期间，参考电容器CR1+-CR9+被耦合于放大器A1的非反向求和节点与并联于电容器CI+的参考共模电压VCM之间，由此使电容器CI+，在时钟相位
Figure A200810166423D00198
期间被设定接地。
由于参考电容器CR1+-CR9+在时钟相位
Figure A200810166423D00199
期间未被耦合于参考源，虚拟电容器CD1-CD9被加载到参考源，这样参考源的对称负载就得到保持。级别解码器18控制转换触排S1B的输出，时钟信号clk控制开关S2A与S2B，如图2中电路所示，但虚拟电容器CD1-CD9是被用于对称加载参考电压源。在时钟相位
Figure A200810166423D001910
期间，虚拟电容器CD1-CD9的两端被设定接地，这样在时钟相位
Figure A200810166423D001911
期间当其被转换触排S1B与开关S2B耦合于参照电压时，其初步共模电位与参考电容器CR1--CR9-上的共模电位相同，参考电容器CR1--CR9-耦合于VCM及放大器A1的反相求和节点之间。虚拟电容器的动作因此模仿了参考电容器CR1+-CR9+在图2中对参考源的动作，并对参考电容器CR1--CR9-提供了相反的参考源加载，如图2与图4两张图的电路中。
本文对本发明做了特殊说明并参照其优选实施例进行了描述，熟悉本领域的技术人员能够领会本发明，并可以在不超出本发明的构思与范围的前提下对上述实施例的细节做出其它形式的变更。

Claims (25)

1.一种离散时间采样电路，其特征在于，包括：
一个用于接收一个输入电压的输入端子；
一个放大器，其具有一个从放大器的输出端连接至放大器的输入端的反馈电容器，从而形成一个积分器；
一个增益调整电容器，用于变更积分器输出端相对于输入信号的增益；
一个参考反馈电容器；以及
一个将参考反馈电容器与输入增益调整电容器并联耦合于输入端子与一个参考电压之间的切换电路，参考电压大致上等同于在第一时钟相位中输入端子的共模电压，在第二时钟相位将参考反馈电容器耦合于一个反馈参考电压源与放大器的输入端之间，并在第二时钟相位中将输入增益调整电容器耦合于一个共模参考电压源与放大器输入端之间，从而在第一时钟相位重复期间，在第二时钟相位期间加载于参考反馈电容器的电荷减弱了在第一时钟相位期间从输入端子转移而来的电荷。
2.根据权利要求1所述的离散时间采样电路，其特征在于，还包括一个量化器，其具有一个耦合于一个放大器的输出端的输入端，且其中在第二时钟相位期间加载于参考电容器上的电荷根据量化器的输出端而设置，其中加载于参考电容器上的电荷大幅抵消了输入电压，除去一个量化误差与输入噪声，由此在低频时在输入端子提供了一个高阻抗。
3.根据权利要求1所述的离散时间采样电路，其特征在于，还包括多个其它增益调整电容器，由此输入增益调整电容器与其它增益调整电容器形成了一个可选电容组，供针对一个或多个增益选择控制信号选择性地变换积分器的输出端相对于输入信号的增益。
4.根据权利要求1所述的离散时间采样电路，其特征在于，所述输入增益调整电容器的电容值与参考反馈电容器的电容值之间的比例被设定为一个增益因子减去一的值，其中增益因子是离散时间采样电路相对于输入电压的增益与离散时间采样电路相对于反馈参考电压源的增益之间的一个比值。
5.根据权利要求1所述的离散时间采样电路，其特征在于，在第二时钟相位的第一部分中，切换电路将参考电容器耦合于一个替代反馈参考电压源，并在第二时钟相位的第二部分期间将参考反馈电容器耦合至参考电压源，从而防止了参考电压源上的信号依赖失真。
6.根据权利要求5所述的离散时间采样电路，其特征在于，还包括一个用于提供替代反馈参考电压源的缓冲器，其中缓冲器具有一个耦合于参考反馈电压源输出端的输入端。
7.根据权利要求1所述的离散时间采样电路，其特征在于，所述参考电容器是一个包括多个参考电容器的参考电容器组，且其中在第二时钟相位期间，每个参考电容器的第一端子被选择性地耦合于一个正电压参考源或一个负电压参考源，且每个参考电容器的第二端子都被耦合于放大器的输入端。
8.根据权利要求1所述的离散时间采样电路，其特征在于，所述放大器是一个差分放大器，输入端是第一输入端，参考反馈电容器是一个第一参考反馈电容器，并进一步包括：
一个互补第二输入端子，用于提供一个相对于第一输入端子上所存在电压的差分输入电压；
一个第二参考反馈电容器，其电容与第一参考反馈电容器的电容等值，且其中切换电路在第一时钟相位期间进一步将第二参考反馈电容器耦合于互补第二输入端，并在第二时钟相位中将第二参考反馈电容器耦合于互补反馈参考电压源和放大器的一个互补输入端之间。
9.根据权利要求8所述的离散时间采样电路，其特征在于，所述输入增益调整电容器是一个第一输入增益调整电容器，且进一步包括一个第二输入增益调整电容器，用于变更积分器的输出端相对于输入信号的增益，且其中在第一时钟相位期间切换电路进一步将第二输入增益调整采样电容器并联耦合于第二参考反馈电容器，并在第二时钟相位期间将第二输入增益调整采样电容器耦合于共模参考电压源与放大器的互补输入端之间。
10.根据权利要求8所述的离散时间采样电路，其特征在于，所述第一与第二参考反馈电容器分别为第一与第二参考电容器组，每个都包括多个参考电容器，且其中在第一时钟相位中，每个参考电容器都并联耦合于其相应的输入增益调整电容器，在第二时钟相位中，每个参考电容器的第一端子被选择性地耦合于一个正电压参考源或一个负电压参考源，且每个参考电容器的第二端子被耦合于一个相应的放大器的输入端，在第二时钟相位中，第二参考电容器组中的多个参考电容器被耦合于正电压参考源或负电压参考源中，与耦合到第一参考电容器组中相应被耦合的参考电容器的参考电压相反的参考源。
11.根据权利要求1所述的离散时间采样电路，其特征在于，所述放大器是一个差分放大器，输入增益调整电容器是一个第一输入增益调整电容器，参考反馈电容器是一个第一参考反馈电容器，并进一步包括：
一个第二参考反馈电容器，其电容与第一参考反馈电容器的电容等值，且其中切换电路在第一时钟相位期间进一步将第二参考反馈电容器耦合于互补第二输入端，并在第二时钟相位中将第二参考反馈电容器耦合于一个互补反馈参考电压源和一个大致等于输入端共模电压的参考电压之间；及
一个用于在积分器的输出端变更相对于输入信号的增益的第二输入增益调整电容器，且其中切换电路进一步在第一时钟相位期间将第二输入增益调整采样电容器并联耦合于第二参考反馈电容器，并在第二时钟相位期间将第二输入增益调整采样电容器耦合于放大器的共模参考电压源与放大器的互补输入端之间。
12.一种对输入电压进行采样的方法，其特征在于，包括：
在一个第一时钟相位期间，将一个参考反馈电容器与一个输入增益调整电容器加载输入电压；以及
在第二时钟相位中，将参考电容器第一次耦合于一个反馈参考电压与一个积分器的求和节点之间；
在第二时钟相位期间，将输入增益调整电容器第二次耦合于参考反馈电压的共模电压与一个积分器的一个求和节点之间，其中由第一次耦合加载于参考反馈电容器的一个电荷大幅减少了在第一时钟相位中从输入端子处转移而来的电荷。
13.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，还包括根据输入电压的一个量化表述对参考电压的确定，且其中在第二次耦合加载于参考反馈电容器上的电荷抵消输入电压，除去一个量化误差与输入噪声，因此由在输入电压端子在低频时提供一个高阻抗。
14.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，还包括从多个可选输入增益调整电容器的组合中选择输入增益调整电容器。
15.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，还包括：
向输入增益调整电容器提供一个第一电容值；以及
向参考电容器提供一个以第一电容值除以一个增益值减去一的值的第二电容值，其中增益因子是相对于输入电压的积分器增益与相对于参考电压的积分器增益之间的一个比值。
16.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，还包括：
量化一个来自积分器输出端的模拟信号，以生成模拟信号的一个数字表述；以及
选择性地将用于提供参考反馈电容器的参考电容器组中的每个电容器以组合方式耦合于一个正或负参考电压源，其中所选的组合根据量化的结果而做出。
17.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，所述积分器具有差分输入，且其中为了参照与输入增益调整电容器的互补对而进行放电与耦合。
18.根据权利要求12所述的对输入电压进行采样的方法，其特征在于，所述第二时钟相位包括第一与第二部分，且其中在第二时钟相位的第一部分中，第一次耦合将参考电容器耦合于一个替代反馈参考电压及一个积分器的求和节点之间，且在第二时钟相位的第二部分中，第一次耦合将参考电容器耦合于反馈参考电压及一个积分器的求和节点之间。
19.根据权利要求18所述的对输入电压进行采样的方法，其特征在于，还包括对反馈参考电压的缓冲，从而提供替代反馈参考电压。
20.一种模数转换器集成电路，其特征在于，包括：
一个环路滤波器，其具有一个用于接收输入电压的输入端子；
一个量化器，具有一个耦合于一个环路滤波器输出端的输入端，用于提供输入电压的一个噪声整形数字表述；
一个耦合于一个量化器输出端的数字滤波器，用于对输入电压的过滤噪声整形数字表述进行滤波，从而提供一个数字输出值；
一个输入增益调整电容器；以及
一个反馈参考电压源，其配备一个耦合于量化器的输出端的输入端，用于向具有一个依赖于输入信号的噪声整形数字表述的参考电压值的环路滤波器提供一个反馈信号，其中环路滤波器的第一级包括一个包含切换电路的离散时间积分器，其中反馈参考电压源包括一个参考电容器，其中切换电路在第一时钟相位中将参考电容器与输入增益调整电容器并联耦合于输入端子与一个大致上等同于输入端子共模电压的共模参考电压之间，在第二时钟相位中将参考电容器耦合于参考电压源与积分器的求和节点之间，并在第二时钟相位中将输入增益调整电容器耦合于参考电压源的一个共模电压与积分器的求和节点之间，其中在第一时钟相位后留存于参考电容器上的电荷大幅减少了在第二时钟相位期间从输入端子转移而来的电荷。
21.根据权利要求20所述的模数转换器集成电路，其特征在于，还包括至少一个其它的选择性地并联耦合于输入增益调整电容器的输入增益调整电容器，同时根据一个或多个增益选择控制信号设定相对于输入电压积分器的增益。
22.根据权利要求20所述的模数转换器集成电路，其特征在于，所述参考电容器是一个包括多个参考电容器的参考电容器组，且其中在第二时钟相位中，每个参考电容器的第一端子被选择性地耦合于一个正电压参考源或一个负电压参考源，且每个参考电容器的第二端子被耦合于积分器的求和节点。
23.根据权利要求20所述的模数转换器集成电路，其特征在于，所述输入增益调整电容器的电容除以多个参考电容器的总电容等于一个输入增益值减去一，而向积分器提供的相对于一个提供给积分器的信号依赖电荷的一个参考依赖电荷以一个等于输入增益值的因数按比例缩小。
24.根据权利要求20所述的模数转换器集成电路，其特征在于，在第二时钟相位的第一部分中，切换电路将参考电容器耦合于一个替代反馈参考电压源，并在第二时钟相位的第二部分期间将参考反馈电容器耦合至参考电压源，从而防止了参考电压源上的信号依赖失真。
25.根据权利要求24所述的模数转换器集成电路，其特征在于，包括一个用于提供替代反馈参考电压源的缓冲器，其中缓冲器具有一个耦合于参考电压源输出端的输入端。
CN200810166423.5A 2007-09-28 2008-09-28 离散时间可编程增益adc输入电路及方法 Active CN101447790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/864,890 2007-09-28
US11/864,890 US7489263B1 (en) 2007-09-28 2007-09-28 Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application

Publications (2)

Publication Number Publication Date
CN101447790A true CN101447790A (zh) 2009-06-03
CN101447790B CN101447790B (zh) 2015-08-26

Family

ID=40342901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810166423.5A Active CN101447790B (zh) 2007-09-28 2008-09-28 离散时间可编程增益adc输入电路及方法

Country Status (2)

Country Link
US (1) US7489263B1 (zh)
CN (1) CN101447790B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624388A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 连续斜坡发生器设计及其校准
CN105763171A (zh) * 2015-01-06 2016-07-13 松下电器产业株式会社 离散时间模拟电路
CN111034137A (zh) * 2017-05-22 2020-04-17 康杜实验室公司 具有更大增益的多级采样器
CN111490787A (zh) * 2019-01-29 2020-08-04 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
CN117472263A (zh) * 2023-10-20 2024-01-30 浙江纽联科技有限公司 一种不受共模影响的高速高精采样模块及采样方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760121B2 (en) * 2008-09-03 2010-07-20 Intel Corporation Dual data weighted average dynamic element matching in analog-to-digital converters
DK2425638T3 (da) 2009-04-30 2014-01-20 Widex As Indgangsomformer til et høreapparat og signal-omformningsfremgangsmåde
KR20100133748A (ko) * 2009-06-12 2010-12-22 삼성전자주식회사 디스크리트 타임 필터 및 이를 포함하는 수신기
US9124290B2 (en) 2012-02-10 2015-09-01 Analog Devices Global Method and apparatus for separating the reference current from the input signal in sigma-delta converter
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
CN106840216A (zh) * 2015-12-04 2017-06-13 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
US9979411B1 (en) * 2016-12-29 2018-05-22 Texas Instruments Incorporated Delta sigma ADC with output tracking for linearity
US10284222B1 (en) * 2018-02-09 2019-05-07 Texas Instruments Incorporated Delta-sigma converter with pre-charging based on quantizer output code
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
CN111083941A (zh) * 2018-08-21 2020-04-28 康姆索利德有限责任公司 模数转换器
JP7176369B2 (ja) * 2018-11-20 2022-11-22 株式会社デンソー Ａ／ｄ変換器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
WO2007011307A1 (en) * 2005-07-20 2007-01-25 National University Of Singapore Cancellation of anti-resonance in resonators
CN1929309A (zh) * 2005-09-08 2007-03-14 安捷伦科技有限公司 精确低噪声δ－σ模数转换器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449741A (en) * 1965-02-08 1969-06-10 Towson Lab Inc Reversible analog-digital converter utilizing incremental discharge of series connected charge sharing capacitors
US3462759A (en) * 1966-04-26 1969-08-19 Bendix Corp Analog-to-digital converter
DE3126380A1 (de) 1981-07-03 1983-01-20 Texas Instruments Deutschland Gmbh, 8050 Freising "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal"
EP0169535B1 (en) 1984-07-23 1992-06-10 Nec Corporation Analog to digital converter
US4831381A (en) 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
JP3143567B2 (ja) 1994-10-28 2001-03-07 シャープ株式会社 デルタシグマ変調器
US5574457A (en) 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US6037887A (en) 1996-03-06 2000-03-14 Burr-Brown Corporation Programmable gain for delta sigma analog-to-digital converter
US6486711B1 (en) 1998-07-15 2002-11-26 Texas Instruments Incorporated Capacitor-based exponential programmable gain amplifier
US6011433A (en) 1998-10-22 2000-01-04 Pmc-Sierra Ltd. Generalized procedure for the calibration of switched capacitor gain stages
US6621441B2 (en) 2000-05-15 2003-09-16 Texas Instruments Incorporated Attenuating undesired frequencies while sampling a communication signal
US6624779B2 (en) 2001-05-04 2003-09-23 Texas Instruments Incorporated Switched capacitor integrator that shares a capacitor for input signal and reference signal
US6559789B1 (en) 2001-07-30 2003-05-06 Cirrus Logic, Inc. High speed successive approximation return path and data conversion methods and circuits using the same
US7057540B2 (en) * 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
US6781533B2 (en) * 2001-11-15 2004-08-24 Hrl Laboratories, Llc. Optically sampled delta-sigma modulator
WO2006044756A2 (en) 2004-10-18 2006-04-27 Linear Technology Corp. Analog signal sampling system and method having reduced average input current
US7136006B2 (en) 2004-12-16 2006-11-14 Texas Instruments Incorporated Systems and methods for mismatch cancellation in switched capacitor circuits
US7253675B2 (en) 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7307572B2 (en) 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
US7209060B2 (en) 2005-07-28 2007-04-24 Texas Instruments Incorporated Reducing variation in reference voltage when the load varies dynamically
US7375664B2 (en) * 2006-06-07 2008-05-20 Texas Instruments Incorporated Systems and methods for providing anti-aliasing in a sample-and-hold circuit
US7397403B2 (en) 2006-07-07 2008-07-08 Linear Technology Corp. Range compression in oversampling analog-to-digital converters using differential input signals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
WO2007011307A1 (en) * 2005-07-20 2007-01-25 National University Of Singapore Cancellation of anti-resonance in resonators
CN1929309A (zh) * 2005-09-08 2007-03-14 安捷伦科技有限公司 精确低噪声δ－σ模数转换器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624388A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 连续斜坡发生器设计及其校准
CN105763171A (zh) * 2015-01-06 2016-07-13 松下电器产业株式会社 离散时间模拟电路
CN105763171B (zh) * 2015-01-06 2020-09-01 松下电器产业株式会社 离散时间模拟电路
CN111034137A (zh) * 2017-05-22 2020-04-17 康杜实验室公司 具有更大增益的多级采样器
CN111490787A (zh) * 2019-01-29 2020-08-04 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
CN117472263A (zh) * 2023-10-20 2024-01-30 浙江纽联科技有限公司 一种不受共模影响的高速高精采样模块及采样方法
CN117472263B (zh) * 2023-10-20 2024-05-28 浙江纽联科技有限公司 一种不受共模影响的高速高精采样模块及采样方法

Also Published As

Publication number Publication date
CN101447790B (zh) 2015-08-26
US7489263B1 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
CN101447790A (zh) 离散时间可编程增益adc输入电路及方法
CN101399550B (zh) 离散时间可编程增益adc输入电路及方法
US9136867B2 (en) ΔΣ-modulator and ΔΣ-A/D converter
US8040264B2 (en) Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US7466249B2 (en) System and method for common mode calibration in an analog to digital converter
US9634627B2 (en) Amplification circuit and analog/digital conversion circuit
US8400339B2 (en) Correlated-level-shifting and correlated-double-sampling switched-capacitor gain stages, systems implementing the gain stages, and methods of their operation
US7786767B2 (en) Common-mode insensitive sampler
US7095356B1 (en) Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
US8134401B2 (en) Systems and methods of low offset switched capacitor comparators
US8830099B1 (en) MDAC with differential current cancellation
US9413373B1 (en) Amplifier circuit and pipeline type analog-digital converter
TW201310898A (zh) 擬差動切換電容電路
US20130050003A1 (en) Sigma-delta analog to digital converter
CN111669177B (zh) 一种模数转换器
CN108696279B (zh) 电压信号到时间信号的转换器
US20090167362A1 (en) Comparator
EP2953265B1 (en) Method and circuit for bandwidth mismatch estimation in an a/d converter
WO2013032443A1 (en) Method and apparatus for converting single-ended signals into differential signals
CN103023499A (zh) 模数转换器及其工作方法
CN101471680B (zh) 一种无线接收机及消除无线接收机中直流失调的方法
US20220021396A1 (en) Signal converting apparatus and related method
CN110798221B (zh) 信号调制电路
EP1758243A1 (en) Low offset Sample-and-Hold and Amplifier
Maheshwari et al. Companding baseband switched capacitor filters and ADCs for WLAN applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant