CN101447457B - 双应力膜互补金属氧化物半导体晶体管的制造方法 - Google Patents
双应力膜互补金属氧化物半导体晶体管的制造方法 Download PDFInfo
- Publication number
- CN101447457B CN101447457B CN200710171663XA CN200710171663A CN101447457B CN 101447457 B CN101447457 B CN 101447457B CN 200710171663X A CN200710171663X A CN 200710171663XA CN 200710171663 A CN200710171663 A CN 200710171663A CN 101447457 B CN101447457 B CN 101447457B
- Authority
- CN
- China
- Prior art keywords
- transistor
- stress film
- stress
- cmos
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种双应力膜CMOS的制造方法，包括：提供具有第一和第二晶体管的半导体衬底；在第一晶体管上形成掺杂的第一应力膜；在该第一应力膜和第二晶体管上形成第二应力膜，该第二应力膜厚度至少等于第一晶体管栅极介质层、栅极与第一应力膜厚度之和；平坦化所述第二应力膜，使第一应力膜表面被露出；在第一应力膜被露出的表面上和第二晶体管栅极上方的第二应力膜上形成光刻胶图案，第二晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于第二晶体管栅极的线宽；刻蚀未被光刻胶图案覆盖的第二应力膜，至所述第一应力膜上的第二应力膜被去除为止。本发明在张应力膜和压应力膜层的接合处不会产生凸起的缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双应力膜互补金属氧化物半导体晶体管(CMOS)的制造方法。
背景技术
随着半导体制造技术的不断发展，金属氧化物半导体晶体管的尺寸也日益减小，但对其可靠性能和响应速率等物理性能有了更高的要求。
金属氧化物半导体晶体管中影响响应速率的重要因素是载流子迁移率，在同样的驱动电压下，具有大的载流子迁移率的晶体管具有较快的响应速率，人们总是通过各种方法来提高金属氧化物半导体晶体管的载流子迁移率以获得更高的响应速率。目前，业界已经发展出“应变硅技术”来改善导电沟道中的载流子的迁移率。
公开号为CN 1819121A的中国专利申请文件公开了一种制造应变硅晶体管的方法，在其公开的方法中，通过在金属氧化物晶体管上沉积氮化硅膜层，然后对所述的氮化硅膜层进行紫外光照射工艺，使该氮化硅膜层成为高张应力的应力膜，以提高金属氧化硅半导体晶体管中载流子的迁移率。
应力膜中的应力分为两种：张应力和压应力。张应力应力膜能够提高N型金属氧化物半导体晶体管(NMOS)中电子的迁移率；压应力应力膜能够提高P型金属氧化物半导体晶体管(PMOS)中空穴的迁移率。对于互补性金属氧化物半导体晶体管，为提高响应速率，需要在NMOS和PMOS上分别形成不同应力的应力膜层。
现有的一种形成双应力膜互补金属氧化物半导体晶体管的制造工艺如图1至图6所示。
如图1所示，提供具有NMOS晶体管102和PMOS晶体管104的半导体衬底100。
如图2所示，在所述NMOS晶体管102和PMOS晶体管104上形成张应力膜层106。
如图3所示，通过光刻刻蚀去除所述PMOS晶体管104上的张应力膜层，保留所述NMOS晶体管上的张应力膜层106a。
如图4所示，在所述张应力膜层106a和PMOS晶体管104上形成压应力膜层108。
如图5所示，通过光刻在所述PMOS晶体管上方形成光刻胶层107，并刻蚀去除所述张应力膜层106a上的压力膜层，在所述PMOS晶体管上的形成压应力膜108a；
接着，如图6所示，去除所述光刻胶层107。
然而，由于在沉积压应力膜层108时，会在与张应力膜层106a连接处形成如图4所示的凸起109，从而导致在形成压力应膜层108a后，在压应力膜层108a和张应力膜层106a的接合处具有如图6所示的凸起109，该凸起109会影响后续的工艺，并导致形成的互补金属氧化物半导体晶体管的稳定性能下降。
发明内容
本发明提供一种双应力膜互补金属氧化物半导体晶体管的制造方法，本发明的方法在张应力膜和压应力膜层的接合处不会产生凸起的缺陷。
本发明提供的一种双应力膜互补金属氧化物半导体晶体管的制造方法，包括：
提供具有第一晶体管和第二晶体管的半导体衬底，其中第一晶体管为NMOS晶体管或PMOS晶体管；第二晶体管对应为PMOS晶体管或NMOS晶体管；
在第一晶体管上形成用于提高第一晶体管载流子迁移率的第一应力膜；
在第一应力膜和第二晶体管上形成用于提高第二晶体管载流子迁移率的第二应力膜，所述第二应力膜的厚度至少等于所述第一晶体管的栅极介质层、栅极与第一应力膜的厚度之和；
平坦化所述第二应力膜，使所述第一晶体管栅极上的第一应力膜的表面被露出；
在所述第一应力膜被露出的表面上和第二晶体管栅极上方的第二应力膜上形成光刻胶图案，其中，所述第二晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于该第二晶体管的栅极的线宽；
刻蚀未被所述光刻胶图案覆盖的第二应力膜，直至去除所述第一应力膜上的第二应力膜；
其中，若所述第一晶体管为NMOS晶体管，则第一应力膜为掺杂应力膜；若第二晶体管为NMOS晶体管，则第二应力膜为掺杂应力膜。
可选的，形成第一应力膜的步骤如下：
通过沉积工艺在所述第一晶体管和第二晶体管上形成第一应力膜；
在所述第一晶体管上的第一应力膜上形成光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的第一应力膜；
去除所述光刻胶图案；
其中，若所述第一晶体管为NMOS晶体管，则形成第一应力膜的工艺为沉积和原位掺杂工艺。
可选的，所述原位掺杂掺入的杂质为锗或碳。
可选的，进一步包括：对所述第一应力膜的执行紫外光照射工艺或热退火工艺。
可选的，所述第一应力膜为氮化硅。
可选的，若第二晶体管为NMOS晶体管，则形成第二应力膜的工艺为沉积和原位掺杂工艺。
可选的，平坦化所述第二应力膜的工艺为化学机械研磨，其中，所述第一晶体管的栅极上方的第一应力膜为研磨停止层。
可选的，平坦化所述第二应力膜的步骤如下：
对所述第二应力膜执行化学机械研磨工艺；
完成所述化学机械研磨后，刻蚀所述第二应力膜，直至去除所述第一晶体管栅极上方的第二应力膜。
可选的，所述第二应力膜为氮化硅。
可选的，所述刻蚀为干法刻蚀。
可选的，用第一应力膜作为刻蚀停止层检测所述干法刻蚀的刻蚀终点或用刻蚀时间控制所述干法刻蚀的刻蚀终点。
可选的，进一步包括：去除所述光刻胶图案。
与现有技术相比，本发明的其中一个技术方案具有如下优点：
通过在第一晶体管上形成第一应力膜后，接着形成厚度大于第一应力膜和第二晶体管栅极的第二应力膜，并对所述第二应力膜进行平坦化，然后对该第二应力膜进行选择性刻蚀，使得在第二晶体管上剩余的第二应力膜与第一应力膜具有较好的结合处，不会产生凸起的缺陷，从而不会对后续的工艺(例如互连工艺)产生影响，并能够增大后续工艺的工艺窗口，提高制造工艺的稳定性；此外，也可以提高形成的器件的稳定性。
附图说明
图1至图6为现有的一种双应力膜互补金属氧化物半导体晶体管的制造工艺的各步骤相应的结构剖面示意图；
图7为本发明的双应力膜互补金属氧化物半导体晶体管的制造工艺的第一实施例的流程图；
图8为本发明的第一实施例中具有NMOS和PMOS晶体管的半导体衬底的剖面结构示意图；
图9为在图8所示的NMOS和PMOS晶体管上形成第一应力膜的剖面结构示意图；
图10为在图9所示的NMOS晶体管上方的第一应力膜上形成光刻胶图案的剖面结构示意图；
图11为在NMOS晶体管上方形成第一应力膜的剖面结构示意图；
图12为在图11所示的第一应力膜和PMOS晶体管上形成第二应力膜的示意图；
图13为对图12所示的第二应力膜平坦化后的剖面结构示意图；
图14为在如图13所示的第一应力膜和第二应力膜上形成光刻胶图案的剖面示意图；
图15为对图14所示的第二应力膜进行刻蚀后的剖面结构示意图；
图16为本发明的双应力膜互补金属氧化物半导体晶体管的制造方法的第二实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在MOS晶体管上覆盖应力膜可提高导电沟道中载流子的迁移率，从而可提高MOS器件的响应速率。在CMOS中的NMOS晶体管覆盖张应力膜，在PMOS晶体管上覆盖压应力膜，可分别提高NMOS和PMOS晶体管中的电子和空穴的载流子迁移率。
本发明的实施例中，提供一种双应力膜互补金属氧化物半导体晶体管的制造方法；
首先在第一晶体管上形成用于提高第一晶体管载流子迁移率的第一应力膜，然后在该第一应力膜和第二晶体管上形成用于提高第二晶体管载流子迁移率的第二应力膜，所述第二应力膜的厚度至少等于第一晶体管栅极介质层、栅极与第一应力膜的厚度之和；
接着，平坦化所述第二应力膜，使所述第一晶体管栅极上的第一应力膜表面被露出，以使所述第二应力膜和第一晶体管栅极上的第一应力膜大致在一个平面内；
用光刻胶图案保护第一应力膜表面被露出的和第二晶体管栅极上的第二应力膜(其中，其中所述第二晶体管的栅极上的第二应力膜上的光刻胶图案的线宽大于所述第二晶体管的栅极的线宽)；
刻蚀未被所述光刻胶图案覆盖的第二应力膜，直至所述第一应力膜上的第二应力膜被去除为止；
去除所述光刻胶图案，从而在第二晶体管上保留第二应力膜；
本实施例的方法能够使所述第一晶体管上的第一应力膜和第二晶体管上剩余的第二应力膜的接合处表面较为平坦，没有凸起的缺陷。
图7为本发明的双应力膜互补金属氧化物半导体晶体管的制造工艺的第一实施例的流程图。
在该述第一实施例中，所述第一晶体管为NMOS晶体管，第二晶体管为PMOS晶体管。
如图7所示，步骤S100，提供具有NMOS晶体管和PMOS晶体管的半导体衬底。
图8为本发明的第一实施例中具有NMOS和PMOS晶体管的半导体衬底的剖面结构示意图。
如图8所示，提供半导体衬底10，所述半导体衬底10可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底10也可以是硅锗化合物，还可以具有绝缘层上硅结构或硅上外延层结构。
在所述半导体衬底10中具有隔离结构12，所述隔离结构12可以是浅沟槽隔离(Shallow Trench Isolation，STI)，也可以是局部氧化(LocalOxidation of Silicon，LOCOS)隔离结构。所述隔离结构12之间为有源区(Active Area)。
在所述有源区区域具有NMOS晶体管13和PMOS晶体管23。其中，所述NMOS晶体管13具有源极14a和漏极14b、栅极介质层16、栅极18及栅极侧壁层20。
所述源极14a和漏极14b位于所述半导体衬底10中，通过掺杂工艺形成。
所述栅极介质层16位于所述源极14a和漏极14b之间的半导体衬底10上，该栅极介质层16可以氧化硅或氮氧化硅或其它介质材料。
所述栅极18位于所述栅极介质层16上，栅极18可以是多晶硅或多晶硅与金属硅化物的堆叠结构。
所述栅极侧壁层20位于栅极18侧壁，其可以是氧化硅、氮化硅或氧化硅与氮化硅的层叠结构，或者氧化硅-氮化硅-氧化硅(ONO)结构。
所述PMOS晶体管23具有源极25a和漏极25b、栅极介质层22、栅极24及栅极侧壁层26。
所述源极25a和漏极25b位于所述半导体衬底10中，通过掺杂工艺形成。
所述栅极介质层22位于所述源极25a和漏极25b之间的半导体衬底10上，该栅极介质层22可以氧化硅或氮氧化硅或其它介质材料。
所述栅极24位于所述栅极介质层22上，栅极24可以是多晶硅或多晶硅与金属硅化物的堆叠结构。
所述栅极侧壁层26位于栅极24侧壁，其可以是氧化硅、氮化硅或氧化硅与氮化硅的层叠结构，或者氧化硅-氮化硅-氧化硅(ONO)结构。
步骤S110，在所述NMOS晶体管上形成掺杂的第一应力膜。
图9为在图8所示的NMOS和PMOS晶体管上形成第一应力膜的剖面结构示意图。
如图9所示，通过沉积和原位掺杂在所述NMOS晶体管和PMOS晶体管上形成掺杂的第一应力膜28。
在其中的一个实施例中，所述第一应力膜28为张应力的掺杂的氮化硅膜，掺入的杂质可以是锗或碳。
形成掺杂的氮化硅膜的方法可以是化学气相沉积，在沉积的同时进行原位掺杂，掺入杂质锗或碳。
在氮化硅膜中掺入锗或碳杂质可以增加膜层的张应力，与没有掺杂的氮化硅膜相比，掺杂的氮化硅膜的张应力大约增加1.0至1.2GPa，甚至更大。
此外，在氮化硅膜中掺入杂质，可改变其刻蚀速率或研磨速率，可作为后续研磨的研磨停止层或刻蚀的刻蚀停止层。
在其它的实施例中，可进一步对掺杂的第一应力膜执行紫外线照射工艺或热退火工艺，以进一步提高第一应力膜的张应力。
在其它的实施例中，所述第一应力膜28可以多层应力膜(包括张应力和压应力)的堆叠层，多层应力膜的堆叠后产生的应力表现为张应力。
图10为在图9所示的NMOS晶体管上的第一应力膜上形成光刻胶图案的剖面结构示意图。
在所述第一应力膜28上旋涂光刻胶层，通过曝光显影形成如图10所示的光刻胶图案30，所述光刻胶图案30位于NMOS晶体管13上的第一应力膜28上。
图11为在NMOS晶体管上形成第一应力膜的剖面结构示意图。
以所述光刻胶图案30作为刻蚀阻挡层，刻蚀未被所述光刻胶图案30覆盖的第一应力膜28，去除位于所述PMOS晶体管23上的第一应力膜。
接着，通过氧气等离子体灰化和湿法清洗去除所述光刻胶图案30后，在所述NMOS晶体管13上保留的第一应力膜为28a，如图11所示。
具有张应力的第一应力膜28a形成于所述NMOS晶体管13上，可提高该NMOS晶体管13的导电沟道中载流子的迁移率，提高NMOS晶体管的响应速率。
在其它的实施例中，所述第一应力膜28a也可以不完全覆盖所述NMOS晶体管，这里不再赘述。
步骤S120，在所述第一应力膜和PMOS晶体管上形成第二应力膜，所述第二应力膜的厚度至少等于所述NMOS晶体管的栅极介质层、栅极与第一应力膜的厚度之和。
图12为在图11所示的第一应力膜和PMOS晶体管上形成第二应力膜的示意图。
如图12所示，在所述第一应力膜28a和PMOS晶体管23上形成第二应力膜32。其中，所述第二应力膜32的厚度至少要等于所述NMOS晶体管13的栅极介质层16、栅极18和第一应力膜28a的厚度之和。
在其中的一个实施例中，所述第二应力膜32为氮化硅，形成所述氮化硅膜的方法为等离子体增强化学气相沉积，沉积的温度为200至300℃。
通过改变形成氮化硅膜的气体的流量以及射频源的功率，可改变形成的氮化硅中氢气的含量，形成具有压应力的氮化硅膜。压应力氮化硅膜可提高PMOS中空穴的载流子的迁移率。
步骤S130，平坦化所述第二应力膜，使所述NMOS晶体管栅极上方的第一应力膜的表面被露出。
图13为对图12所示的第二应力膜平坦化后的剖面结构示意图。
由于是在不平坦度的表面沉积第二应力膜32，导致在沉积第二应力膜32之后表面也不平坦，需要通过平坦化工艺进行平坦，去除部分第二应力膜32，并能够使NMOS晶体管13的栅极18上的第一应力膜28a表面被露出。
在其中的一个实施例中，通过化学机械研磨平坦化所述第二应力膜32，由于第一应力膜28a具有和第二应力膜32不同的研磨速率，因而可以以第一应力膜28a作为研磨停止层，在研磨到NMOS晶体管13的栅极18上的第一应力膜28a表面被露出时，研磨停止，如图13所示。
在另外的实施例中，所述平坦化工艺分为研磨和刻蚀两个步骤，其中研磨为化学机械研磨。其步骤如下：
首先对所述第二应力膜32执行化学机械研磨工艺，使所述第二应力膜32具有较为平坦的表面；
然后对所述第二应力膜32执行刻蚀工艺，由于掺杂的第一应力膜28a具有与第二应力膜32不同的刻蚀速率，可以以第一应力膜28a作为刻蚀停止层，在所述NMOS晶体管13的栅极18上的第一应力膜28a的表面被露出时，刻蚀停止。
步骤S140，在所述第一应力膜被露出的表面上和PMOS晶体管栅极上方的第二应力膜上形成光刻胶图案，其中，所述PMOS晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于所述PMOS晶体管的栅极的线宽。
图14为在如图13所示的第一应力膜和第二应力膜上形成光刻胶图案的剖面示意图。
在所述第一应力膜28a和第二应力膜32上旋涂光刻胶，并通过曝光显影形成光刻胶图案34a和34b，如图14所示，其中，所述光刻胶图案34a位于所述第一应力膜28a上，并覆盖所述第一应力膜28a；所述光刻胶图案34b位于所述PMOS晶体管的栅极24上方的第二应力膜上，且所述光刻胶图案34b的线宽大于所述栅极24的线宽。
步骤S150，刻蚀未被所述光刻胶图案覆盖的第二应力膜，直至去除所述第一应力膜上的第二应力膜。
如图15所示，以所述光刻胶图案34a和34b作为刻蚀阻挡层，刻蚀未被所述光刻胶图案34a和34b覆盖的第二应力膜32，刻蚀停止于所述第一应力膜28a上的第二应力膜32被去除，在所述PMOS晶体管23上形成第二应力膜32a。
由于掺杂的第一应力膜28a具有和第二应力膜32不同的刻蚀速率，因而可作为刻蚀第二应力膜32的刻蚀停止层。
刻蚀所述第二应力膜32的方法为干法刻蚀，刻蚀气体可以是含氟的气体。在其中的一个实施例中，刻蚀气体为CF4和CHF3，并掺入惰性气体Ar，其中，CF4的流量为10sccm至500sccm，CHF3的流量为10至500sccm，Ar的流量为10sccm至500sccm；刻蚀气体的压力为10mTorr至200mTorr，射频源功率为50W至500W。
在其它的实施例中，也可以用刻蚀时间控制刻蚀的终点。
完成刻蚀后，去除所述光刻胶图案34a和34b，即形成有双应力膜的互补金属氧化物半导体晶体管。
若所述第一应力膜28a没有完全覆盖所述NMOS晶体管13，则所述第一应力膜28a和第二应力膜32a的交界面会位于所述隔离结构12区域以外的区域，图15示出的是第一应力膜28a和第二应力膜32a的交界面位于隔离结构12区域上方的情形。
在NMOS晶体管上形成第一应力膜后，接着形成厚度大于第一应力膜和NMOS晶体管的栅极的第二应力膜，并对第二应力膜进行平坦化，接着对第二应力膜进行选择性刻蚀，使得在PMOS晶体管上剩余的第二应力膜与第一应力膜具有较好的结合处，不会产生凸起的缺陷，从而不会对后续的工艺(例如互连工艺)产生影响，并能够增大后续工艺的工艺窗口，提高制造工艺的稳定性；此外，也可以提高形成的器件的稳定性。
图16为本发明的双应力膜互补金属氧化物半导体晶体管的制造方法的第二实施例的流程图。在该第二实施例中，所述第一晶体管为PMOS晶体管，第二晶体管为NMOS晶体管。
如图16所示，
步骤S200，提供具有NMOS晶体管和PMOS晶体管的半导体衬底。
所述NMOS晶体管具有栅极、源极和漏极，所述PMOS晶体管具有栅极、源极和漏极。
步骤S210，在所述PMOS晶体管上形成第一应力膜。
其形成的步骤如下，首先在PMOS晶体管和NMOS晶体管上沉积第一应力膜，然后用光刻胶图案保护所述PMOS晶体管上的第一应力膜，通过刻蚀去除所述NMOS晶体管上的第一应力膜。
沉积所述第一应力膜的方法为等离子体增强化学气相沉积，沉积的温度为200至300℃。
所述第一应力膜为氮化硅。通过改变形成氮化硅膜的气体的流量以及射频源的功率，可改变形成的氮化硅中氢气的含量，形成具有压应力的氮化硅膜。
压应力氮化硅膜可提高PMOS中空穴的载流子的迁移率。
步骤S220，在所述第一应力膜和NMOS晶体管上形成掺杂的第二应力膜，所述第二应力膜的厚度至少等于所述PMOS晶体管的栅极介质层、栅极与第一应力膜的厚度之和。
所述掺杂的第二应力膜中的杂质为锗或碳。所述第二应力膜为氮化硅，在氮化硅膜中掺入锗或碳可提高该膜层的张应力。
步骤S230，平坦化所述第二应力膜，使所述PMOS晶体管栅极上的第一应力膜的表面被露出。
在其中的一个实施例中，平坦化所述第二应力膜的工艺为化学机械研磨，其中，所述PMOS晶体管的栅极上方的第一应力膜为研磨停止层。
在另外的实施例中，平坦化所述第二应力膜的步骤如下：
首先对所述第二应力膜执行化学机械研磨工艺，使所述第二应力膜具有较为平坦的表面；
然后对所述第二应力膜执行刻蚀工艺，刻蚀所述第二应力膜，至所述PMOS晶体管栅极上方的第一应力膜表面被露出为止，即所述第一应力膜为刻蚀停止层。
步骤S240，在所述第一应力膜被露出的表面上和NMOS晶体管栅极上方的第二应力膜上形成光刻胶图案，其中，所述NMOS晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于所述NMOS晶体管的栅极的线宽。
步骤S250，刻蚀未被所述光刻胶图案覆盖的第二应力膜层，直至去除所述第一应力膜层上的第二应力膜。
所述刻蚀为干法刻蚀。
完成刻蚀后，在所述NMOS晶体管上剩余有一定厚度的第二应力膜。
进一步的，去除所述光刻胶图案。
在PMOS晶体管上形成第一应力膜后，接着形成厚度大于第一应力膜和PMOS晶体管的栅极的第二应力膜，并对第二应力膜进行平坦化，接着对第二应力膜进行选择性刻蚀，使得在NMOS晶体管上剩余的第二应力膜与第一应力膜具有较好的结合处，不会产生凸起的缺陷，从而不会对后续的工艺(例如互连工艺)产生影响，并能够增加后续工艺的工艺窗口，提高制造工艺的稳定性；此外，也可以提高形成的器件的稳定性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (12)
1.一种双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于，包括：
提供具有第一晶体管和第二晶体管的半导体衬底，其中第一晶体管为NMOS晶体管或PMOS晶体管；第二晶体管对应为PMOS晶体管或NMOS晶体管；
在第一晶体管上形成用于提高第一晶体管载流子迁移率的第一应力膜；
在第一应力膜和第二晶体管上形成用于提高第二晶体管载流子迁移率的第二应力膜，所述第二应力膜的厚度至少等于所述第一晶体管的栅极介质层、栅极与第一应力膜的厚度之和；
平坦化所述第二应力膜，使所述第一晶体管栅极上的第一应力膜的表面被露出；
在所述第一应力膜被露出的表面上和第二晶体管栅极上方的第二应力膜上形成光刻胶图案，其中，所述第二晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于该第二晶体管的栅极的线宽；
刻蚀未被所述光刻胶图案覆盖的第二应力膜，直至去除所述第一应力膜上的第二应力膜；
其中，若所述第一晶体管为NMOS晶体管，则第一应力膜为掺杂应力膜；若第二晶体管为NMOS晶体管，则第二应力膜为掺杂应力膜。
2.如权利要求1所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于，形成第一应力膜的步骤如下：
通过沉积工艺在所述第一晶体管和第二晶体管上形成第一应力膜；
在所述第一晶体管上的第一应力膜上形成光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的第一应力膜；
去除所述第一晶体管上的第一应力膜上形成的所述光刻胶图案；
其中，若所述第一晶体管为NMOS晶体管，则形成第一应力膜的工艺为沉积和原位掺杂工艺。
3.如权利要求2所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：所述原位掺杂掺入的杂质为锗或碳。
4.如权利要求3所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于，进一步包括：对所述掺杂的第一应力膜的执行紫外光照射工艺或热退火工艺。
5.如权利要求1至4任一权利要求所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：所述第一应力膜为氮化硅。
6.如权利要求1所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：若第二晶体管为NMOS晶体管，则形成第二应力膜的工艺为沉积和原位掺杂工艺。
7.如权利要求1所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：平坦化所述第二应力膜的工艺为化学机械研磨，其中，所述第一晶体管的栅极上方的第一应力膜为研磨停止层。
8.如权利要求1所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于，平坦化所述第二应力膜的步骤如下：
对所述第二应力膜执行化学机械研磨工艺；
完成所述化学机械研磨后，刻蚀所述第二应力膜，直至去除所述第一晶体管栅极上方的第二应力膜。
9.如权利要求1所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：所述第二应力膜为氮化硅。
10.如权利要求1至4任一权利要求所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：所述刻蚀为干法刻蚀。
11.如权利要求10所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于：用第一应力膜作为刻蚀停止层检测所述干法刻蚀的刻蚀终点或用刻蚀时间控制所述干法刻蚀的刻蚀终点。
12.如权利要求1至4任一权利要求所述的双应力膜互补金属氧化物半导体晶体管的制造方法，其特征在于，进一步包括：去除所述光刻胶图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710171663XA CN101447457B (zh) | 2007-11-27 | 2007-11-27 | 双应力膜互补金属氧化物半导体晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710171663XA CN101447457B (zh) | 2007-11-27 | 2007-11-27 | 双应力膜互补金属氧化物半导体晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101447457A CN101447457A (zh) | 2009-06-03 |
| CN101447457B true CN101447457B (zh) | 2011-07-06 |
Family
ID=40743017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710171663XA Expired - Fee Related CN101447457B (zh) | 2007-11-27 | 2007-11-27 | 双应力膜互补金属氧化物半导体晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101447457B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194753B (zh) * | 2010-03-15 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 用于制作半导体器件的应力层的刻蚀方法 |
| CN102386130B (zh) * | 2010-09-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 双应力衬垫半导体器件的形成方法 |
| CN102386134B (zh) * | 2010-09-03 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
| CN101958322B (zh) * | 2010-09-06 | 2012-12-19 | 清华大学 | 高性能cmos器件 |
| CN102456626B (zh) * | 2010-10-20 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 基于双应力薄膜技术的半导体器件的制作方法 |
| CN102420126B (zh) * | 2011-06-07 | 2013-12-04 | 上海华力微电子有限公司 | 改善双应力氮化硅薄膜集成的工艺及其中的结构 |
| CN103325787B (zh) * | 2012-03-21 | 2017-05-03 | 中国科学院微电子研究所 | Cmos器件及其制造方法 |
| CN102709246B (zh) * | 2012-05-22 | 2015-01-21 | 上海华力微电子有限公司 | 一种形成双应力刻蚀阻挡层的方法 |
| CN102709247B (zh) * | 2012-05-22 | 2015-03-18 | 上海华力微电子有限公司 | 一种形成双应力刻蚀阻挡层的方法 |
| CN102709179B (zh) * | 2012-06-21 | 2015-03-11 | 上海华力微电子有限公司 | 双应力氮化硅蚀刻阻挡层形成方法和半导体器件制造方法 |
| CN102916011B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种双应变cmos集成器件及制备方法 |
| CN111933642A (zh) * | 2020-09-18 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574399A (zh) * | 2003-06-16 | 2005-02-02 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7052946B2 (en) * | 2004-03-10 | 2006-05-30 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for selectively stressing MOSFETs to improve charge carrier mobility |
| CN1983564A (zh) * | 2005-12-06 | 2007-06-20 | 联华电子股份有限公司 | 制作应变硅互补式金属氧化物半导体晶体管的方法 |
-
2007
- 2007-11-27 CN CN200710171663XA patent/CN101447457B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574399A (zh) * | 2003-06-16 | 2005-02-02 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7052946B2 (en) * | 2004-03-10 | 2006-05-30 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for selectively stressing MOSFETs to improve charge carrier mobility |
| CN1983564A (zh) * | 2005-12-06 | 2007-06-20 | 联华电子股份有限公司 | 制作应变硅互补式金属氧化物半导体晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101447457A (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101447457B (zh) | 双应力膜互补金属氧化物半导体晶体管的制造方法 | |
| US8324038B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| US8058120B2 (en) | Integration scheme for strained source/drain CMOS using oxide hard mask | |
| US7790622B2 (en) | Methods for removing gate sidewall spacers in CMOS semiconductor fabrication processes | |
| US11437272B2 (en) | Semiconductor device and method for fabricating the same | |
| US7259105B2 (en) | Methods of fabricating gate spacers for semiconductor devices | |
| US7521380B2 (en) | Methods for fabricating a stress enhanced semiconductor device having narrow pitch and wide pitch transistors | |
| US6524938B1 (en) | Method for gate formation with improved spacer profile control | |
| US20080268589A1 (en) | Shallow trench divot control post | |
| WO2012046365A1 (ja) | 半導体装置及びその製造方法 | |
| KR100695868B1 (ko) | 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법 | |
| US6958278B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US7244642B2 (en) | Method to obtain fully silicided gate electrodes | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| CN101593728B (zh) | 具有应力膜的互补金属氧化物半导体器件及其制造方法 | |
| KR100549006B1 (ko) | 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법 | |
| US6806174B2 (en) | Semiconductor devices and methods for fabricating the same | |
| CN100594598C (zh) | 半导体器件及其制造方法 | |
| KR100611786B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100448593B1 (ko) | 반도체 소자의 제조방법 | |
| KR100968422B1 (ko) | 반도체 소자의 제조방법 | |
| KR101128683B1 (ko) | Ｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR100579854B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110706 Termination date: 20181127 |