CN101438418B - 光电转换元件和光电转换元件制造方法 - Google Patents

光电转换元件和光电转换元件制造方法 Download PDF

Info

Publication number
CN101438418B
CN101438418B CN2007800151705A CN200780015170A CN101438418B CN 101438418 B CN101438418 B CN 101438418B CN 2007800151705 A CN2007800151705 A CN 2007800151705A CN 200780015170 A CN200780015170 A CN 200780015170A CN 101438418 B CN101438418 B CN 101438418B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
photo
conversion element
electric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800151705A
Other languages
English (en)
Other versions
CN101438418A (zh
Inventor
笹川慎也
长谷川真也
高桥秀和
荒尾达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101438418A publication Critical patent/CN101438418A/zh
Application granted granted Critical
Publication of CN101438418B publication Critical patent/CN101438418B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一个目的是通过逐步进行光电转换层的蚀刻，提供侧表面带不同锥角的光电转换元件。与pn光敏二极管相比，pin光敏二极管具有高响应速度，但具有大的暗电流缺陷。暗电流的一个原因被认为是通过在蚀刻中生成并沉积在光电转换层侧表面上的蚀刻残余的导电。通过形成一种结构，其中常规具有均匀表面的侧表面具有两个不同锥形，以便光电转换层具有不在同一平面的p层侧表面和n层侧表面，降低了光电转换元件的泄露电流。

Description

光电转换元件和光电转换元件制造方法
技术领域
本发明涉及将接收的光转换成电信号输出的光电转换器件。具体而言，本发明涉及包括薄膜半导体元件的光电转换器件及其制造方法。此外，本发明涉及半导体器件和包括光电转换元件的电子设备。
注意，在此说明书中，光电转换元件指包括一个单独光电转换层的薄膜堆叠层体，并且光电转换器件指一个或多个光电转换元件与半导体器件的组合装置，包括光电转换元件与另一元件的组合。
背景技术
光电转换器件用于检测电磁波，并且对紫外线到红外线反应灵敏的光电转换器件通常也称为光传感器。在光传感器中，对波长在400到700nm的可见光区域反应灵敏的传感器称为可见光传感器，它以不同方式用于根据环境而需要照度调整或开关控制的设备(参阅专利文件1：日本公开专利申请2005-129909)。
在显示装置中，检测环境亮度以调整显示装置的显示器亮度。这是因为通过检测环境亮度并获得适当的显示器亮度可降低功耗和提高可视性。例如，用于调整亮度的此类光传感器在移动电话的显示器部分中和在个人计算机的显示器部分中使用。在移动电话中，键盘按钮照明的功耗及显示器部分的功耗可降低。
另外，通过由光传感器检测显示装置的亮度及环境亮度，可调整显示器部分的亮度。具体而言，通过使用光传感器检测液晶显示装置的背光亮度，调整显示屏幕的亮度。
此外，在设有投影仪的显示装置中，通过使用光传感器执行收敛调整。收敛调整是要调整图像，使得RGB每个颜色的图像不产生偏差。通过使用光传感器，可检测每个颜色的图像位置，并且在正确的位置定位图像。
光电转换元件(光敏二极管)大致分类为四种类型：pn型、针型、肖特基型和雪崩型。pn光敏二极管是使用p型半导体结和n型半导体结的光电转换元件。pin光敏二极管是具有如下结构的光电转换元件，其中在pn光敏二极管的p型半导体与n型半导体之间***了本征半导体(i型半导体)。PN光敏二极管具有小的暗电流和低响应速度。pin光敏二极管具有高响应速度和大的暗电流。
p型半导体是一种半导体，其中，孔洞主要用作由于电子丢失而传送电荷的载流子。n型半导体是一种半导体，其中，电子主要用作由于过多电子而传送电荷的载流子。本征半导体是由高纯度半导体材料形成的一种半导体。肖特基光敏二极管是使用金薄膜层的结而不是p型半导体层和n型层的光电转换元件。雪崩光敏二极管是具有高速度和高灵敏度的光电转换元件，其中，通过应用反向偏置电压而使光电流翻倍。注意，p型半导体层称为p层，i型半导体层称为i层，并且n型半导体层称为n层。
发明内容
图4B中示出常规pin光敏二极管的一个示例。在图4B中，基层115在衬底100上方提供，第一导电层112在基层115上方提供，并且包括第一半导体层103A、第二半导体层103B和第三半导体层103C的半导体层103D在第一导电层112上方提供，第一导电层112与第一半导体层103A相互连接，具有开口的绝缘层107在第三半导体层103C上方提供，第二导电层117在绝缘层107上方提供，第二导电层117通过绝缘层107中的开口连接到第三半导体层103C，具有开口的绝缘层109提供用于覆盖上述堆叠层结构，第三导电层111在绝缘层109上方提供，并且第三导电层111通过绝缘层109中的开口连接到第一导电层112和第二导电层117。第一半导体层103A、第二半导体层103B和第三半导体层103C端部的侧表面是在相同平面中。一种导电类型的杂质元素添加到第一半导体层103A，并且一种与第一半导体层103A中相反导电类型的杂质元素添加到第三半导体层103C。第二半导体层103B是本征半导体。
在图4B所示的光电转换元件中，泄露电流可能会生成。图4A中同样如此。蚀刻残余被作为生成泄露电流的一个原因考虑在内，该残余沉积在用作光电转换层的半导体层(半导体层包括连续设置的p层、i层和n层)端部侧表面上。蚀刻残余在蚀刻步骤中生成。在蚀刻步骤中生成的蚀刻残余沉积在半导体层103D端部的蚀刻表面(图4A和4B中由虚线114A到114D围绕的区域)上。泄露电流被认为是由于通过蚀刻残余的导电而生成。
本发明的一个目的是通过降低在pin光电转换元件中蚀刻表面上生成的泄露电流，以高产出制造具有高可靠性的光电转换器件。
在本发明的光电转换元件中，只有第三半导体层103C端部的侧表面或第三半导体层103C端部的侧表面和第二半导体层103B的部分侧表面通过蚀刻去除。因此，半导体层103D端部的侧表面具有两个表面，每个表面有不同的锥角。
如图1所示，本发明的光电转换元件具有光电转换层，包括第一半导体层、第二半导体层和第三半导体层的堆叠层，在导电层上的第一半导体层包含一种导电类型的杂质元素，第二半导体层在第一半导体层上形成，并且在第二半导体层上的第三半导体层包含与第一半导体层中相反导电类型的杂质元素，其中，光电转换层的侧表面包括带第一锥角的表面和带第二锥角的表面，其中，带第一锥角的表面包括第一半导体层的侧表面和第二半导体层的部分侧表面，其中带第二锥角的表面包括第二半导体层另一部分侧表面和第三半导体层侧表面，以及其中带第一锥角的表面和带第二锥角的表面具有不同的锥角。优选是带第一锥角的表面的锥角大于带第二锥角的表面的锥角。
另外，带第二锥角的表面只可包括在第三半导体层端部的侧表面。
第一到第三半导体层优选包含硅作为主要成分。在本发明的光电转换元件中，优选第一半导体层为p型半导体层，第三半导体层为n型半导体层，以及光电转换元件在诸如玻璃衬底等透光衬底上方形成。
在本发明的光电转换元件中，在光电转换层下方提供的导电层优选具有锥形(tapered shape)。更优选的是提供保护层用于覆盖导电层端部，并且半导体层在保护层上方提供。保护层可包括滤色层。在该情况下，优选在滤色层与光电转换层之间提供了涂层。
优选本发明的光电转换元件在基层上方形成，并且基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料。更优选的是基层中未与光电转换元件重叠的区域不平整，并且由与基层相同材料组成的层在不平整的区域上方提供。
在本发明光电转换元件中包括的光电转换层下方提供的导电层优选由透光导电材料或钛形成。
本发明的半导体器件包括具有上述特征和薄膜晶体管的光电转换元件。优选是本发明的半导体器件包括电流放大器电路，该电路将连接到光电转换元件的输出放大，并且电流放大器电路是包括多个晶体管的电流镜像电路。
在本发明的半导体器件中，光阻层优选在与光电转换元件端部重叠的区域中和在衬底侧上与薄膜晶体管中包括的半导体层中沟道形成区域重叠的区域中提供。
用于制造本发明光电转换元件的方法包括：在衬底上方形成导电层；在导电层上形成保护层；在导电层上形成包含一种导电类型杂质元素的第一半导体层；在第一半导体层上形成第二半导体层；在第二半导体层上形成包含与第一半导体层中导电类型相反导电类型的杂质元素的第三半导体层；选择性地形成在第一到第三半导体层上方具有锥形的抗蚀层；进行第一干蚀刻以通过使用抗蚀层去除部分第三半导体层和部分第二半导体层；进行第二干蚀刻以通过使用包含O2且使第二半导体层蚀刻率(etching rate)比第一干蚀刻中使用的气体更低的气体，去除部分第三半导体层和部分第二半导体层，其中由于第二干蚀刻而在第三半导体层上形成氧化层；以及进行第三干蚀刻以通过使用使氧化层蚀刻率高于第二半导体层蚀刻率的气体，去除氧化层。如果不需要，则无需始终形成保护层。第一到第三半导体层优选包含硅为主要成分。更优选的是，在第一干蚀刻中使用CF4和Cl2的混合气体，在第二干蚀刻中使用CF4和O2的混合气体，并且在第三蚀刻中使用CHF3和He的混合气体。
在此说明书中，在有锥形的层中，锥角指该层侧表面与底部表面之间的倾角(内角)。在侧表面为圆形时，锥角指在底部表面与侧表面和底部表面交叉的切线之间的角度。另外，抗蚀层的硬烤是在某个温度执行的热处理。通过硬烤，抗蚀层的尺寸会减小，并且其锥角可减小。
在此说明书中，蚀刻率指每单位时间要蚀刻的量。
在此说明书中，过蚀刻指在要蚀刻预定厚度的层的蚀刻中，在完成蚀刻平均时间外进行了另外的预定时间的蚀刻。另外的预定时间是在考虑衬底表面分布的情况下确定的。通过过蚀刻，可防止残存要蚀刻的层。
在此说明书中，连接与电连接同义。因此，在本发明公开的结构中，允许电连接的另一元件(如，开关、晶体管、电容器、电感器、电阻器或二极管)可以包括在预定连接关系内。
在此说明书中，在i型半导体层(本征半导体层)是硅膜的情况下，i型半导体层(本征半导体层)指包含1x1020cm-3或更低含量偏向p型或n型导电性的杂质，并包含5x1019cm-3或更低含量的氧或氮的半导体层。注意，相对于暗导电率，光导电率优选为1000倍或更高。另外，10到1000ppm的硼(B)可添加到i型半导体层。
通过本发明，光电转换器件的泄露电流可降低。
此外，在本发明中，如果进行蚀刻以形成基层中的不平整，则改进了树脂膜或诸如此类的粘附。
因此，通过本发明，可以高产出制造高可靠性的pin光电转换元件。此外，可以高产出制造包括pin光电转换元件的高可靠性电子设备。
附图说明
图1是本发明光电转换元件的横截面图；
图2A到2C是本发明光电转换元件的横截面图；
图3A和3B是本发明光电转换元件的横截面图；
图4A和4B是常规光电转换元件的横截面图；
图5A到5C是示出本发明光电转换元件制造工艺的横截面图；
图6A到6C是示出本发明光电转换元件制造工艺的横截面图；
图7A和7B是示出本发明光电转换元件制造工艺的横截面图；
图8是本发明光电转换器件的横截面图；
图9是本发明光电转换器件的横截面图；
图10是本发明光电转换器件的横截面图；
图11是本发明光电转换器件的横截面图；
图12是本发明光电转换器件的横截面图；
图13是本发明光电转换器件的横截面图；
图14示出包括本发明光电转换器件的电子设备；
图15A和15B示出包括本发明光电转换器件的电子设备；
图16A和16B示出包括本发明光电转换器件的电子设备；
图17示出包括本发明光电转换器件的电子设备；
图18A和18B示出包括本发明光电转换器件的电子设备；
图19A和19B每个图形示出本发明光电转换器件电路；
图20A和20B每个图形通过SEM图像示出本发明光电转换元件形状；
图21A到21C每个图形通过TEM图像示出本发明光电转换元件形状；以及
图22A到22D每个图形通过SEM图像示出本发明光电转换元件形状。
标记解释
100：衬底，101：第一导电层，102：保护层，104：抗蚀层，105：区域，106：氧化硅层，107：绝缘层，108：第二导电层，109：绝缘层，111：第三导电层，112：第一导电层，115：基层，116：区域，117：第二导电层，200：衬底，203：层间绝缘层，204：滤色层，208：光阻层，209：绝缘层，210：导电层，211：树脂，212：接触电极，701：主体(A)，702：主体(B)，703：机壳，704：操作键，705：音频输出部分，706：音频输入部分，707：电路衬底，708：显示面板(A)，709：显示面板(B)，710：折页，711：透光材料部分，712：半导体器件，721：主体，722：机壳，723：显示面板，724：操作键，725：音频输出部分，726：音频输入部分，727：半导体器件，728：半导体器件，731：主体，732：机壳，733：显示部分，734：键盘，735：外部连接端口，736：指向装置，741：机壳，742：支架，743：显示部分，752：液晶层，753：背光，754：半导体器件，761：机壳，762：液晶面板，801：释放按钮，802：总开关，803：取景器，804：闪光部分，805：镜头，806：镜筒，807：机壳，811：目镜取景器，812：监视器，813：操作按钮，103A：半导体层，103B：半导体层，103C：半导体层，103D：半导体层，110A：开口，110B：开口，114A：区域，114C：区域，114D：区域，181A：半导体器件，182A：电流放大器电路，183A：光电转换元件，184A：n型TFT，185A：n型TFT，186A：输出端子，187A：外部电源端子，181B：半导体器件，182B：电流放大器电路，183B：光电转换元件，184B：p型TFT，185B：p型TFT，186B：输出端子，187B：外部电源端子，2000：p层，2001：i层，2002：n层，2003：p层，2004：i层，2005：n层，2011：绝缘层，2012：半导体层，2013：杂质区域，2014：沟道形成区域，2015：绝缘层，2016：导电层，2017：绝缘层，2018：绝缘层，2019：导电层，201A：TFT，201B：TFT，202A：光电转换元件部分，202B：光电转换元件部分，204A：滤色层，204B：滤色层，205A：第一导电层，205B：第一导电层，205C：光阻层，205D：光阻层，206A：涂层，206B：涂层，207A：光阻层，207B：光阻层，207C：光阻层，207D：光阻层，208A：光阻层，208B：光阻层，208C：光阻层，208D：光阻层，208E：光阻层，2100：感光丙烯酸，2101：p层，2102：i层，2103：n层，751a：衬底，751b：衬底，755a：极化板，755b：极化板，2200A：基层，2200B：基层，2201A：半导体层，2201B：半导体层，2202A：抗蚀层，2202B：抗蚀层，2203A：区域，2203B：区域。
具体实施方式
下面将参照图形描述本发明的实施例模式和实施例。但是，本发明可通过许多不同模式执行，并且本领域的技术人员易于理解，在不脱离本发明目的和范围的情况下，可以各种方式修改模式和细节。因此，本发明不应理解为限于这些实施例模式和实施例的描述。
[实施例模式1]
在此实施例模式中，参照图1到2C和图5A到7B描述应用本发明的光电转换元件和光电转换元件的制造工艺。图1到2C示出本发明光电转换元件的横截面图。图5A到7B示出用于描述本发明光电转换元件制造工艺的横截面图。
图1示出本发明的光电转换元件。在图1所示光电转换元件中，基层115在衬底100上方提供，第一导电层101和覆盖第一导电层101端部的保护层102在基层115上方提供，半导体层103D在第一导电层101和保护层102上方提供，具有开口的绝缘层109在半导体层103D上方提供，以及第三导电层111在绝缘层109上方提供。半导体层103D包括第一半导体层103A、第二半导体层103B和第三半导体层103C的堆叠层，其中，第一半导体层103A电连接到第一导电层101，并且第三半导体层103C电连接到第三导电层111。第一半导体层103A包含一种导电类型的杂质元素，并且第三半导体层103C包含与在第一半导体层103A中相反导电类型的杂质元素。半导体层103D端部的侧表面具有带第一锥角的表面，其中，表面以固定锥角(图1中的角度α)从第一半导体层103A延续到第二半导体层103B，并且该侧表面具有带第二锥角的表面，其中，表面以固定锥角从第二半导体层103B延续到第三半导体层103C(图1中的角度β)。带第一锥角的表面和带第二锥角的表面具有不同的锥角。带第一锥角的表面锥角大于带第二锥角的表面锥角。
本发明光电转换元件的制造工艺参照图5A到7B描述。在此实施例模式中，光电转换元件在衬底100上方形成。
具有绝缘属性的玻璃衬底或诸如此类用作衬底100。衬底100可以为柔性衬底。塑料或诸如此类可用作柔性衬底。在衬底100是玻璃衬底的情况下，其面积和大小不受特别限制。因此，例如，一边有一米或更长的矩形玻璃衬底可用作衬底100，并且与使用圆形单晶硅衬底相比，生产率可提高。此外，如果衬底100是塑料衬底，则由于塑料衬底薄、轻和可弯曲，因此，可制造允许各种设计的半导体器件，并且半导体器件可易于形成各种形状。通过使用塑料结构，可制造高抗冲击光电转换元件。另外，将光电转换器件接附或嵌入各种物品也变得容易，从而允许应用到广泛的多个领域。此外，如果衬底100是塑料衬底，则必须使用可承受制造工艺中加工温度的耐热塑料。因此，优选是在玻璃衬底上方提供薄膜晶体管(以下称为TFT)，并且随后TFT被分开以传送到塑料衬底上。作为柔性衬底，可特别使用聚萘二甲酸乙二醇酯(PEN)薄膜。除聚萘二甲酸乙二醇酯外，可使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸丁二醇酯(PBN)、聚酰亚胺(PI)、聚酰胺(PA)或诸如此类。
基层115在此实施例模式中使用的衬底100上方形成。基层115由有机树脂形成，如聚酰胺、丙烯酸或环氧树脂。基层115优选形成为比随后步骤中形成的堆叠层薄膜中包括的任何一个层更厚。基层115优选通过使用诸如树脂糊等液体，由旋涂法或微滴排放(法形成。
随后，第一导电层101在基层115上方形成(图5A)。第一导电层101可以为单个层或堆叠层。在通过单个层形成第一导电层101的情况下，可使用由从钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)或铜(Cu)选择的元素或合金材料或包含这些元素的任一种作为其主要成分的复合材料形成的薄膜，或由其氮化物形成的薄膜(如氮化钛、氮化钨、氮化钽或氮化钼)。在由堆叠层形成第一导电层101的情况下，元素可组合使用。第一导电层101可通过使用CVD法、溅射法、微滴排放法或诸如此类形成。在此实施例模式中，形成了单个钛层。
接着，通过第一导电层101的蚀刻或类似方法，形成具有所需图案的第一导电层101。第一导电层101蚀刻可使用氯基气体。在此实施例模式中，通过使用BCl3和Cl2的混合气体进行干蚀刻。蚀刻通过60∶20(sccm)的气流率、1.9Pa的腔室压力和70℃的温度进行，并且450W的RF(13.56MHz)电力应用到线圈电极以生成等离子，100W的RF(13.56MHz)电力应用到衬底侧，使得大致上应用负偏置功率并生成自偏压。此处，锥形会形成以具有大约30°的锥角。注意，锥角可通过对抗蚀层硬烤而降低。蚀刻法未受到特别限制，并且电容耦合等离子(CCP)法、电子回旋共振(ECR)法或反应离子蚀刻(RIE)法或诸如此类及电感耦合等离子(ICP)法均可使用。
注意，上述蚀刻条件是一个示例，并且蚀刻条件并不限于此。只要第一导电层101可蚀刻，气体种类、气流率、腔室压力或温度、应用的电力或诸如此类并不受特别限制。
随后，形成保护层102(图5B)。保护层102覆盖图案形成的第一导电层101的端部，并且在用作电极的第一导电层101端部有利地覆盖了用作光电转换层的半导体层103D，以便防止电场集中在电极(第一导电层101)端部。保护层102可由绝缘材料或导电材料形成。在保护层102的导电性高时，对静电的容限低；因此，保护层102优选具有高抗腐蚀性。此外，使用诸如聚酰亚胺等有机树脂时，保护层102可通过使用感光材料，只通过涂布、曝光、显影和烘烤而轻松形成，并且锥角变小，因而可改进在随后步骤形成的膜覆盖。注意，如果光取自衬底100侧，则保护层102最好由具有高透光率的材料形成。在此实施例模式中，聚酰亚胺用作保护层102。
随后，半导体层103D通过按顺序在第一导电层101上方堆叠第一半导体层103A、第二半导体层103B和第三半导体层103C而形成(图5C)。
第一半导体层103A是p型半导体层，通过包含偏向p型导电性的杂质元素的非晶硅形成。第一半导体层103A通过等离子CVD法、使用包含属于第13组的杂质元素(例如，硼(B))的半导体材料形成。硅烷(SiH4)可用作半导体材料气体。备选，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4或诸如此类。又一备选，可形成不包含杂质元素的非晶硅，随后，可通过使用扩散法或离子注入法将杂质元素引入非晶硅膜。在通过离子注入法或诸如此类将杂质元素引入后，可进行加热或诸如此类以便扩散杂质元素。这种情况下，作为形成非晶硅膜的一种方法，可使用LPCVD法、化学气相沉积法、溅射法或诸如此类。第一半导体层103A优选形成为具有10到50nm的厚度。
第二半导体层103B是i型半导体层(本征半导体层)，并且通过非晶硅膜形成。如同用于第二半导体层103B形成一样，通过等离子CVD法，使用半导体材料气体形成非晶硅膜。硅烷(SiH4)可用作半导体材料气体。备选，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4或诸如此类。第二半导体层103B可备选通过LPCVD法、化学气相沉积法、溅射法或诸如此类形成。第二半导体层103B优选形成为具有200到1000nm的厚度。
第三半导体层103C是n型半导体层，通过包含偏向n型导电率的杂质元素的非晶硅形成。第三半导体层103C通过等离子CVD法，使用包含属于第15组的杂质元素(例如，磷(P))的半导体材料形成。硅烷(SiH4)可用作半导体材料气体。备选，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4或诸如此类。又一备选，可形成不包含杂质元素的非晶硅，随后，可通过使用扩散法或离子注入法将杂质元素引入非晶硅膜。在通过离子注入法或诸如此类将杂质元素引入后，可进行加热或诸如此类以便扩散杂质元素。这种情况下，作为形成非晶硅膜的一种方法，可使用LPCVD法、化学气相沉积法、溅射法或诸如此类。第三半导体层103C优选形成为具有20到200nm的厚度。
注意，p型半导体层、i型半导体层和n型半导体层可以相反的顺序堆叠。换而言之，第一半导体层103A可由n型半导体形成，第二半导体层103B可由i型半导体形成，并且第三半导体层103C可由p型半导体形成。这种情况下，优选是光线取自衬底的反方向，即，其上堆叠薄膜的侧。通常，在pin光敏二极管中，优选是光取自p型半导体层侧的结构。
此外，第一半导体层103A、第二半导体层103B和第三半导体层103C不必通过使用非晶半导体形成，它们可通过使用多晶半导体或半非晶半导体(以下称为SAS)形成。
注意，SAS指具有在非晶结构与晶体结构(包括单晶和多晶)之间中间结构的半导体。SAS是具有在自由能方面稳定的第三条件的半导体，并且是具有短程有序和晶格畸变的晶体，这在其颗粒直径为0.5到20nm的非单晶体半导体膜中可扩散。SAS具有移到比520cm-1更低波数侧的拉曼光谱，并且视为由硅的晶格引起的(111)和(220)衍射峰可通过X射线衍射观测到。另外，SAS包含至少1个原子百分比的氢或卤素以终止悬挂键。为方便起见，在此说明书中，此类半导体称为SAS。另外，诸如氦、氩、氪或氖等惰性气体元素可包含在内以进一步促进晶格畸变，使得稳定性增强并可获得具有有利特征的半晶半导体。注意，微晶半导体也包括在SAS中。SAS可通过包含硅的气体的辉光放电分解而获得。包含硅的典型气体是硅烷(SiH4)，并且Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4及诸如此类也可使用。包含硅的的气体通过氢稀释或者通过从氦、氩、氪或氖选择的至少一种惰性气体元素添加到其中的气体稀释时，SAS可轻松形成。优选是包含硅的气体以2到1000倍范围的稀释率稀释。此外，在诸如CH4或C2H6等碳化物气体、诸如GeH4或GeF4等锗气体、F2或诸如此类混合到包含硅的气体中时，能带宽度可调整为1.5到2.4eV或0.9到1.1eV。
随后，形成抗蚀层104以使所需图案在第三半导体层103C上方(图5C)。作为在今天大规划生产线上使用的抗蚀层，可提供酚醛树脂为其主要成分的抗蚀层。酚醛树脂为其主要成分的抗蚀层由于其对干蚀刻的高抗腐蚀性而成为优选。另外，由于聚乙烯基树脂为其主要成分的抗蚀层也对干蚀刻有高抗腐蚀性性，因此，也可使用聚乙烯基树脂为其主要成分的抗蚀层。
随后，通过使用抗蚀层104为掩膜进行干蚀刻，去除半导体层103D的所需部分。通过称为第一到第三蚀刻的三次蚀刻，可进行图案形成。
非晶硅蚀刻率高的CF4和Cl2混合气体优选在第一蚀刻中使用。此处，例如蚀刻通过40∶40(sccm)的气流率、2.0Pa的腔室压力和70℃的温度进行，并且450W的RF(13.56MHz)电力应用到线圈电极以生成等离子，100W的RF(13.56MHz)电力应用到衬底侧，使得大致上应用负偏置功率并生成自偏压。在此类条件下，可在短时间内蚀刻形成的厚半导体层103D。另外，由于如上所述，半导体层103D厚，因此，通过调整蚀刻时间，可进行蚀刻以留下部分第二半导体层103B和第一半导体层(图6A)。备选，可进行蚀刻从而只留下部分第一半导体层103A。
注意，上述蚀刻条件是一个示例，并且蚀刻条件并不限于此。只要半导体层103D可蚀刻，气体种类、气流率、腔室压力或温度、应用的电力或诸如此类并不受特别限制。
随后，进行第二蚀刻以蚀刻和去除在第一蚀刻步骤后留下的在半导体层103D中虚线围绕的区域105。第二蚀刻优选使用包含O2的气体，并且更优选使用CF4和O2的混合气体进行。例如在对第一导电层101使用钛的情况下，蚀刻通过45∶45(sccm)的气流率、2.5Pa的腔室压力和70℃的温度进行，并且500W的RF(13.56MHz)电力应用到线圈电极以生成等离子，200W的RF(13.56MHz)电力应用到衬底侧，使得大致上应用负偏置功率并生成自偏压。因此，通过蚀刻而不去除第一导电层101，只可去除半导体层103D中虚线围绕的区域105。
在使用包含O2的混合气体的干蚀刻中，抗蚀层通过各向异性蚀刻而回退(retreat)，因而要覆盖的区域会减小。此外，由于在第三半导体层103C表面上暴露在掩膜外的区域被氧化，因此，形成了氧化硅层106(图6B)。此时，其下方的第一导电层101未被蚀刻。
在第二蚀刻中，优选进行过蚀刻。优选是进行蚀刻，直至在基层115表面上形成如虚线围绕区域116中所示的不平整。在基层115具有不平整表面时，在随后步骤中在基层115上方形成的绝缘薄膜粘附可得以改进。
接着，进行第三蚀刻以选择性地去除氧化硅层106。作为第三蚀刻，优选是进行使用CHF3和He混合气体的干蚀刻。例如，蚀刻通过7.5∶142.5(sccm)的气流率、5.5Pa的腔室压力和70℃的温度进行，并且475W的RF(13.56MHz)电力应用到线圈电极以生成等离子，300W的RF(13.56MHz)电力应用到衬底侧，使得大致上应用负偏置功率并生成自偏压。通过在此类条件下进行蚀刻，可在抑制硅的蚀刻率的同时提高氧化硅的蚀刻率；相应地，在保留第二半导体层103B的同时可去除氧化硅层106。注意，此处通过蚀刻要去除的区域不必限于氧化硅层106，并且第二半导体层103B可部分去除。
注意，上述蚀刻条件是一个示例，并且蚀刻条件并不限于此。只要暴露在抗蚀层104外的第三半导体层103C区域和部分第二半导体层103B可蚀刻，或者只要暴露在抗蚀层104外的第三半导体层103C区域可蚀刻，气体种类、气流率、腔室压力或温度、应用的电力或诸如此类并不受特别限制。
如上所述，在去除第三半导体层103C暴露在抗蚀层104外的区域和部分第二半导体层103B时，或者在只去除第三半导体层103C暴露在抗蚀层104外的区域时，可使半导体层103D形成为具有一个侧表面，该侧表面包括带不同锥角的两个表面。注意，带端部中侧表面不同锥角的两个表面之一不包括n层103C。
随后，在通过O2等离子进行轻微灰化(light ashing)后，抗蚀层剥落以通过预定的化学溶剂去除。
随后，形成绝缘层107。绝缘层107可由绝缘材料形成，并且其材料和形成方法不受特别限制。例如，绝缘层107可通过CVD法或诸如此类形成。作为用于形成绝缘层107的材料，可给出的有基于氧化硅的材料、基于氮化硅的材料、硅氧烷树脂或诸如此类。基于氧化硅的材料指包含氧和硅为其主要成分的氧化硅和作为氧化硅，但包含氮且其中氧含量大于氮的氮氧化硅。基于氮化硅的材料指包含氮和硅为其主要成分的氮化硅和作为氮化硅，但包含氧且其中氮含量大于氧的氮氧化硅。硅氧烷树脂是具有Si-O-Si键的树脂。硅氧烷具有包括硅(Si)和氧(O)键的骨架结构。优选是绝缘层107由诸如感光聚酰亚胺等感光树脂形成。注意，在从衬底100反方向取光的情况下，优选使用具有高透光性的绝缘薄膜。在此实施例模式中，绝缘层107通过使用感光聚酰亚胺形成，并且通过曝光图案化。绝缘层107可在整个表面上方形成，但优选除形成基层115不平整的区域外形成绝缘层107(图6C)。绝缘层107形成为在一部分中具有开口，而以后形成的第二导电层108和第三半导体层103C在该开口中连接。
随后，形成第二导电层108。第二导电层108可以为单个层或堆叠层。类似于第一导电层101的材料可用作第二导电层108的材料。也就是说，在通过单个层形成第二导电层108的情况下，可使用由从钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)、铜(Cu)或镍(Ni)选择的元素或合金材料或包含任何这些元素作为其主要成分的复合材料形成的薄膜，或由其氮化物形成的薄膜(如氮化钛、氮化钨、氮化钽或氮化钼)。在由堆叠层形成第二导电层108的情况下，元素可组合使用。第二导电层108可通过使用CVD法、溅射法、微滴排放法或诸如此类形成。此外，可形成单个钛层。在形成第二导电层108后，根据需要以类似于第一导电层101的方式进行蚀刻或诸如此类，以便形成具有所需图案的导电层。
随后，形成绝缘层109。绝缘层109的材料不受特别限制，并且基于氮化硅的材料、基于氧化硅的材料、BSG(硼硅酸玻璃)、PSG(磷硅酸玻璃)、BPSG(硼磷硅酸玻璃)、树脂材料或诸如此类均可使用。优选是使用有机树脂材料(聚酰胺或丙烯酸)或硅氧烷树脂。要形成绝缘层109，可使用微滴排放法(视其类型而定，也称为喷墨法，并且输送包括喷射；这在下文同样适用)、丝网印刷法、旋转涂布法或诸如此类。备选，可使用CVD法或诸如此类。此处，环氧树脂通过丝网印刷法形成。由于基层115表面上形成了不平整，因此，绝缘层109可粘附到基层115并有利地覆盖基层115。具体而言，绝缘层109和基层115优选由相同种类的材料形成，这样可改进粘附。
随后，在绝缘层109中形成开口110A和开口110B(图7A)。如果通过使用用于形成绝缘层109的丝网印刷法或微滴排放法，绝缘层109已经形成为具有所需图案，则此步骤并不总是需要执行。在整个表面上方形成绝缘层109并随后通过去除预定部分形成图案的情况下，图案只可通过使用感光材料，通过涂布、曝光、显影和烘烤而形成。另外，由于第二锥角变小，因此，可有利地在随后步骤中形成层的覆盖。形成开口110A到达第一导电层101，并且形成开口110B到达第二导电层108。
随后，在开口110A和开口110B中形成第三导电层111(图7B)。第三导电层111可通过使用丝网印刷法、微滴排放法或诸如此类由导电膏形成。在此实施例模式中，使用了丝网印刷法。可使用包含诸如银(Ag)、金(Au)、铜(Cu)或镍(Ni)等金属材料的导电膏或导电碳膏作为导电膏。第三导电层111形成为连接到第一导电层101和第二导电层108。
如上所述，图2A到2C示出根据本发明制造的光电转换元件。在图2A中，保护层102只在第一导电层101端部上方形成。在图2B中，保护层102在图2A中第一半导体层103A与衬底接触的区域中形成，并且覆盖第一导电层101的端部，因此形成了衬底100与半导体层103A相互不接触的结构。在图2C中，保护层102形成为具有均匀厚度。图2C所示保护层102通过使用CVD法或诸如此类，由无机绝缘材料或诸如此类形成。具有不同锥角的两个锥形部分可通过去除第三半导体层103C暴露在抗蚀层104外的区域和第二半导体层103B端部部分侧表面而形成，或者通过只去除第三半导体层103C暴露在抗蚀层104外的区域而形成。因此，在端部侧表面上从第一半导体层103A到第三半导体层103C的距离会更大；因此，通过蚀刻残余导电的可能性会降低。
通过本发明，可获得具有在层之间形成的具高粘附力的树脂薄膜或诸如此类并具有小泄露电流的光电转换元件。因此，可制造高可靠性的pin光电转换元件。此外，可制造包括pin光电转换元件的高可靠性电子设备。
注意，此实施例模式可与其它实施例模式和实施例1到3自由组合。
[实施例模式2]
在此实施例模式中，参照图3A到4B描述了具有与实施例模式1不同结构的光电转换元件。图3A和3B示出本发明光电转换元件的横截面图。图4A和4B示出常规光电转换元件的横截面图。
图3A示出根据本发明制造的光电转换元件示例。此光电转换元件与实施例模式1中所述光电转换元件不同之处在于第一导电层112由透光导电材料形成。注意，在此实施例模式中，虽然透光导电材料不用于第二导电层117，但第二导电层117可由透光导电材料形成。
ITO(氧化铟锡)、IZO(含氧化锌(ZnO)的氧化铟锡)或ZnO(氧化锌)可用作透光导电材料。优选使用ITSO(含氧化硅(SiO2)的氧化铟锡)，它可通过溅射法，使用含2-10重量百分比氧化硅的ITO靶(target)形成。注意，IZO是包含氧化硅的氧化物导电材料，可通过溅射法，使用含2-20重量百分比的ZnO的氧化铟靶形成。此外，可使用ZnO掺杂有镓(Ga)、SnO2(氧化锡)、ZnO掺杂有Ga2O3、ZnO掺杂有Al2O3或ZnO掺杂有SiO2的导电材料。
在使用透光导电材料形成第一导电层112时，图3A所示结构可用于形成从衬底侧取光的光电转换器件。这种情况下，透光导电材料不必用于第二导电层117。
在图4B所示常规结构中，存在的一个缺陷是由于与图4A相比，其内部电阻低，因此，可能发生由于静电产生的断路(breakage)。另外，在图4B所示结构中，存在的一个问题是由于在蚀刻步骤中生成的蚀刻残余易于沉积在半导体层端部虚线围绕的区域114C和114D中，因此，可能生成泄露电流。
图3B示出第一导电层101的锥角小于本发明另一结构的锥角情况下的横截面图。通过第一导电层101如此小的锥角，可有利地形成在第一导电层上方要形成的膜。因此，可防止由于第一导电层101和半导体层103D未有利形成而可能发生的裂缝及诸如此类，并且可降低泄露电流。如图3B所示，在本发明应用到其第一导电层在端部具有侧表面小锥角的光电转换元件时，即使在第一导电层上方未形成保护层，也可制造高可靠性的pin光电转换元件。
可调整蚀刻条件以便降低如图3B所示的锥角。例如，可使用70∶10(sccm)气流率、1.35Pa的腔室压力进行蚀刻。600W的RF(13.56MHz)电力应用到线圈电极以生成等离子，200W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。因此，第一导电层101具有大约30°的锥角，这是有利的。此处，抗蚀层也进行了硬烤。
上述问题可通过应用本发明而得以解决：从端部侧表面上去除第三半导体层103C暴露在掩膜外的区域和部分第二半导体层103B，或者只从端部侧表面上去除第三半导体层103C暴露在掩膜外的区域，以便半导体层103D具有在端部带不同锥角的两个锥形部分，并且一个锥形部分不包括其侧表面上的n层。
在应用本发明以形成在半导体层端部侧表面上带不同锥角的两个锥形部分时，在端部侧表面上从第一半导体层到第三半导体层的距离会更大。相应地，可降低由于通过蚀刻残余导电而生成的泄露电流。另外，在加工端部侧表面上带不同锥角的两个锥形部分以便一个锥形部分不包括n层时，在去除第三半导体层暴露在掩膜外的区域和第二半导体层端部部分侧表面，或者只去除第三半导体层暴露在掩膜外的区域中，进行了过蚀刻，并且进行了蚀刻以在基层形成不平整。因此，可改进要在基层上方形成，其厚度大于不平整深度的树脂膜或诸如此类的粘附。
此外，如在此实施例模式中所述，通过降低第一导电层端部侧表面锥角，可不提供覆盖第一导电层端部的保护层，以便简化制造工艺。另外，由于通过本发明降低了泄露电流，因此，可采用在第一半导体层底部表面整个表面下方提供第一导电层的结构。
通过本发明，可获得带有在层之间形成的具高粘附的树脂薄膜或诸如此类并带有小泄露电流的光电转换元件。因此，可制造高可靠性的pin光电转换元件。此外，可制造包括pin光电转换元件的高可靠性电子设备。
注意，此实施例模式可与其它实施例模式和实施例1到3自由组合。
[实施例模式3]
在此实施例模式中，参照图8到13、图19A和19B描述了应用本发明的颜色传感器。注意，结构并不限于图8到13所示的那些结构。例如，在图8到13中，导电层和绝缘层由单个层形成，但它并不限于此。在此实施例模式中的导电层和绝缘层可以是堆叠层。另外，光阻层和涂层也可具有单个层或堆叠层。
注意，用于光阻层的材料只要可阻止可见光便不受特别限制。例如，光阻层可以是具有光阻属性的绝缘膜，碳基材料或颜料扩散在其中。备选，光阻层可以是金属层并由膜形成，其中例如堆叠了铬(Cr)、氧化铬和氮化铬。
图8示出光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和光电转换元件部分202B、在光电转换元件部分202A和光电转换元件部分202B中的滤色层204A和滤色层204B、由与光电转换元件部分202A和光电转换元件部分202B中第一导电层205A和第一导电层205B相同材料形成的光阻层205C和光阻层205D。由于第一导电层205A、光阻层205C、第一导电层205B及光阻层205D阻止光，因此，从光电转换元件部分202A和光电转换元件部分202B端部进入光电转换层的光会受阻，并且只有透过滤色层204A和滤色层204B的光进入光电转换层。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。滤色层204A和204B的颜色可相互不同。另外，滤色层204A和涂层206A及滤色层204B和涂层206B以类似于实施例模式1中保护层102的方式操作。涂层206A和206B保护光电转换层，以便滤色层204A和204B中的杂质元素不在光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。除其暴露部分外，接触电极212覆盖有树脂211。注意，导电层210可通过另一导电层连接到光电转换元件部分202A和光电转换元件部分202B。导电层210和导电层2019可通过另一导电层连接。
图9示出一个光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和光电转换元件部分202B、在光电转换元件部分202A和光电转换元件部分202B中的滤色层204A和滤色层204B及在与光电转换元件部分202A和光电转换元件部分202B一起提供的层间绝缘层203下方的光阻层207A、光阻层207B、光阻层207C和光阻层207D。由于光阻层207A到207D阻止光，因此，从光电转换元件部分202A和202B端部进入光电转换层的光会受阻，并且只有透过滤色层204A或滤色层204B的光进入光电转换层。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。滤色层204A和204B的颜色可相互不同。另外，滤色层204A和涂层206A及滤色层204B和涂层206B以类似于实施例模式1中保护层102的方式操作。涂层206A和206B保护光电转换层，以便滤色层204A和204B中的杂质元素不在光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。除其暴露部分外，接触电极212覆盖有树脂211。注意，导电层210和光电转换元件部分202A及导电层210和光电转换元件部分202B可通过另一导电层连接。导电层210和导电层2019可通过另一导电层连接。注意，光阻层207A到207D可由与TFT 201A和201B中导电层或诸如此类类似的材料且以相同步骤形成。
图10示出一个光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和202B、在光电转换元件部分202A和202B中的滤色层204A和滤色层204B、在TFT 201A和TFT 201B下方的光阻层208及在与光电转换元件部分202A和202B一起提供的层间绝缘层203下方的光阻层207A到207D。由于光阻层207A到207D阻止光，因此，从光电转换元件部分202A和光电转换元件部分202B端部进入光电转换层的光会受阻，并且只有透过滤色层204A或滤色层204B的光进入光电转换层。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。滤色层204A和204B的颜色可相互不同。另外，滤色层204A和涂层206A及滤色层204B和涂层206B以类似于实施例模式1中保护层102的方式操作。涂层206A和206B保护光电转换层，以便滤色层204A和204B中的杂质元素不在光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。除其暴露部分外，接触电极212覆盖有树脂211。由于TFT 201A和201B包括光阻层208，因此，可获得高可靠性的TFT。注意，导电层210和光电转换元件部分202A及导电层210和光电转换元件部分202B可通过另一导电层连接。导电层210和导电层2019可通过另一导电层连接。注意，光阻层207A到207D可由与TFT 201A和201B中导电层或诸如此类类似的材料且以相同步骤形成。
图11示出一个光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和光电转换元件部分202B、在光电转换元件部分202A和光电转换元件部分202B中的滤色层204A和滤色层204B、在TFT 201A和TFT 201B下方的光阻层208E及在与光电转换元件部分202A和光电转换元件部分202B一起提供的层间绝缘层203下方的光阻层208A、光阻层208B、光阻层208C和光阻层208D。由于光阻层208A到208D阻止光，因此，从光电转换元件部分202A和光电转换元件部分202B端部进入光电转换层的光会受阻，并且只有透过滤色层204A或滤色层204B的光进入光电转换层。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。滤色层204A和204B的颜色可相互不同。另外，滤色层204A和涂层206A及滤色层204B和涂层206B以类似于实施例模式1中保护层102的方式操作。涂层206A和206B保护光电转换层，以便滤色层204A和204B中的杂质元素不在光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。除其暴露部分外，接触电极212覆盖有树脂211。由于TFT 201A和201B包括光阻层208E，因此，可获得高可靠性的TFT。光阻层208E优选由与光阻层208A到208D类似的材料且以相同步骤形成。注意，导电层210和光电转换元件部分202A及导电层210和光电转换元件部分202B可通过另一导电层连接。导电层210和导电层2019可通过另一导电层连接。
图12示出一个光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和光电转换元件部分202B、在层间绝缘层203下方的滤色层204及在与光电转换元件部分202A和光电转换元件部分202B一起提供的层间绝缘层203下方且在滤色层204下方的光阻层207A和光阻层207B。由于第一导电层205A和205B及光阻层207A和207B阻止光，因此，从光电转换元件部分202A和光电转换元件部分202B端部进入光电转换层的光会受阻。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。层间绝缘层203保护光电转换元件部分202A和202B中的光电转换层，以便滤色层204中的杂质元素不在光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。除其暴露部分外，接触电极212覆盖有树脂211。虽然图12中未示出，但TFT 201A和TFT 201B可如图10和11中一样具有光阻层。注意，由于滤色层204在图12中具有单个颜色，因此，如非必需，光阻层207A无需形成。注意，导电层210和光电转换元件部分202A及导电层210和光电转换元件部分202B可通过另一导电层连接。导电层210和导电层2019可通过另一导电层连接。
图13示出一个光电转换器件的横截面图，该器件包括在衬底200上方形成的TFT 201A和TFT 201B、在层间绝缘层203上方形成的光电转换元件部分202A和光电转换元件部分202B、在层间绝缘层203下方的滤色层204A和滤色层204B及在与光电转换元件部分202A和光电转换元件部分202B一起提供的层间绝缘层203下方且在滤色层204A和滤色层204B下方的光阻层207A、光阻层207C、光阻层207B和光阻层207D。光电转换元件部分202A和光电转换元件部分202B包括第一导电层205A和第一导电层205B。由于光阻层207A到207D阻止光，因此，从光电转换元件部分202A和光电转换元件部分202B端部进入光电转换层的光会受阻，并且只有透过滤色层204A或滤色层204B的光进入光电转换层。相应地，光电转换元件部分202A和202B可作为颜色传感器操作。滤色层204A和204B的颜色可相互不同。层间绝缘层203保护光电转换元件部分202A和202B中的光电转换层，以便滤色层204A和204B中的杂质元素不在光电转换元件部分202A和202B中的光电转换层中扩散。另外，绝缘层209上方的导电层210连接到接触电极212。虽然图13中未示出，但TFT 201A和TFT201B可如图10和11中一样具有光阻层。注意，导电层210和光电转换元件部分202A及导电层210和光电转换元件部分202B可通过另一导电层连接。导电层210和导电层2019可通过另一导电层连接。注意，光阻层207A到207D可由与TFT 201A和201B中导电层或诸如此类类似的材料且以相同步骤形成。
此处，参照图8描述此实施例模式TFT 201A和201B制造工艺的示例。
首先，在衬底200上方形成绝缘层2011。随后，在绝缘层2011上方形成包括多个晶体管的层。随后，在包括多个晶体管的层上方形成绝缘层2018和层间绝缘层203。随后，形成导电层2019，它通过绝缘层2015、绝缘层2018和层间绝缘层203中形成的开口，连接到在多个晶体管中每个晶体管的源极区域或漏极区域。
绝缘层2011防止杂质从衬底200侵入。绝缘层2011通过溅射法、等离子CVD法或诸如此类，由单个层或基于氧化硅的膜或基于氮化硅的膜的堆叠层形成。注意，如非必要，无需形成绝缘层2011。
每个晶体管具有半导体层2012、绝缘层2015和用作栅电极的导电层2016。此处，硅用于半导体层2012。半导体层2012可通过LPCVD法、等离子CVD法、化学气相沉积法或溅射法，使用诸如硅烷(SiH4)等半导体材料气体，由非晶半导体形成。备选，可使用多晶半导体，半导体通过激光晶化法、热晶化法或使用诸如镍等促进晶化的元素的热晶化法而晶化。又一备选是可使用SAS或诸如此类。此外使用了多晶硅。
半导体层2012包括用作源极区域或漏极区域的杂质区域2013和沟道形成区域2014。偏向n型导电的杂质元素(属于第15组的元素，如磷或砷)或偏向p型导电的杂质元素(如硼或铝)添加到杂质区域2013。使用扩散源的方法、离子注入法或诸如此类可用于引入杂质。LDD(轻掺杂漏极)区域优选在沟道形成区域与源极区域或漏极区域之间提供，但如非必需可无需提供。
注意，LDD区域是为提高具有多晶硅半导体层的TFT可靠性而形成的区域。在具有多晶硅半导体层的TFT中，必需抑制关闭电流(off current)。具体而言，在TFT用作像素电路及诸如此类中的模拟开关时，其关闭电流需要足够低。但是，由于在漏极结部分反偏压强电场的原因，在关闭状态存在通过缺陷的泄露电流。在提供LDD区域时，可降低漏极末端附近的电场，因而可降低关闭电流。此外，由于在漏极结部分的反偏压强电场可扩散到沟道区域和LDD区域的结部分及LDD区域和漏极区域的结点，因此，电场被释放，泄露电流被降低。
在此实施例模式中，LDD区域可通过提供用作侧壁的绝缘层2017而形成。
绝缘层2015用作栅绝缘层。绝缘层2015可以类似于绝缘层2011的方式，由基于氧化硅的材料或基于氮化硅的材料形成为单个层或栈层。
绝缘层2018和层间绝缘层203通过SOG(玻璃上旋涂)法、微滴排放法、丝网印刷法或诸如此类，由无机材料或有机材料形成为单个层或堆叠层。例如，绝缘层2018可由氮氧化硅形成，层间绝缘层203可由氮氧硅形成。另外，类似于绝缘层2011和绝缘层2015，绝缘层2018和层间绝缘层203可由溅射法、等离子CVD法或诸如此类形成。
导电层2019可通过使用CVD法、溅射法、微滴排放法或诸如此类由导电物质形成。导电层2019可以由单个层或堆叠层形成。光电转换元件部分中的第一导电层205A可以相同步骤形成。
虽然接触电极212的形状不限于图8到13中所示形状，但所示形状是优选的。换而言之，接触电极212具有带小锥角的表面，通过该锥角，接触电极212的厚度从端部到中心部分增大，并且接触电极212在中心部分具有延续到具有锥角的表面的突出物。与常规形状相比，通过此形状，接触电极212可以可靠地连接接触电极连接到的外部电路和包括光电转换元件的半导体器件，由此提高产出。
注意，上述TFT 201A和TFT 201B的结构并不限于图中所示的那些结构，并且各种结构均可应用。例如，虽然所示TFT为顶栅类型，但背沟道蚀刻类型或沟道保护(channel protective)类型TFT均可使用。
此外，如图中明确所示一样，在此实施例模式中所述的半导体器件有利地具有TFT和在一个衬底上方形成的光电转换元件。图19A和19B是示出结构示例的电路图。图19A和19B每个中所示的半导体器件具有光电转换元件和包括TFT的电流放大器电路。图19A示出使用n型TFT的示例，图19B示出使用p型TFT的示例。以下说明参照图19A，但它也适用于使用p型TFT的情况。
图19A中的半导体器件181包括放大光电转换元件183A输出的电流放大器电路182A。各种电路结构可应用于电流放大器电路182A。此处，电流放大器电路182A包括n型TFT 184A和n型TFT 185A以形成电流镜像电路。每个n型TFT 184A和n型TFT 185A其源电极和其漏电极之一连接到外部电源端子187A并保持在恒压(如接地电压)。n型TFT 185A的源电极和漏电极中另外一个连接到输出端子186A。n型TFT 184A源电极和漏电极中的另外一个连接到n型TFT184A的栅电极和n型TFT 185A的栅电极。如果在光电转换元件183A中使用pin光敏二极管，则阳极(p型半导体侧)连接到n型TFT 184A该另外一个源电极或漏电极，并且阴极(n型半导体侧)连接到输出端子186A。
在光电转换元件183A受到光照射时，光电电流从阳极(p型半导体侧)流到阴极(n型半导体侧)。因此，电流流入电流放大器电路182A中n型TFT 184A，并且让电流流动所需的电压在栅电极生成。在n型TFT 185A和n型TFT 184A具有相同的栅长度L和沟道宽度W，并在饱和区域中操作时，由于n型TFT 184A和n型TFT 185A的栅电压相同，因此，流动的电流量相同。在输出电流需要放大时，并联的n个TFT可用作n型TFT 185A。在该情况下，电流与并联TFT的数量(n)成正比放大。
图19B中所示半导体器件181B包括放大光电转换元件183B输出的电流放大器电路182B。各种电路结构可应用于电流放大器电路182B。此处，电流放大器电路182B包括p型TFT 184B和p型TFT 185B以形成电流镜像电路。每个p型TFT 184B和p型TFT 185B其源电极和其漏电极之一连接到外部电源端子187B并保持在恒压(如接地电压)。p型TFT 185B源电极和漏电极中另外一个连接到输出端子186B。p型TFT 184B源电极和漏电极中另外一个连接到p型TFT 184B的栅电极和p型TFT 185B的栅电极。如果在光电转换元件183B中使用pin光敏二极管，则阳极(p型半导体侧)连接到p型TFT 184B该另外一个源电极或漏电极，并且阴极(n型半导体侧)连接到输出端子186B。
在光电转换元件183B受到光照射时，光电电流从阳极(p型半导体侧)流到阴极(n型半导体侧)。因此，电流流入电流放大器电路182B中p型TFT 184B，并且让电流流动所需的电压在栅电极生成。在p型TFT 185B和p型TFT 184B具有相同的栅长度L和沟道宽度W，并在饱和区域中操作时，由于p型TFT 184B和p型TFT 185B的栅电压相同，因此，流动的电流量相同。在输出电流需要放大时，并联的n个TFT可用作n型TFT 185B。在该情况下，电流与并联TFT的数量(n)成正比放大。
如上所述，根据本发明，可获得具有树脂膜或诸如此类且具有小泄露电流的半导体元件，树脂膜或诸如此类形成为层间绝缘膜，具有形成的高粘附。相应地，可制造高可靠性的pin光电转换元件。因此，可制造包括pin光电转换元件的高可靠性半导体器件。
注意，此实施例模式可与另一实施例模式和实施例1到3自由组合。
[实施例1]
通过扫描电子显微镜(下文称为SEM)和透射电子显微镜(下文称为TEM)观察应用本发明的一个示例，其中，半导体层端部的侧表面具有两个表面，每个表面带不同的锥角，并且第一半导体层端部的侧表面和第三半导体层端部的侧表面不在同一平面中。以下说明参照图20A和20B中所示的扫描电子显微镜图像(下文称为SEM图像)和图21A到21C所示的透射电子显微镜图像(下文称为TEM图像)。注意，STEM(扫描透射电子显微镜)用于获得TEM图像。
此实施例的示例包括在衬底上方形成的氧化硅膜、在氧化硅膜上方形成的感光聚酰亚胺、在感光聚酰亚胺上方形成的感光丙烯酸和按顺序在感光丙烯酸上方堆叠的p型半导体层、i型半导体层和n型半导体层。非晶硅用于i型半导体层，并且SAS用于p型半导体层和n型半导体层。
玻璃用于衬底。首先，氧化硅膜通过CVD法在玻璃衬底上方形成以具有200nm的厚度。注意，此处形成的膜不必是氧化硅膜，并且可以是氧化硅膜外基于氧化硅的膜或基于氮化硅的膜。
随后，通过旋涂法在基于氧化硅的膜上方按顺序堆叠感光聚酰亚胺和感光丙烯酸。
接着，在感光丙烯酸上方形成p层。p层通过等离子CVD法，使用包含硼(B)的硅烷(SiH4)形成。
随后，在p层上方形成i层。i层通过等离子CVD法，使用硅烷(SiH4)形成。
随后，在i层上方形成n层。n层通过等离子CVD法，使用包含磷(P)的硅烷(SiH4)形成。之后形成抗蚀层。
随后，对形成的堆叠层结构进行三次干蚀刻(第一到第三蚀刻)。
第一蚀刻使用CF4和Cl2混合气体进行。此处，蚀刻通过40∶40(sccm)的气流率、2.0Pa的腔室压力和70℃的温度进行，并且450W的RF(13.56MHz)电力应用到线圈电极以生成等离子，100W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。
第二蚀刻使用CF4和O2混合气体进行。此处，蚀刻通过45∶55(sccm)的气流率、2.5Pa的腔室压力和70℃的温度进行，并且500W的RF(13.56MHz)电力应用到线圈电极以生成等离子，200W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。
第三蚀刻使用CHF3和He混合气体进行。此处，蚀刻通过7.5∶142.5(sccm)的气流率、5.5Pa的腔室压力和70℃的温度进行，并且475W的RF(13.56MHz)电力应用到线圈电极以生成等离子，300W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。
通过上述步骤，可获得pin层，其中半导体层端部的侧表面具有带不同锥角的两个表面，并且p层端部的侧表面和n层端部的侧表面不在同一平面中。一个后处理是在进行灰化后通过预定的化学溶剂剥离以去除抗蚀层。此处，可使用对于使用的抗蚀层适用的化学溶剂。
图20A示出如上所述形成的堆叠层结构横截面的SEM图。图20B示出在不进行第三蚀刻情况下堆叠层结构横截面的SEM图。图21A到21C示出本发明堆叠层结构横截面的TEM图，并且TEM图对应于图20A。注意是在去除抗蚀层之前观察SEM图。在图20A中，示出了p层2000、i层2001和n层2002。在图20B中，示出了p层2003、i层2004和n层2005。
首先比较图20A和图20B。在图20B中，由于未进行第三蚀刻，因此，包括p层2003端部中侧表面、带锥角的表面与包括n层2005端部中侧表面、带锥角的表面是在同一平面中。另一方面，在应用本发明且进行第三蚀刻的图20A中，包括p层2000端部中侧表面、带锥角的表面与包括n层2002端部中侧表面、带锥角的表面是在不同平面中。
图21A到21C示出去除抗蚀层后堆叠层结构横截面的TEM图。p层2101在感光丙烯酸2100上方形成，i层2102在p层2101上方形成，并且n层2103在i层2102上方形成。堆叠p层2101、i层2102和n层2103的半导体端部侧表面具有带不同锥角的两个表面。
通过本发明，可获得一种堆叠结构，其中半导体层端部的侧表面具有带不同锥角的两个表面，并且p层端部的侧表面和n层端部的侧表面不在同一平面中。通过形成光电转换元件以具有如图20A和21A到21C所示结构，可制造泄露电流降低的高可靠性pin光电转换元件。
注意，此实施例可与实施例模式1到3和另一实施例自由组合。
[实施例2]
在本发明的光电转换元件中，可通过在制造工艺中的蚀刻在基底中形成不平整。虽然在基底中形成不平整，但在其上方要形成的树脂薄膜或诸如类的粘附可得以改进。
此实施例中使用的示例包括在衬底上方形成的氧化硅膜、在氧化硅膜上方形成的感光聚酰亚胺、在感光聚酰亚胺上方形成的感光丙烯酸和按顺序在感光丙烯酸上方堆叠的p型半导体层、i型半导体层和n型半导体层。非晶硅用于所有半导体层。
玻璃用于衬底。首先，氧化硅膜通过CVD法在玻璃衬底上方形成以具有200nm的厚度。注意，此处形成的膜不必是氧化硅膜，并且可以是氧化硅膜外基于氧化硅的膜或基于氮化硅的膜。
随后，通过旋涂法在氧化硅膜上方按顺序堆叠感光聚酰亚胺和感光丙烯酸。
接着，在感光丙烯酸上方形成p层。p层通过等离子CVD法，使用包含硼(B)的硅烷(SiH4)形成。
随后，在p层上方形成i层。i层通过等离子CVD法，使用硅烷(SiH4)形成。
随后，在i层上方形成n层。n层通过等离子CVD法，使用包含磷(P)的硅烷(SiH4)形成。之后形成抗蚀层。
随后，对形成的堆叠层结构进行三次干蚀刻(第一到第三蚀刻)。
第一蚀刻使用CF4和Cl2混合气体进行。此处，蚀刻通过40∶40(sccm)的气流率、2.0Pa的腔室压力和70℃的温度进行，并且450W的RF(13.56MHz)电力应用到线圈电极以生成等离子，100W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。
第二蚀刻使用CF4和O2混合气体进行。此处，蚀刻和过蚀刻通过45∶55(sccm)的气流率、2.5Pa的腔室压力和70℃的温度进行，并且500W的RF(13.56MHz)电力应用到线圈电极以生成等离子，200W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。注意，第二蚀刻调整为包括过蚀刻。
第三蚀刻使用CHF3和He混合气体进行。此处，蚀刻通过7.5∶142.5(sccm)的气流率、5.5Pa的腔室压力和70℃的温度进行，并且475W的RF(13.56MHz)电力应用到线圈电极以生成等离子，300W的RF(13.56MHz)电力应用到衬底侧，以便大致上应用负偏置功率并生成自偏压。
通过上述步骤，可获得pin层，其中半导体层端部的侧表面具有带不同锥角的两个表面，并且p层端部的侧表面和n层端部的侧表面不在同一平面中。通过SEM观察到获得的pin层。图22A到22D是本发明堆叠层结构横截面的SEM图像。图22A和22B是在衬底末端附近拍摄的SEM图像。图22C和22D是在衬底中心部分拍摄的SEM图像。在图22B中，示出了基层2200A、半导体层2201A和抗蚀层2202A。在图22D中，示出了基层2200B、半导体层2201B和抗蚀层2202B。基层2200A和基层2200B分别包括不平整的区域2203A和区域2203B。如图22A到22D清楚示出，在衬底末端附近和在衬底中心部分的基层中均形成不平整。
通过本发明，在基层中形成不平整。因此，改进了在随后步骤中要形成的树脂膜或诸如此类的粘附。借助于改进的粘附，可以高产出制造高可靠性的pin光电转换元件。
注意，此实施例可与实施例模式1到3和另一实施例自由组合。
[实施例3]
此实施例参照图14到18B，描述本发明光电转换器件应用到各种电子设备的示例。作为包括本发明光电转换器件的电子设备，可举出的有计算机、显示器、移动电话、电视机及诸如此类。
图14示出一个移动电话，它包括主体(A)701、主体(B)702、机壳703、操作键704、音频输出部分705、音频输入部分706、电路衬底707、显示面板(A)708、显示面板(B)709、折页710及透光材料部分711。包括光电转换器件的半导体器件712在机壳703内提供。
半导体器件712检测通过透光材料部分711的光，根据检测到的外部光照度控制显示面板(A)708和显示面板(B)709的亮度，并根据半导体器件712获得的照度，控制操作键704的照度。通过根据外部光照度调整显示面板亮度，移动电话的功耗可降低，并且移动电话的特性可改进。
图15A和15B示出移动电话的另一示例。图15A和15B所示移动电话均包括具有机壳722的主体721、显示面板723、操作键724、音频输出部分725、音频输入部分726及包括光电转换器件的半导体器件727。图15B所示移动电话还包括具有光电转换器件的半导体器件728。
图15A所示移动电话可通过包括主体721中提供的光电转换器件的半导体器件727，检测外部光，并且可控制显示面板723和操作键724的壳度。
除9A所示结构外，图15B所示移动电话包括半导体器件728，该器件包括主体721内的光电转换器件。通过半导体器件728包括光电转换器件，可检测在显示面板723中提供的背光亮度。
在图14、15A和15B中，使用了光电转换器件，该器件设有将要提取为电压输出的光电电流放大的电路。因此，在电路衬底上安装的组件数量可降低，并且移动电话本身尺寸可减小。
图16A示出一台计算机，它包括主体731、机壳732、显示部分733、键盘734、外部连接端口735、指向器件(pointing device)736及诸如此类。
图16B示出对应于电视接收器及诸如此类的显示装置。显示装置包括机壳741、支架742、显示部分743及诸如此类。
图17示出在液晶面板用作显示部分的情况下，在图16A的计算机中包括的显示部分733和图16B所示显示装置中包括的显示部分743的详细结构。
图17所示液晶面板762包含在机壳761中。液晶面板762包括衬底751a、衬底751b、***在衬底751a与衬底751b之间的液晶层752、极化板755a、极化板755b、背光753及诸如此类。机壳761包括具有光电转换器件的半导体器件754。
具有使用本发明制造的光电转换器件的半导体器件754检测来自包括RGB LED的背光753的每种RGB颜色的光量，并且信息被送回以调整液晶面板762的亮度。具体而言，由于RGB LED温度依存性相互不同，因此，可检测来自包括RGB LED的背光的光量，以便可补偿LED中的变化。此外，通过LED中的恶化补偿，可调整白平衡。
图18A和18B示出光电转换器件或包括本发明光电转换器件的半导体器件包含到相机(如数码相机)中的示例。图18A是从数码相机前侧观看的透视图。图18B是从数码相机后侧观看的透视图。图18A和18B所示数码相机包括快门释放按钮801、总开关802、取景器803、闪光部分804、镜头805、镜筒806、机壳807、目镜取景器811、监视器812及操作按钮813。释放按钮801被向下按到一半位置时，聚集调整机制和曝光调整机制会运行。释放按钮801向下按到最低位置时，快门会打开。向下按或旋转总开关802时可打开或关闭数码相机的供电。
取景器803位于数码相机前侧上镜头805上方，以便通过图18B所示的目镜取景器811可看到要拍摄的区域和焦点。闪光部分804位于数码相机前侧的上半部分。在对象的亮度低时，闪光部分804在释放按钮被按下且快门打开的同时发出辅助光。镜头805在数码相机前侧。镜头包括聚焦镜头、缩放镜头或诸如此类。镜头与未示出的快门和光圈一起形成摄影光学***。另外，在镜头后提供了象CCD(电荷耦合器件)或诸如此类等成像元件。
镜筒806移动镜头部分以调整聚焦镜头、缩放镜头或诸如此类的焦点。拍摄照片时，镜筒会滑出以向前移动镜头805。此外，镜头805可折叠，以便携带时相机变小。注意，虽然在此实施例中采用滑出镜筒806进行缩放以拍摄对象的结构，但结构并不限于此。本发明的光电转换器件可包括在能够通过在机壳807中的摄影光学***的结构进行缩放拍摄，而无需滑出镜筒的数码相机中。
目镜取景器811位于数码相机后侧上半部，以便可通过其看到要拍摄的区域和焦点。操作按钮813在数码相机后侧提供，包括具有各种功能的按钮，如设置按钮、菜单按钮、显示按钮、功能按钮和选择按钮。
在应用本发明到图14到18B所示装置中包括的光电转换器件时，可制造高可靠性的电子设备。此外，本发明并不限于此，并且可应用到需要检测光的任何物体。
注意，此实施例可与实施例模式1到3和另一实施例自由组合。
本申请是基于2006年4月28日在日本专利局提交的日本专利申请2006-125830，该申请的完整内容通过引用结合于本文中。

Claims (34)

1.一种光电转换元件，包括：
光电转换层，所述光电转换层包括第一半导体层、第二半导体层和第三半导体层的堆叠层；
在导电层上的所述第一半导体层，所述第一半导体层包含一种导电类型的杂质元素；
在所述第一半导体层上形成的所述第二半导体层；以及
在所述第二半导体层上的所述第三半导体层，所述第三半导体层包含与所述第一半导体层中杂质元素相反导电类型的杂质元素；
其中所述光电转换层的侧表面包括带第一锥角的表面和带第二锥角的表面；
其中带所述第一锥角的所述表面包括所述第一半导体层的侧表面和所述第二半导体层的部分侧表面；
其中带所述第二锥角的所述表面包括所述第二半导体层的另一部分所述侧表面和所述第三半导体层的侧表面；
其中带所述第一锥角的所述表面和带所述第二锥角的所述表面具有不同的锥角；以及
其中所述导电层具有锥形。
2.一种光电转换元件，包括：
光电转换层，所述光电转换层包括第一半导体层、第二半导体层和第三半导体层的堆叠层；
在导电层上的所述第一半导体层，所述第一半导体层包含一种导电类型的杂质元素；
在所述第一半导体层上形成的所述第二半导体层；以及
在所述第二半导体层上的所述第三半导体层，所述第三半导体层包含与所述第一半导体层中杂质元素相反导电类型的杂质元素；
其中所述光电转换层的侧表面包括带第一锥角的表面和带第二锥角的表面；
其中带所述第一锥角的所述表面包括所述第一半导体层的侧表面和所述第二半导体层的部分侧表面；
其中带所述第二锥角的所述表面包括所述第二半导体层的另一部分所述侧表面和所述第三半导体层的侧表面；
其中带所述第一锥角的所述表面具有比带所述第二锥角的所述表面更大的锥角；以及
其中所述导电层具有锥形。
3.如权利要求1所述的光电转换元件，
其中所述第一到第三半导体层包含硅作为主要成分。
4.如权利要求2所述的光电转换元件，
其中所述第一到第三半导体层包含硅作为主要成分。
5.如权利要求1所述的光电转换元件，
其中所述第一半导体层是p型半导体层；
其中所述第二半导体层是本征半导体层；
其中所述第三半导体层是n型半导体层；以及
其中所述导电层在透光衬底上方形成。
6.如权利要求2所述的光电转换元件，
其中所述第一半导体层是p型半导体层；
其中所述第二半导体层是本征半导体层；
其中所述第三半导体层是n型半导体层；以及
其中所述导电层在透光衬底上方形成。
7.如权利要求1所述的光电转换元件，
其中所述第一半导体层在保护层上方形成；以及
其中所述保护层覆盖所述导电层的端部。
8.如权利要求2所述的光电转换元件，
其中所述第一半导体层在保护层上方形成；以及
其中所述保护层覆盖所述导电层的端部。
9.如权利要求1所述的光电转换元件，
其中所述第一半导体层在保护层上方形成；
其中所述保护层覆盖所述导电层的端部；
其中所述保护层具有滤色层；以及
其中在所述滤色层与所述光电转换层之间提供了涂层。
10.如权利要求2所述的光电转换元件，
其中所述第一半导体层在保护层上方形成；
其中所述保护层覆盖所述导电层的端部；
其中所述保护层具有滤色层；以及
其中在所述滤色层与所述光电转换层之间提供了涂层。
11.如权利要求1所述的光电转换元件，
其中所述光电转换元件在基层上方形成；以及
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料。
12.如权利要求2所述的光电转换元件，
其中所述光电转换元件在基层上方形成；以及
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料。
13.如权利要求1所述的光电转换元件，
其中所述光电转换元件在基层上方形成；
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料；以及
其中所述基层中未与所述光电转换元件重叠的区域不平整。
14.如权利要求2所述的光电转换元件，
其中所述光电转换元件在基层上方形成；
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料；以及
其中所述基层中未与所述光电转换元件重叠的区域不平整。
15.如权利要求1所述的光电转换元件，
其中所述光电转换元件在基层上方形成；
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料；
其中所述基层中未与所述光电转换元件重叠的区域不平整；以及
其中在所述基层中不平整的所述区域上方提供了由与所述基层相同的材料形成的层。
16.如权利要求2所述的光电转换元件，
其中所述光电转换元件在基层上方形成；
其中所述基层包括从由聚酰亚胺、丙烯酸树脂、环氧树脂及其组合组成的组中选择的材料；
其中所述基层中未与所述光电转换元件重叠的区域不平整；以及
其中在所述基层中不平整的所述区域上方提供了由与所述基层相同的材料形成的层。
17.如权利要求1所述的光电转换元件，
其中所述导电层包括透光导电材料。
18.如权利要求2所述的光电转换元件，
其中所述导电层包括透光导电材料。
19.如权利要求1所述的光电转换元件，
其中所述导电层包括钛。
20.如权利要求2所述的光电转换元件，
其中所述导电层包括钛。
21.如权利要求1所述的光电转换元件，
在与所述光电转换元件端部重叠的区域中提供了光阻层。
22.如权利要求2所述的光电转换元件，
在与所述光电转换元件端部重叠的区域中提供了光阻层。
23.一种用于制造光电转换元件的方法，包括：
在衬底上方形成导电层；
在所述导电层上形成包含一种导电类型杂质元素的第一半导体层；
在所述第一半导体层上形成第二半导体层；
在所述第二半导体层上形成第三半导体层，所述第三半导体层包含与所述第一半导体层中杂质元素相反导电类型的杂质元素；
在所述第一到第三半导体层上方选择性地形成具有锥形的抗蚀层；
进行第一干蚀刻以通过使用所述抗蚀层去除部分所述第三半导体层和部分所述第二半导体层；
进行第二干蚀刻以通过使用包含O2且使所述第二半导体层蚀刻率比所述第一干蚀刻中使用的气体更低的气体，来去除部分所述第三半导体层和部分所述第二半导体层，其中由于所述第二干蚀刻而在所述第三半导体层上形成氧化层；以及
进行第三干蚀刻以通过使用使所述氧化层蚀刻率高于所述第二半导体层蚀刻率的气体，来去除所述氧化层。
24.一种用于制造光电转换元件的方法，包括：
在衬底上方形成导电层；
在所述导电层上形成保护层；
在所述导电层上形成包含一种导电类型杂质元素的第一半导体层；
在所述第一半导体层上形成第二半导体层；
在所述第二半导体层上形成第三半导体层，所述第三半导体层包含与所述第一半导体层中杂质元素相反导电类型的杂质元素；
在所述第一到第三半导体层上方选择性地形成具有锥形的抗蚀层；
进行第一干蚀刻以通过使用所述抗蚀层去除部分所述第三半导体层和部分所述第二半导体层；
进行第二干蚀刻以通过使用包含O2且使所述第二半导体层蚀刻率比所述第一干蚀刻中使用的气体更低的气体，来去除部分所述第三半导体层和部分所述第二半导体层，其中由于所述第二干蚀刻而在所述第三半导体层上形成氧化层；以及
进行第三干蚀刻以通过使用使所述氧化层蚀刻率高于所述第二半导体层蚀刻率的气体，来去除所述氧化层。
25.如权利要求23所述用于制造所述光电转换元件的方法，
其中所述第一到第三半导体层包含硅作为主要成分。
26.如权利要求24所述用于制造所述光电转换元件的方法，
其中所述第一到第三半导体层包含硅作为主要成分。
27.如权利要求23所述用于制造所述光电转换元件的方法，
其中在所述第一干蚀刻中使用了CF4和Cl2的混合气体。
28.如权利要求24所述用于制造所述光电转换元件的方法，
其中在所述第一干蚀刻中使用了CF4和Cl2的混合气体。
29.如权利要求23所述用于制造所述光电转换元件的方法，
其中包含O2的所述气体是包含CF4的混合气体。
30.如权利要求24所述用于制造所述光电转换元件的方法，
其中包含O2的所述气体是包含CF4的混合气体。
31.如权利要求23所述用于制造所述光电转换元件的方法，
其中在所述第三干蚀刻中使用了CHF3和He的混合气体。
32.如权利要求24所述用于制造所述光电转换元件的方法，
其中在所述第三干蚀刻中使用了CHF3和He的混合气体。
33.如权利要求23所述用于制造所述光电转换元件的方法，
其中所述衬底是玻璃衬底。
34.如权利要求24所述用于制造所述光电转换元件的方法，
其中所述衬底是玻璃衬底。
CN2007800151705A 2006-04-28 2007-04-17 光电转换元件和光电转换元件制造方法 Expired - Fee Related CN101438418B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006125830 2006-04-28
JP125830/2006 2006-04-28
PCT/JP2007/058887 WO2007125932A1 (en) 2006-04-28 2007-04-17 Photoelectric conversion element and manufacturing method of photoelectric conversion element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010105713257A Division CN102082189B (zh) 2006-04-28 2007-04-17 光电转换元件和光电转换元件制造方法

Publications (2)

Publication Number Publication Date
CN101438418A CN101438418A (zh) 2009-05-20
CN101438418B true CN101438418B (zh) 2011-01-26

Family

ID=38655458

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800151705A Expired - Fee Related CN101438418B (zh) 2006-04-28 2007-04-17 光电转换元件和光电转换元件制造方法
CN2010105713257A Expired - Fee Related CN102082189B (zh) 2006-04-28 2007-04-17 光电转换元件和光电转换元件制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105713257A Expired - Fee Related CN102082189B (zh) 2006-04-28 2007-04-17 光电转换元件和光电转换元件制造方法

Country Status (5)

Country Link
US (3) US7622785B2 (zh)
JP (1) JP5433483B2 (zh)
KR (2) KR101384248B1 (zh)
CN (2) CN101438418B (zh)
WO (1) WO2007125932A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
JP4894752B2 (ja) * 2005-01-28 2012-03-14 日本電気株式会社 半導体受光素子及びその製造方法
KR100769444B1 (ko) * 2006-06-09 2007-10-22 삼성에스디아이 주식회사 유기 전계 발광표시장치
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
JP2009033002A (ja) * 2007-07-30 2009-02-12 Hitachi Displays Ltd 画像表示装置
JP2012503314A (ja) 2008-09-15 2012-02-02 オーエスアイ．オプトエレクトロニクス．インコーポレイテッド 浅いｎ＋層を有する薄い能動層フィッシュボーン・フォトダイオードとその製造方法
JP4728386B2 (ja) * 2008-12-17 2011-07-20 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP5335562B2 (ja) 2009-06-02 2013-11-06 ルネサスエレクトロニクス株式会社 メサ型フォトダイオード及びその製造方法
US8232617B2 (en) * 2009-06-04 2012-07-31 Wisconsin Alumni Research Foundation Flexible lateral pin diodes and three-dimensional arrays and imaging devices made therefrom
JP5439984B2 (ja) * 2009-07-03 2014-03-12 ソニー株式会社 光電変換装置および放射線撮像装置
JP5553707B2 (ja) 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
TWI523240B (zh) * 2009-08-24 2016-02-21 半導體能源研究所股份有限公司 光檢測器和顯示裝置
KR101840622B1 (ko) * 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
IT1403137B1 (it) * 2010-06-28 2013-10-04 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
CN101964366A (zh) * 2010-08-11 2011-02-02 友达光电股份有限公司 光电转换元件
KR101793534B1 (ko) * 2011-01-05 2017-11-06 삼성디스플레이 주식회사 포토센서 및 그의 제조방법
CN103681701B (zh) * 2012-09-24 2016-12-21 上海天马微电子有限公司 光电转换元件、x射线平板探测装置及其制作方法
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
JP2015177155A (ja) * 2014-03-18 2015-10-05 セイコーエプソン株式会社 光電変換装置および電子機器
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
CN104393008B (zh) * 2014-11-12 2019-03-19 上海集成电路研发中心有限公司 具有斜面pn结结构的像元单元及其制造方法
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10217878B2 (en) 2016-04-01 2019-02-26 Sunpower Corporation Tri-layer semiconductor stacks for patterning features on solar cells
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
CN109065558B (zh) 2018-08-09 2021-10-12 京东方科技集团股份有限公司 一种背板及其制作方法、检测装置
CN110676340B (zh) * 2019-09-29 2021-05-04 中国电子科技集团公司第十三研究所 一种紫外探测器
CN111599879B (zh) 2020-06-11 2022-05-31 武汉华星光电技术有限公司 Pin感光器件及其制作方法、及显示面板

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642481A (en) * 1979-09-13 1981-04-20 Canon Inc Color picture detector
JPS5897862A (ja) * 1981-12-08 1983-06-10 Nec Corp 密着型イメ−ジセンサ
JPS5897862U (ja) 1981-12-25 1983-07-02 東芝ケミカル株式会社 フレキシブル回路板
US4862237A (en) 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
JPS60186066A (ja) * 1984-03-05 1985-09-21 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPS60241260A (ja) 1984-05-16 1985-11-30 Toshiba Corp 固体撮像装置
JPS63269570A (ja) 1987-04-27 1988-11-07 Seiko Epson Corp カラ−イメ−ジセンサ
JP2735200B2 (ja) 1987-12-01 1998-04-02 大日本印刷株式会社 グラビア輪転機の版胴交換方法及び装置
JPH021184A (ja) 1988-02-08 1990-01-05 Ricoh Co Ltd イメージセンサー
DE3903699A1 (de) 1988-02-08 1989-08-17 Ricoh Kk Bildsensor
JPH0737323Y2 (ja) * 1988-03-28 1995-08-23 京セラ株式会社 カラーセンサー
JP2717015B2 (ja) 1990-03-16 1998-02-18 シャープ株式会社 カラーセンサ
JPH05167056A (ja) 1991-12-17 1993-07-02 Olympus Optical Co Ltd 積層型固体撮像装置
JP2711049B2 (ja) * 1992-07-06 1998-02-10 日本電信電話株式会社 半導体導波路型光検出器およびその製造方法
JP3268369B2 (ja) 1993-02-23 2002-03-25 株式会社河合楽器製作所 高精度板厚の圧延金属板の製造装置
JP3505186B2 (ja) * 1996-06-13 2004-03-08 古河電気工業株式会社 半導体導波路型受光素子とその製造方法
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10112551A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
US6922559B2 (en) * 2001-02-26 2005-07-26 Kineto Wireless, Inc. Unlicensed wireless communications base station to facilitate unlicensed and licensed wireless communications with a subscriber device, and method of operation
US7133669B2 (en) * 2002-08-02 2006-11-07 Pctel, Inc. Systems and methods for seamless roaming between wireless networks
US7008805B2 (en) * 2002-12-10 2006-03-07 Triquint Technology Holding Co. Optical device and method of manufacture thereof
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
EP2256807A3 (en) 2003-01-08 2017-05-17 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and its fabricating method
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
WO2004090487A1 (ja) 2003-03-26 2004-10-21 Semiconductor Energy Laboratory Co., Ltd. 多方向からの光を検出する光センサ、携帯通信機器及び表示方法
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP2005129909A (ja) 2003-09-19 2005-05-19 Semiconductor Energy Lab Co Ltd 光センサー装置および電子機器
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100477240C (zh) 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7081628B2 (en) * 2003-11-10 2006-07-25 Ge Medical Systems Global Technology Company, Llc Spatially patterned light-blocking layers for radiation imaging detectors
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
EP1727120B1 (en) * 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US20070091907A1 (en) * 2005-10-03 2007-04-26 Varad Seshadri Secured media communication across enterprise gateway
KR101389808B1 (ko) 2005-11-18 2014-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치

Also Published As

Publication number Publication date
US20070278606A1 (en) 2007-12-06
US7622785B2 (en) 2009-11-24
CN101438418A (zh) 2009-05-20
CN102082189B (zh) 2012-11-28
KR20090021269A (ko) 2009-03-02
KR101384248B1 (ko) 2014-04-11
US20100276773A1 (en) 2010-11-04
KR101384247B1 (ko) 2014-04-14
CN102082189A (zh) 2011-06-01
WO2007125932A1 (en) 2007-11-08
KR20120054646A (ko) 2012-05-30
JP5433483B2 (ja) 2014-03-05
US8154096B2 (en) 2012-04-10
JP2010177689A (ja) 2010-08-12
US7791154B2 (en) 2010-09-07
US20100019337A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN101438418B (zh) 光电转换元件和光电转换元件制造方法
JP5470424B2 (ja) 光電変換装置
CN101034723B (zh) 半导体装置
KR101232663B1 (ko) 광전 변환 장치, 그 제조 방법 및 반도체 장치
US6740884B2 (en) Imaging array and methods for fabricating same
EP2075840B1 (en) Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
TWI464808B (zh) 薄膜電晶體陣列基板及其製作方法
JP2007165865A (ja) 光電変換装置
JP4739274B2 (ja) 光電変換素子並びに半導体装置
JP5137418B2 (ja) 半導体装置
CN101174582A (zh) 图像传感器结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126