CN101425791B - 一种用于实现零极点型高阶滤波器的双二阶单元 - Google Patents
一种用于实现零极点型高阶滤波器的双二阶单元 Download PDFInfo
- Publication number
- CN101425791B CN101425791B CN2008102271197A CN200810227119A CN101425791B CN 101425791 B CN101425791 B CN 101425791B CN 2008102271197 A CN2008102271197 A CN 2008102271197A CN 200810227119 A CN200810227119 A CN 200810227119A CN 101425791 B CN101425791 B CN 101425791B
- Authority
- CN
- China
- Prior art keywords
- field
- effect transistor
- reactance component
- links
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 abstract description 13
- 238000012546 transfer Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种用于实现零极点型高阶滤波器的双二阶单元,属于滤波器技术领域。所述双二阶单元包括:差分输入级,用于接收差分输入信号;内部源极跟随器级,用于接收差分输入级的输出信号;电流源,用于提供零极点型高阶滤波器的支路电流;级间差分电抗元件,用于确定零极点型高阶滤波器的极点特性;同相前馈电抗元件,用于确定零极点型高阶滤波器的零点特性。本发明提出了用于实现零极点型高阶滤波器的双二阶单元,进而完善采用级联法设计高阶不同类型滤波器所需要的双二阶单元,使得该双二阶单元在要求低功耗高线性度的射频基带模拟滤波器中具有一定的实用价值。
Description
技术领域
本发明涉及滤波器技术领域,特别涉及一种用于实现零极点型高阶滤波器的双二阶单元。
背景技术
滤波器是电子设备的最基本元件之一,是一种应用非常广泛的信号处理子模块,其功能是通过指定频率的信号,抑制其余频率的信号。滤波器中的一个重要分支—模拟滤波器,在无线通信***、电子测量或自动控制***等方面有着广泛的应用前景,特别是在射频接收机中有着重要的应用。
射频接收机中的模拟滤波器主要有如下作用:(1)抑制带外信号,避免带外强干扰信号使射频接收机中的模块饱和,尤其是模数转换器之前的抗混叠滤波器;(2)抑制镜像信号。这就要求射频接收机中的基带模拟滤波器不仅要具有高的线性度,而且还要具有低功耗。目前,射频接收机中的基带模拟滤波器的经典电路实现主要有Gm-C(跨导—电容)滤波器、Active-RC滤波器和Active-Gm-RC滤波器。Gm-C滤波器由Gm-C开环积分器组成,功耗低但线性度低;Active-RC滤波器和Active-Gm-RC滤波器是闭环结构滤波器,它们的线性度高但功耗高。
在2006年12月发表的,由斯蒂芳诺等人撰写的文章中(IEEE,Journal of Solid-StateCircuits,PP.2713-2719)描述了一种基于源极跟随器的全极点型的双二阶单元,该项技术的出现打破了上述滤波器功耗和线性度对立的格局。该双二阶单元中的由源极跟随器组成的局部反馈是打破这种对立格局的主要因素。采用两级基于源极跟随器的全极点型的双二阶单元级联实现了全极点型的贝塞尔滤波器。
滤波器种类很多,分类方法也不同。按照功能分主要包括:低通滤波器、带通滤波器、高通滤波器和带阻滤波器等;按照设计方法分主要包括:巴特沃斯滤波器、切比雪夫I滤波器、切比雪夫II滤波器、椭圆滤波器和贝塞尔滤波器等;按照零极点结合分主要包括:全极点型(巴特沃斯、切比雪夫I、贝塞尔)滤波器和零极点型(切比雪夫II、椭圆)滤波器等。但是,上述技术方案中提出的双二阶单元是全极点型的双二阶单元,采用该双二阶单元设计的滤波器只能实现全极点型低通滤波器,而不能实现零极点型低通滤波器。
发明内容
为了实现零极点型低通滤波器,本发明提供了一种用于实现零极点型高阶滤波器的双二阶单元。所述双二阶单元包括差分输入级、内部源极跟随器级、电流源、级间差分电抗元件和同相前馈电抗元件;所述差分输入级的输入端接收差分输入信号,所述差分输入级的输出端与所述内部源极跟随器级的输入端相连,所述内部源极跟随器级的输出端与所述电流源的输入端相连,所述电流源的输出端接地电压,所述级间差分电抗元件分别与所述差分输入级的输出端和内部源极跟随器级的输出端相连,所述同相前馈电抗元件的一端与所述内部源极跟随器级的输出端相连,所述同相前馈电抗元件的另一端与所述差分输入级的输入端相连。
所述差分输入级包括第一场效应晶体管和第二场效应晶体管;所述第一场效应晶体管的漏极接到电源电压上,所述第一场效应晶体管的栅极接第一输入端,所述第一场效应晶体管的衬底接地电压或者与自身的源极相连;所述第二场效应晶体管的漏极接到电源电压,所述第二场效应晶体管的栅极接第二输入端,所述第二场效应晶体管的衬底接地电压或者与自身的源极相连。
所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管;所述第三场效应晶体管的漏极与所述第一场效应晶体管的源极相连,所述第三场效应晶体管的栅极与所述第二场效应晶体管的源极相连,所述第三场效应晶体管的衬底接地电压或者与自身的源极相连;所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连,所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连,所述第四场效应晶体管的衬底接地电压或者与自身的源极相连。
所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第三场效应晶体管的源极相连,所述第一电流源的输出端接地电压;所述第二电流源的输入端与所述第四场效应晶体管的源极相连,所述第二电流源的输出端接到地电压。
所述级间差分电抗元件包括第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第一场效应晶体管的源极相连,所述第一电抗元件的另一端接到所述第二场效应晶体管的源极;所述第二电抗元件的一端与所述第三场效应晶体管的源极相连,所述第二电抗元件的另一端接到所述第四场效应晶体管的源极。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接所述第一场效应晶体管的栅极,所述第三电抗元件的另一端接到所述第四场效应晶体管的源极;所述第四电抗元件的一端接所述第二场效应晶体管的栅极,所述第四电抗元件的另一端接到所述第三场效应晶体管的源极。
所述差分输入级包括第一半导体三极管和第二半导体三极管;所述第一半导体三极管的集电极接到电源电压,所述第一半导体三极管的基极接第一输入端;所述第二半导体三极管的集电极接到电源电压上,所述第二半导体三极管的基极接第二输入端。
所述内部源极跟随器级包括第三半导体三极管和第四半导体三极管;所述第三半导体三极管的集电极与所述第一半导体三极管的发射极相连,所述第三半导体三极管的基极与所述第二半导体三极管的发射极相连;所述第四半导体三极管的集电极与所述第二半导体三极管的发射极相连,所述第四半导体三极管的基极与所述第一半导体三极管的发射极相连。
所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第三半导体三极管的发射极相连,所述第一电流源的输出端接到地电压;所述第二电流源的输入端与所述第四半导体三极管的发射极相连,所述第二电流源的输出端接到地电压。
所述级间差分电抗元件包括第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第一半导体三极管的发射极相连,所述第一电抗元件的另一端接到所述第二半导体三极管的发射极;所述第二电抗元件的一端与所述第三半导体三极管的发射极相连,所述第二电抗元件的另一端接到所述第四半导体三极管的发射极。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接第一输入端,所述第三电抗元件的另一端接到所述第四半导体三极管的发射极;所述第四电抗元件的一端接第二输入端,所述第四电抗元件的另一端接到所述第三半导体三极管的发射极。
所述双二阶单元还包括电流沉;所述电流沉的输入端接到电源电压上,所述电流沉的输出端与所述内部源极跟随器级的输入端相连;所述电流源的电流值是所述电流沉的电流值的2倍。
所述差分输入级包括第一场效应晶体管和第二场效应晶体管;所述第一场效应晶体管的漏极接到电源电压上,所述第一场效应晶体管的栅极接第一输入端,所述第一场效应晶体管的衬底接地电压;所述第二场效应晶体管的漏极接到电源电压上,所述第二场效应晶体管的栅极接第二输入端,所述第二场效应晶体管的衬底接地电压。
所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管;所述第三场效应晶体管的漏极与所述第一场效应晶体管的源极相连,所述第三场效应晶体管的栅极与所述第二场效应晶体管的源极相连,所述第三场效应晶体管的衬底与自身的源极相连;所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连,所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连,所述第四场效应晶体管的衬底与自身的源极相连。
所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第一场效应晶体管的源极相连,所述第一电流源的输出端接到地电压;所述第二电流源的输入端与所述第二场效应晶体管的源极相连,所述第二电流源的输出端接到地电压。
所述电流沉包括第一电流沉和第二电流沉;所述第一电流沉的输入端与电源电压相连,所述第一电流沉的输出端接到所述第三场效应晶体管的源极;所述第二电流沉的输入端与电源电压相连,所述第二电流沉的输出端接到所述第四场效应晶体管的源极。
所述级间差分电抗元件包括:第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第三场效应晶体管的源极相连,所述第一电抗元件的另一端与所述第四场效应晶体管的源极相连;所述第二电抗元件的一端与所述第一场效应晶体管的源极相连,所述第二电抗元件的另一端与所述第二场效应晶体管的源极相连。
所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接所述第一输入端,所述第三电抗元件的另一端接到所述第四场效应晶体管的源极;所述第四电抗元件的一端接所述第二输入端,所述第四电抗元件的另一端接到所述第三场效应晶体管的源极。
所述级间差分电抗元件和同相前馈电抗元件都为电容;所述同相前馈电抗元件的电容值都相等。
有益效果:本发明在传统的实现全极点型滤波器的双二阶单元基础上,提出了用于实现零极点型高阶滤波器的双二阶单元,进而完善采用级联法设计高阶不同类型滤波器所需要的双二阶单元,使得该双二阶单元在要求低功耗高线性度的射频基带模拟滤波器中具有一定的实用价值。
附图说明
图1是本发明实施例1提供的双二阶单元的电路结构示意图;
图2是本发明实施例2提供的双二阶单元的电路结构示意图;
图3是本发明实施例3提供的双二阶单元的电路结构示意图;
图4是本发明实施例4提供的双二阶单元的电路结构示意图;
图5是本发明实施例双二阶单元实现切比雪夫II型滤波器的幅频曲线Q=1.56;
图6是本发明实施例双二阶单元实现切比雪夫II型滤波器的幅频曲线Q=0.56;
图7是本发明实施例双二阶单元实现椭圆型滤波器的幅频曲线Q=3.16。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
参见图1,本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS双阱工艺实现(CMOS双阱工艺—PMOS置于N阱中),即双二阶单元中所有NMOS晶体管的衬底都接到地电压GND。该双二阶单元100包括:
差分输入级,用于接收差分输入信号;
内部源极跟随器级,用于接收差分输入级的输出信号;
电流源,用于提供零极点型高阶滤波器的支路电流;
级间差分电抗元件,用于确定零极点型高阶滤波器的极点特性;
同相前馈电抗元件,用于确定零极点型高阶滤波器的零点特性。
其中,差分输入级包括:NMOS晶体管130和NMOS晶体管132。NMOS晶体管130(Mn1)的漏极接到电源电压VDD上,NMOS晶体管130的栅极接输入端102(Vip),NMOS晶体管130的衬底接地电压GND;NMOS晶体管132(Mn2)的漏极接到电源电压VDD上,NMOS晶体管132的栅极接输入端104(Vin),NMOS晶体管132的衬底接地电压GND。
其中,内部源极跟随器级包括:NMOS晶体管134和NMOS晶体管136。NMOS晶体管134(Mn3)的漏极与NMOS晶体管130的源极相连,NMOS晶体管134的栅极与NMOS晶体管132的源极相连,NMOS晶体管134的衬底接地电压GND;NMOS晶体管136(Mn4)的漏极与NMOS晶体管132的源极相连,NMOS晶体管136的栅极与NMOS晶体管130的源极相连,NMOS晶体管136的衬底接地电压GND。
其中,电流源包括:电流源114和电流源116。电流源114(Ib)的输入端与NMOS晶体管134的源极相连,即输出端106(Vop),电流源114的输出端接地电压GND;电流源116(Ib)的输入端与NMOS晶体管136的源极相连,即输出端108(Von),电流源116的输出端接到地电压GND。
其中,级间差分电抗元件包括:电抗元件120和电抗元件118。电抗元件120的一端与NMOS晶体管130的源极相连,电抗元件120的另一端接到NMOS晶体管132的源极;电抗元件118的一端与NMOS晶体管134的源极相连,电抗元件118的另一端接到输出端108(Von)。
其中,同相前馈电抗元件包括:电抗元件124和电抗元件122。电抗元件124的一端接输入端102(Vip),电抗元件124的另一端接到输出端108(Von);电抗元件122的一端接输入端104(Vin),电抗元件122的另一端接到输出端106(Vop)。
在实际应用中,级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗元件120的电容值为C1/2,级间差分电抗元件118的电容值为C2/2;同相前馈电抗元件124的电容值为C3,同相前馈电抗元件122的电容值为C4,并且C3=C4。
本实施例中,同相前馈电抗元件用于确定零极点型高阶滤波器传输函数中的复数共轭零点,内部源极跟随器级形成正反馈综合滤波器传输函数中的两个复数极点。本实施例中只考虑影响滤波器传输特性的主要因素,忽略输出跨导、晶体管的寄生电容等,并且假设跨导gm1=gm2=gm3=gm4=gm,C3=C4,则可以得到滤波器的传输函数:
通过上述传输函数,可以得到滤波器特性参数:极点特征频率ω0、零点特征频率ωs,品质因数Q和直流增益K。具体为:
本实施例提供的双二阶单元实现的零极点型高阶滤波器,打破了滤波器功耗和线性度对立的格局。本实施例双二阶单元中的同相前馈电抗元件,不会改变基于内部源极跟随器级的二阶滤波器的高线性度的特点。在Gm-C滤波器中线性度低的主要原因是在其内部存在电压—电流转换,由于晶体管本身的非线性使得电压—电流转换成为高线性度Gm-C滤波器设计的主要限制因素;本实施例基于内部源极跟随器级的双二阶单元从输入到输出都是在电压域处理信号,不受电压—电流非线性转换的限制,因此本实施例提供的双二阶单元具有低功耗和高线性度的特点。
另外,本实施还可以采用PMOS晶体管来实现双二阶单元,其实现方式与本实施例完全相同,这里不再赘述。
实施例2
参见图2,本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS三阱工艺实现(CMOS三阱工艺—PMOS置于N阱中,NMOS置于P阱中),即双二阶单元中所有NMOS管的衬底都接到自身的源极。该双二阶单元200包括:
差分输入级,用于接收差分输入信号;
内部源极跟随器级,用于接收差分输入级的输出信号;
电流源,用于提供零极点型高阶滤波器的支路电流;
级间差分电抗元件,用于确定零极点型高阶滤波器的极点特性;
同相前馈电抗元件,用于确定零极点型高阶滤波器的零点特性。
其中,差分输入级包括:NMOS晶体管230和NMOS晶体管232。NMOS晶体管230(Mn1)的漏极接到电源电压VDD上,NMOS晶体管230的栅极接输入端202(Vip),NMOS晶体管230的衬底与自身的源极相连接;NMOS晶体管232(Mn2)的漏极接到电源电压VDD上,NMOS晶体管232的栅极接输入端204(Vin),NMOS晶体管232的衬底与自身的源极相连接。
其中,内部源极跟随器级包括:NMOS晶体管234和NMOS晶体管236。NMOS晶体234(Mn3)的漏极与NMOS晶体管230的源极相连接,NMOS晶体234的栅极与NMOS晶体管232的源极相连接,NMOS晶体234的衬底与自身的源极相连接,即输出端206(Vop);NMOS晶体管236(Mn4)的漏极与NMOS晶体管232的源极相连接,NMOS晶体管236的栅极与NMOS晶体管230的源极相连接,NMOS晶体管236的衬底与自身的源极相连接,即输出端208(Von)。
其中,电流源包括:电流源214和电流源216。电流源214(Ib)的输入端与输出端206(Vop)相连接,电流源214的输出端接到地电压GND;电流源216(Ib)的输入端与输出端208(Von)相连接,电流源216的输出端接到地电压GND。
其中,级间差分电抗元件包括:电抗元件220和电抗元件218。电抗元件220的一端与NMOS晶体管230的源极相连接,电抗元件220的另一端与NMOS晶体管232的源极相连接;电抗元件218的一端与输出端206(Vop)相连接,电抗元件218的另一端与输出端208(Von)相连接;
其中,同相前馈电抗元件包括:电抗元件224和电抗元件222。电抗元件224的一端接输入端202(Vip),电抗元件224的另一端接到输出端208(Von);电抗元件222的一端接到输入端204(Vin),电抗元件222的另一端接到输出端206(Vop);
在实际应用中,级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗元件220的电容值为C1/2,级间差分电抗元件218的电容值为C2/2;同相前馈电抗元件224的电容值为C3,同相前馈电抗元件222的电容值为C4,并且C3=C4。
另外,本实施还可以采用PMOS晶体管来实现双二阶单元,其实现方式与本实施例完全相同,这里不再赘述。
实施例3
参见图3,本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用双极性工艺实现。该双二阶单元300包括:
差分输入级,用于接收差分输入信号;
内部源极跟随器级,用于接收差分输入级的输出信号;
电流源,用于提供零极点型高阶滤波器的支路电流;
级间差分电抗元件,用于确定零极点型高阶滤波器的极点特性;
同相前馈电抗元件,用于确定零极点型高阶滤波器的零点特性。
其中,差分输入级包括:NPN型三极管330(Q1)和NPN型三极管332(Q2)。NPN型三极管330的集电极接到电源电压VDD上,NPN型三极管330的基极接输入端302(Vip);NPN型三极管332的集电极接到电源电压VDD上,NPN型三极管332的基极接输入端304(Vin)。
其中,内部源极跟随器级包括:NPN型三极管334(Q3)和NPN型三极管336(Q4)。NPN型三极管334的集电极与NPN型三极管330的发射极相连,NPN型三极管334的基极与NPN型三极管332的发射极相连;NPN型三极管336的集电极与NPN型三极管332的发射极相连,NPN型三极管336的基极与NPN型三极管330的发射极相连。
其中,电流源包括:电流源314(Ib)和电流源316(Ib)。电流源314的输入端与NPN型三极管334的发射极相连,即输出端306(Vop),电流源314的输出端接到地电压GND;电流源316的输入端与NPN型三极管336的发射极相连,即输出端308(Von),电流源316的输出端接到地电压GND。
其中,级间差分电抗元件包括:电抗元件320和电抗元件318。电抗元件320的一端与NPN型三极管330的发射极相连,电抗元件320的另一端接到NPN型三极管332的发射极;电抗元件318的一端与NPN型三极管334的发射极相连,电抗元件318的另一端接到输出端308(Von)。
其中,同相前馈电抗元件包括:电抗元件324和电抗元件322。电抗元件324的一端接输入端302(Vip),电抗元件324的另一端接到输出端308(Von);电抗元件322的一端接输入端304(Vin),电抗元件322的另一端接到输出端306(Vop)。
在实际应用中,级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗元件320的电容值为C1/2,级间差分电抗元件318的电容值为C2/2。同相前馈电抗元件324的电容值为C3,同相前馈电抗元件322的电容值为C4,并且C3=C4。
另外,本实施还可以采用PNP型三极管来实现双二阶单元,其实现方式与本实施例完全相同,这里不再赘述。
实施例4
参见图4,本实施例提供的用于实现零极点型高阶滤波器的双二阶单元采用CMOS双阱工艺实现折叠结构双二阶单元。该双二阶单元400包括:
差分输入级,用于接收差分输入信号;
内部源极跟随器级,用于接收差分输入级的输出信号;
电流源,用于提供零极点型高阶滤波器的支路电流;
电流沉,用于提供零极点型高阶滤波器的支路电流;
级间差分电抗元件,用于确定零极点型高阶滤波器的极点特性;
同相前馈电抗元件,用于确定零极点型高阶滤波器的零点特性。
其中,差分输入级包括:NMOS晶体管430(Mn3)和NMOS晶体管432(Mn4)。NMOS晶体管430的漏极接到电源电压VDD上,NMOS晶体管430的栅极接输入端402(Vip),NMOS晶体管430的衬底接地电压GND;NMOS晶体管432的漏极接到电源电压VDD上,NMOS晶体管432的栅极接输入端404(Vin),NMOS晶体管432的衬底接地电压GND。
其中,内部源极跟随器级包括:PMOS晶体管434(Mp1)和PMOS晶体管436(Mp2)。PMOS晶体管434的漏极与NMOS晶体管430的源极相连,PMOS晶体管434的栅极与NMOS晶体管432的源极相连,PMOS晶体管434的衬底与自身的源极相连,即输出端406(Vop);PMOS晶体管436的漏极与NMOS晶体管432的源极相连,PMOS晶体管436的栅极与NMOS晶体管430的源极相连,PMOS晶体管436的衬底与自身的源极相连,即输出端408(Von)。
其中,电流源包括:电流源414(2Ib)和电流源416(2Ib)。电流源414的输入端与NMOS晶体管430的源极相连,电流源414的输出端接到地电压GND;电流源416的输入端与NMOS晶体管432的源极相连,电流源416的输出端接到地电压GND。
其中,电流沉包括:电流沉440(Ib)和电流沉442(Ib)。电流沉440的输入端与电源电压VDD相连,电流沉440的输出端接到输出端406(Vop);电流沉442的输入端与电源电压VDD相连,电流沉442的输出端接到输出端408(Von)。
其中,级间差分电抗元件包括:电抗元件420和电抗元件418。电抗元件420的一端与输出端406(Vop)相连,电抗元件420的另一端与输出端408(Von)相连;电抗元件418的一端与NMOS晶体管430的源极相连,电抗元件418的另一端与NMOS晶体管432的源极相连。
其中,同相前馈电抗元件包括:电抗元件424和电抗元件422。电抗元件424的一端接输入端402(Vip),电抗元件424的另一端接到输出端408(Von);电抗元件422
的一端接输入端404(Vin),电抗元件422的另一端接到输出端406(Vop)。
在实际应用中,级间差分电抗元件和同相前馈电抗元件都是电容。级间差分电抗元件420的电容值为C2/2,级间差分电抗元件418的电容值为C1/2;同相前馈电抗元件424的电容值为C3,同相前馈电抗元件422的电容值为C4,并且C3=C4。
上述4个实施例采用了不同型号的晶体管或三极管实现了零极点型高阶滤波器的双二阶单元。在实际应用中,通常采用的是CMOS双阱工艺。由于NMOS晶体管的衬底偏置效应,使得实施例1的用全NMOS晶体管实现的双二阶单元存在增益损失,而若采用全PMOS晶体管实现的双二阶单元,由于PMOS晶体管的衬底和自身源极相连就不存在衬底偏置效应,也就不存在增益损失,因此采用PMOS晶体管与自身源极相连方式形成的双二阶单元有更好的效果。
采用SMIC(中芯国际集成电路制造有限公司)的CMOS0.18μm混合信号工艺(双阱工艺)仿真实施例1实现的双二阶单元。图5是用实施例1提供的双二阶单元实现二阶切比雪夫II型滤波器的传输函数曲线图。该曲线图的垂直坐标轴和水平坐标轴分别表示以分贝(dB)为单位的幅度特性和相应的频率(Hz)。从该曲线可以看出:(1)该滤波器不但实现了高品质因数(Q=1.56)的复数极点,而且在带外还实现了复数共轭零点,使得双二阶单元滤波器在带外55MHz处衰减50dB;(2)全NMOS晶体管实现的双二阶单元,由于NMOS晶体管的衬底偏置效应,使得滤波器传输特性的增益损失3.7dB。实际电路仿真结果与MATLAB建模的滤波特性相吻合(增益相差3.7dB)。
采用SMIC的CMOS0.18μm混合信号工艺(双阱工艺)仿真全PMOS晶体管的双二阶单元。图6是用全PMOS晶体管的双二阶单元实现二阶切比雪夫II型滤波器的传输函数曲线图。该曲线图的垂直坐标轴和水平坐标轴分别表示以分贝(dB)为单位的幅度特性和相应的频率(Hz)。从该曲线图可以看出:(1)该滤波器不但实现了低品质因数(Q=0.56)的复数极点,而且还在带外实现了复数共轭零点,使得双二阶单元滤波器在带外22MHz处衰减35dB;(2)全PMOS晶体管实现的双二阶单元由于PMOS晶体管的衬底偏置效应可以消除,因此该滤波器传输特性的增益损失很小,只有0.3dB。实际电路仿真结果与MATLAB建模的滤波特性相吻合。
采用HJTC(和舰科技有限公司)的CMOS 0.18μm混合信号三阱工艺(NMOS晶体管可以单独放在P阱中)仿真实施例1实现的双二阶单元。图7是用实施例1提供的双二阶单元实现二阶椭圆型滤波器的传输函数曲线图。该曲线图的垂直坐标轴和水平坐标轴分别表示以分贝(dB)为单位的幅度特性和相应的频率(Hz)。从该曲线可以看出:(1)不但实现高Q值(Q=3.16)的复数极点,而且在带外实现了复数共轭零点,使得双二阶单元滤波器在带外51MHz处衰减48dB。(2)图1中实现的双二阶单元由于NMOS管可以单独放在P阱中消除了衬底偏置效应,因此,滤波器传输特性的增益损失很小。实际电路仿真结果与MATLAB建模的滤波特性相吻合。
本发明实施例在传统的实现全极点型滤波器的双二阶单元基础上,提出了用于实现零极点型高阶滤波器的双二阶单元,进而完善采用级联法设计高阶不同类型滤波器所需要的双二阶单元。本发明实施例提供的双二阶单元采用理想单位增益的单支路全差分的复合源极跟随器,采用内部源极跟随器级形成正反馈综合滤波器传输函数中的两个复数极点,采用同相前馈电抗元件综合切比雪夫II或椭圆滤波器所要求的复数共轭零点,使得该双二阶单元在要求低功耗高线性度的射频基带模拟滤波器中具有一定的实用价值。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (19)
1.一种用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述双二阶单元包括差分输入级、内部源极跟随器级、电流源、级间差分电抗元件和同相前馈电抗元件;所述差分输入级的输入端接收差分输入信号,所述差分输入级的输出端与所述内部源极跟随器级的输入端相连,所述内部源极跟随器级的输出端与所述电流源的输入端相连,所述电流源的输出端接地电压,所述级间差分电抗元件分别与所述差分输入级的输出端和内部源极跟随器级的输出端相连,所述同相前馈电抗元件的一端与所述内部源极跟随器级的输出端相连,所述同相前馈电抗元件的另一端与所述差分输入级的输入端相连。
2.如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述差分输入级包括第一场效应晶体管和第二场效应晶体管;所述第一场效应晶体管的漏极接到电源电压上,所述第一场效应晶体管的栅极接第一输入端,所述第一场效应晶体管的衬底接地电压或者与自身的源极相连;所述第二场效应晶体管的漏极接到电源电压,所述第二场效应晶体管的栅极接第二输入端,所述第二场效应晶体管的衬底接地电压或者与自身的源极相连。
3.如权利要求2所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管;所述第三场效应晶体管的漏极与所述第一场效应晶体管的源极相连,所述第三场效应晶体管的栅极与所述第二场效应晶体管的源极相连,所述第三场效应晶体管的衬底接地电压或者与自身的源极相连;所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连,所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连,所述第四场效应晶体管的衬底接地电压或者与自身的源极相连。
4.如权利要求3所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第三场效应晶体管的源极相连,所述第一电流源的输出端接地电压;所述第二电流源的输入端与所述第四场效应晶体管的源极相连,所述第二电流源的输出端接到地电压。
5.如权利要求4所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述级间差分电抗元件包括第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第一场效应晶体管的源极相连,所述第一电抗元件的另一端接到所述第二场效应晶体管的源极;所述第二电抗元件的一端与所述第三场效应晶体管的源极相连,所述第二电抗元件的另一端接到所述第四场效应晶体管的源极。
6.如权利要求5所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接所述第一场效应晶体管的栅极,所述第三电抗元件的另一端接到所述第四场效应晶体管的源极;所述第四电抗元件的一端接所述第二场效应晶体管的栅极,所述第四电抗元件的另一端接到所述第三场效应晶体管的源极。
7.如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述差分输入级包括第一半导体三极管和第二半导体三极管;所述第一半导体三极管的集电极接到电源电压,所述第一半导体三极管的基极接第一输入端;所述第二半导体三极管的集电极接到电源电压上,所述第二半导体三极管的基极接第二输入端。
8.如权利要求7所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述内部源极跟随器级包括第三半导体三极管和第四半导体三极管;所述第三半导体三极管的集电极与所述第一半导体三极管的发射极相连,所述第三半导体三极管的基极与所述第二半导体三极管的发射极相连;所述第四半导体三极管的集电极与所述第二半导体三极管的发射极相连,所述第四半导体三极管的基极与所述第一半导体三极管的发射极相连。
9.如权利要求8所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第三半导体三极管的发射极相连,所述第一电流源的输出端接到地电压;所述第二电流源的输入端与所述第四半导体三极管的发射极相连,所述第二电流源的输出端接到地电压。
10.如权利要求9所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述级间差分电抗元件包括第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第一半导体三极管的发射极相连,所述第一电抗元件的另一端接到所述第二半导体三极管的发射极;所述第二电抗元件的一端与所述第三半导体三极管的发射极相连,所述第二电抗元件的另一端接到所述第四半导体三极管的发射极。
11.如权利要求10所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接第一输入端,所述第三电抗元件的另一端接到所述第四半导体三极管的发射极;所述第四电抗元件的一端接第二输入端,所述第四电抗元件的另一端接到所述第三半导体三极管的发射极。
12.如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述双二阶单元还包括电流沉;所述电流沉的输入端接到电源电压上,所述电流沉的输出端与所述内部源极跟随器级的输入端相连;所述电流源的电流值是所述电流沉的电流值的2倍。
13.如权利要求12所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述差分输入级包括第一场效应晶体管和第二场效应晶体管;所述第一场效应晶体管的漏极接到电源电压上,所述第一场效应晶体管的栅极接第一输入端,所述第一场效应晶体管的衬底接地电压;所述第二场效应晶体管的漏极接到电源电压上,所述第二场效应晶体管的栅极接第二输入端,所述第二场效应晶体管的衬底接地电压。
14.如权利要求13所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述内部源极跟随器级包括第三场效应晶体管和第四场效应晶体管;所述第三场效应晶体管的漏极与所述第一场效应晶体管的源极相连,所述第三场效应晶体管的栅极与所述第二场效应晶体管的源极相连,所述第三场效应晶体管的衬底与自身的源极相连;所述第四场效应晶体管的漏极与所述第二场效应晶体管的源极相连,所述第四场效应晶体管的栅极与所述第一场效应晶体管的源极相连,所述第四场效应晶体管的衬底与自身的源极相连。
15.如权利要求14所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述电流源包括第一电流源和第二电流源;所述第一电流源的输入端与所述第一场效应晶体管的源极相连,所述第一电流源的输出端接到地电压;所述第二电流源的输入端与所述第二场效应晶体管的源极相连,所述第二电流源的输出端接到地电压。
16.如权利要求15所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述电流沉包括第一电流沉和第二电流沉;所述第一电流沉的输入端与电源电压相连,所述第一电流沉的输出端接到所述第三场效应晶体管的源极;所述第二电流沉的输入端与电源电压相连,所述第二电流沉的输出端接到所述第四场效应晶体管的源极。
17.如权利要求16所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述级间差分电抗元件包括:第一电抗元件和第二电抗元件;所述第一电抗元件的一端与所述第三场效应晶体管的源极相连,所述第一电抗元件的另一端与所述第四场效应晶体管的源极相连;所述第二电抗元件的一端与所述第一场效应晶体管的源极相连,所述第二电抗元件的另一端与所述第二场效应晶体管的源极相连。
18.如权利要求17所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述同相前馈电抗元件包括第三电抗元件和第四电抗元件;所述第三电抗元件的一端接所述第一输入端,所述第三电抗元件的另一端接到所述第四场效应晶体管的源极;所述第四电抗元件的一端接所述第二输入端,所述第四电抗元件的另一端接到所述第三场效应晶体管的源极。
19.如权利要求1所述的用于实现零极点型高阶滤波器的双二阶单元,其特征在于,所述级间差分电抗元件和同相前馈电抗元件都为电容;所述同相前馈电抗元件的电容值都相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102271197A CN101425791B (zh) | 2008-11-21 | 2008-11-21 | 一种用于实现零极点型高阶滤波器的双二阶单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102271197A CN101425791B (zh) | 2008-11-21 | 2008-11-21 | 一种用于实现零极点型高阶滤波器的双二阶单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101425791A CN101425791A (zh) | 2009-05-06 |
CN101425791B true CN101425791B (zh) | 2010-11-10 |
Family
ID=40616169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102271197A Expired - Fee Related CN101425791B (zh) | 2008-11-21 | 2008-11-21 | 一种用于实现零极点型高阶滤波器的双二阶单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101425791B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621147B (zh) * | 2009-08-11 | 2014-03-19 | 南京理工大学 | 低损耗双零点2.4千兆赫微型带通滤波器 |
CN104124924B (zh) * | 2014-06-25 | 2017-04-05 | 中国电子科技集团公司第三十八研究所 | 一种线性化共栅cmos低噪声放大器电路 |
CN104639099B (zh) * | 2015-01-30 | 2017-10-31 | 北京时代民芯科技有限公司 | 一种产生滤波器传递函数的方法 |
CN106374871B (zh) * | 2016-10-20 | 2019-08-27 | 南京熊猫电子股份有限公司 | 一种应用于长波授时频段的有源带通滤波器 |
CN109257028B (zh) * | 2018-09-27 | 2022-04-15 | 东南大学 | 一种电流复用的低功耗复数双二阶单元电路 |
-
2008
- 2008-11-21 CN CN2008102271197A patent/CN101425791B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101425791A (zh) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102832887B (zh) | 高保真d类音频放大器 | |
CN106921346B (zh) | 高线性度宽带上混频器 | |
CN101425791B (zh) | 一种用于实现零极点型高阶滤波器的双二阶单元 | |
EP2545645A1 (en) | Class ab amplifiers | |
CN102868377A (zh) | 一种基于可控有源电感的全3g cmos差分低噪声放大器 | |
CN104660194A (zh) | 一种用于全差分Gm-C滤波器的四输入跨导放大器 | |
CN110896300A (zh) | 一种宽带低噪声放大器 | |
CN111711424A (zh) | 一种cmos功率放大器及其射频模块 | |
CN101425792B (zh) | 一种负反馈型混合积分器的双二阶单元 | |
CN202772848U (zh) | 一种基于可控有源电感的全3g cmos差分低噪声放大器 | |
CN113193840B (zh) | 一种应用于无声表面滤波器接收机的高线性度跨阻放大器 | |
CN101425793B (zh) | 一种用于实现零极点型高阶滤波器的混合积分器双二阶单元 | |
CN104954031B (zh) | 一种噪声消除宽带射频接收前端 | |
Aarani et al. | A novel UWB low-noise amplifier design using double capacitor cross-coupled feedback | |
CN101594121B (zh) | 一种超低压实现带通滤波器的双二阶单元 | |
CN106100606A (zh) | 频率选择电路 | |
Arslan et al. | On the realization of high performance current conveyors and their applications | |
CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
CN102723919B (zh) | 一种跨导放大器、电阻、电感以及滤波器 | |
Kumaravel et al. | VLSI implementation of Gm-C filter using modified Nauta OTA with double CMOS pair | |
CN112019192B (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 | |
Upathamkuekool et al. | A compensation technique for compact low-voltage low-power active-RC filters | |
CN102739174B (zh) | 一种跨导放大器、电阻、电感以及滤波器 | |
Alzaher et al. | A CMOS bandpass filter for low-IF Bluetooth receivers | |
De Lima et al. | On designing linearly-tunable ultra-low voltage CMOS g/sub m/-C filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20161108 Address after: 100176, No. 10, Ronghua Road, Beijing economic and Technological Development Zone, 9 floor, block A Patentee after: BRITE SEMICONDUCTOR, Inc. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101110 |
|
CF01 | Termination of patent right due to non-payment of annual fee |