CN101411149A - 具有匹配输出阻抗的低电压和低功耗差分驱动器 - Google Patents

具有匹配输出阻抗的低电压和低功耗差分驱动器 Download PDF

Info

Publication number
CN101411149A
CN101411149A CNA2007800108692A CN200780010869A CN101411149A CN 101411149 A CN101411149 A CN 101411149A CN A2007800108692 A CNA2007800108692 A CN A2007800108692A CN 200780010869 A CN200780010869 A CN 200780010869A CN 101411149 A CN101411149 A CN 101411149A
Authority
CN
China
Prior art keywords
transistor
pair
source follower
output
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800108692A
Other languages
English (en)
Inventor
马杜本·吉舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101411149A publication Critical patent/CN101411149A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供了一种用于驱动差分信号的***和方法，包括：差分数据输入；多个开关，同电流源耦合，用于根据所述差分数据输入导引电流第一差分输出和第二差分输出，由耦合在多个开关中至少两个开关之间的电阻器形成；以及第一源极跟随器和第二源极跟随器，同所述第一差分输出和第二差分输出耦合，用于控制输出阻抗。所述结构可以防止从驱动器反射回来的共模噪声变为差分信号，并且在低于1.62V以前始终符合LVDS和SubLVDS标准的要求。此外，所述结构能够工作于Gbps范围内，这使其成为了具有极低功耗的高速差分驱动器。

Description

具有匹配输出阻抗的低电压和低功耗差分驱动器
技术领域
本发明总体涉及适用于高速数据通信应用的输出驱动电路。更具体地，本发明涉及在要求片间、板间、和片外(off-chip)通信的传输速率达到Gbps的电信、视频、以及其它集成电路领域中应用低电压差分信号(LVDS)驱动器。
背景技术
LVDS标准的开发是为了提供其它高速输入/输出(I/O)接口的低功耗和低电压的替代品。LVDS标准正日益成为点对点通信的流行标准。工作于Gbps范围的差分驱动器，如LVDS，基于电流导引结构，电流导引结构使3.5mA的电流流经连接在接收机端差分对间的100ohms的端电阻器上，从而产生350mV的差分摆幅。反相和同相输出的单端DC输出阻抗规格被指定为40-140ohms的范围以内，并且反相和同相输出应当尽量匹配。
以下解释了在反相和同相输出端需要匹配阻抗的原因。驱动器输出阻抗和信号通路阻抗的差异将导致到达驱动器输出的入射边从传输介质被反射回来。这些扰乱信号方向的波有两个来源，即耦合在连接处的反射信号和共模噪声。为防止从驱动器输出反射回来的共模噪声变为差分信号，反相和同相输出的输出阻抗应当尽量匹配。
PhilipsTM的CMOS090LVDS SPM库给出了差分驱动器的设计，这种设计符合针对于3.3V的典型VDDE的IEEE LVDS标准的全部要求。这种设计提供1.37V-1.03V的高输出电压-低输出电压(VOH-VOL)，并且还提供40-140ohms范围内的单端DC输出阻抗。所述差分驱动器可以工作于SubLVDS标准的2.5V的VDDE下，SubLVDS标准在CMOS090工艺中具有0.96V-0.8V的VOH-VOL。但是如果低于2.5V的VDDE，差分驱动器就无法提供40-140ohms范围内的DC输出阻抗了。
在Ning Li等人的题为“Voltage mode differential driver and method”的US专利No.6867618号中公开了一种差分驱动器。该专利中公开的差分驱动器在工作于1.8V的供电电压以下时，无法提供在40-140ohms范围内的DC输出阻抗。此外，反相和同相输出阻抗不匹配，并且无法不受工艺和温度的影响。其它有关差分驱动器的公开包括：Andrea Boni等人的“LVDS I/O Interface of Gb/s-per-Pin Operation in 0.35um CMOS”；IEEEJournal of Solid-State Circuits，Vol.36，No.4，Apr.2001；pp.706-711。
图1示出了一种现有的LVDS驱动器。图1示出了基于源极跟随电路的差分驱动器的一支(single-leg)。差分驱动器包括：N-型晶体管N1101、P-型晶体管P1 102、以及端电阻器103。端电阻器103构成了差分驱动器的输出节点。LVDS的DC输出阻抗规格要求差分驱动器采用源极跟随器配置。该设计将提供几乎恒定的电流，但是起电压式驱动器的作用，并在反相和同相输出提供低输出阻抗。
该结构需要的最小VDDE是：
VDDE(min)＝VOH+Vgs(N1)(＝Vtn+overdrive)
对于90nm工艺中的2.5V设备而言，最坏情况下VT(慢工艺和低温)约为0.75。当以250mV过压驱动时，VDDE(min)＝VOH+1.0V。此外，NMOS晶体管N1101受严重的体效应(body effect)的影响，因而提高了自身的VT。在三阱工艺中通过将源极和衬底连接在一起可以将NMOS晶体管N1101的VT值降低100mV-200mV。但是将源级和衬底连接在一起将使该设计依赖于工艺，并且上述VDDE的限制仍然有效。
该电路的另一缺陷在于，输出阻抗在驱动高电平时取决于NMOS特性，在驱动低电平时取决于PMOS特性。因此，在不同的工艺拐点(skewprocess corner)(慢NMOS和快PMOS或反之)，输出阻抗不匹配。
图2是示出了另一种现有的LVDS驱动器。图2示出了试图克服反相和同相输出阻抗不匹配这一问题的另一种结构。该结构包括：NMOS源极跟随器，即位于输出两端的N1 201、N2 202；以及PMOS开关203。附加的源极跟随器N2 202(示于椭圆内)同差分缓冲器中的两个输出耦合，然而，当同驱动低电平的输出相耦合的源极跟随器导通时，另一NMOS源极跟随器截止。该结构同样具有VDDE的限制。
目前的差分信号驱动方法在低于LVDS标准的2.5V的VDDE以及低于SubLVDS标准的1.8V的VDDE时，将产生不匹配的输出阻抗。因此需要在LVDS的2.5V VDDE以及SubLVDS标准的1.8V以下驱动差分信号，同时匹配反相和同相输出的阻抗。
发明内容
在本发明的一示例实施例中，提供了一种差分驱动器。所述差分驱动器包括：差分数据输入；多个开关，同电流源耦合，用于根据差分数据输入导引电流；第一差分输出和第二差分输出；以及第一源极跟随器和第二源极跟随器，同第一差分输出和第二差分输出耦合，用于控制输出阻抗。
在本发明的另一示例实施例中，提供了一种驱动信号的方法。所述方法包括以下步骤：向差分驱动器提供差分数据输入；提供多个同电流源耦合、用于根据差分数据输入导引电流的开关；以及提供同第一差分输出和第二差分输出耦合、用于控制阻抗的第一源极跟随器和第二源极跟随器。
在本发明的另一示例实施例中，提供了一种差分驱动器。所述差分驱动器包括：差分数据输入；多个开关，同电流源耦合，用于根据差分数据输入导引电流；偏置电路，用于为差分驱动器产生合适的偏置电压输入；第一差分输出和第二差分输出；以及第一源极跟随器和第二源极跟随器，同第一差分输出和第二差分输出耦合，用于控制输出阻抗。
本发明的上述概要本意并不在于描述本发明的各公开实施例或每个方案。以下附图和详细说明中提供了其它方案和示例实施例。
附图说明
考虑以下结合附图对本发明各实施例进行的详细说明，本发明可以得到更加全面的理解，附图中：
图1示出了一种现有的LVDS驱动器。
图2示出了另一种现有的LVDS驱动器。
图3示出了依照本发明一实施例的LVDS驱动器的一支。
图4示出了依照本发明一实施例的差分驱动器结构。
图5示出了依照本发明的用于驱动信号的方法。
图6是依照本发明的另一实施例的带有偏置电路的差分驱动器的概念图。
图7是一张表格，示出了subLVDS标准的DC规范。
图8是一张表格，示出了依照本发明的方法经仿真后得到的输出阻抗。
具体实施方式
反相同相反相同相反相同相反相同相
虽然本发明可以有不同的修改方案和可替换形式，但在附图中以示例的方式示出了其特定方案，并将对其予以详细说明。然而，应当理解的是，本发明不局限于所描述的特定实施例。相反，本发明应涵盖属于由所附权利要求限定的发明的精神和范围内的全部修改方案，等价方案，以及候选方案。
图3示出了依照本发明一实施例的LVDS驱动器的一支。该电路包括：一对以电压控制电压源模式耦合的、用于控制VOH和VOL电平的PMOS晶体管P1301和P2302、以及电流源303。
位于输出两端的PMOS源极跟随器P1301和P2302提供低输出阻抗。两输出位置的低阻抗使差分驱动器能够高速运行。位于反相和同相输出的阻抗由PMOS晶体管P1301和P2302决定，因此，即使在工艺拐点(慢PMOS和快NMOS或反之)，阻抗间也能实现良好的匹配。
该结构需要的最小VDDE为：
VDDE(min)＝VOH+Vds(对于电流源)
该电路的VOL需要大于电路中PMOS晶体管P1301的Vtp。常见的高速标准如SubLVDS和LVDS很容易满足这一要求。图3中说明的结构解决了VDDE限制(低电压)的问题，并且在反相和同相输出提供匹配阻抗。
图4是依照本发明一实施例的差分驱动器的结构。利用在图3中所阐释的概念来建立LVDS和SubLVDS标准的差分驱动电路。差分驱动器包括：顶部PMOS电流源晶体管P1 401、以及位于上半部分的、两个根据数据极性来导引电流的PMOS开关P2A 402和P2B 403。外部电阻器404耦合在PMOS开关P2A 402和P2B 403的漏极之间，其中P2A 402和P2B 403的漏极构成了差分驱动器的输出节点。
在底部，输出同NMOS静电放电(ESD)器件N3A 405和N3B 406的漏极耦合，N3A 405和N3B 406始终处于导通状态，且尺寸被设计成不会成为差分驱动器输出阻抗的主导因素。当焊垫为三态时，晶体管N3A 405和N3B 406防止下面的器件在输出端过电压。晶体管N3A 405和N3B 406同PMOS源极跟随器P4A 407和P4B 408耦合，然后同NMOS开关N4A 409和N4B 410耦合。源极跟随器为驱动的低电压输出提供了低阻抗。源极跟随器还控制差分驱动器的VOL电平。
考虑ZP＝“高”和ZM＝“低”，驱动低电平的输出的输出阻抗由下式给出：
ROLOW＝1/gmN3B+1/gmP4B+1/gmN4B
其中，1/gmN3B和1/gmN4B是NMOS晶体管N3B 406和N4B 410的三极管导通电阻。因此，这些晶体管的尺寸被设计为，ROLOW只取决于PMOS晶体管P4A 407和P4B 408。
附加PMOS源极跟随器P3A 411、P3B 412同输出耦合，其中，同驱动高电平的输出相耦合的源极跟随器导通，而另一个源极跟随器截止。在同驱动高电平的输出耦合时导通的源极跟随器为驱动高电平的输出提供低输出阻抗，并控制差分驱动器的VOH电平。因此，忽略电流源晶体管P1 401的高输出阻抗，驱动高电平的输出的输出阻抗由以下等式给出：
ROHIGH＝1/gmP3A+1/gmN1A+1/gmN2A
其中，1/gmP3A和1/gmN2A分别是NMOS晶体管N1A 414和N2A 415的三极管导通电阻，并且它们的尺寸被设计为，ROHIGH只取决于PMOS晶体管P3A 411和P4B 412。
单端至差分转换器模块413将单端信号转换为差分信号。单端至差分信号转换模块413工作于核心VDD电压，并提供前级驱动器功能，而输出驱动级和偏置电路工作于VDDE，且数据信号D和DN无需电平转换。
由于PMOS源极跟随器同反相和同相输出耦合，因而实现了低阻抗。这些阻抗只取决于所使用的一种类型的晶体管，因此，能够不受工艺和温度的影响。在源极跟随器和电流源中有策略地使用PMOS晶体管使得设计与VDDE无关，并且可以提供精确的VOH/VOL控制。
起恒定电流源作用的PMOS晶体管P1 401是由输出电流为Iout＝Vref/R的偏置电路提供偏置的。Vref是带隙参考电压，因此在PVT变化时几乎是恒定不变的。电阻器R由多晶硅电阻予以实现，随工艺发生大约20％的变化。然而，即使以这样的电流变化，差分驱动器的摆幅也能保持在一定范围内。而且，如果配置了外部精密电阻器，PMOS电流源P1 401中的电流在工艺电压温度(PVT)变化范围内保持不变。
图5示出了依照本发明的用于驱动信号的方法。单端至差分转换器413将单端信号(即数据输入)转换为差分信号，然后将其提供给差分驱动器501。为了根据数据极性来导引电流，配备了多个开关。这些开关包括第一对(P型)晶体管和第二对(N型)晶体管。第一对晶体管的第一晶体管的栅极同第二对晶体管的第一晶体管的栅极耦合。
第一对晶体管的第二晶体管的栅极同第二对晶体管的第二晶体管的栅极耦合。第一对晶体管的第一晶体管和第二对晶体管的第一晶体管(对第一对和第二对晶体管的第二晶体管也一样)同来自单端至差分信号转换器的差分数据信号相连。第一对晶体管(P型)同电流源晶体管耦合502。输出节点取自同开关耦合的外部端电阻器。一对源极跟随器同输出端耦合，以控制阻抗503和504。两个源极跟随器(第一源极跟随器和第二源极跟随器)均耦合至输出节点。
源极跟随器对(均为P型)包括第一对晶体管和第二对晶体管。第一源极跟随器的第一对晶体管和第二源极跟随器的第二对晶体管属于同一类型。第一对晶体管中至少一个晶体管导通而另一个晶体管截止，并且第二对晶体管中至少一个晶体管导通而另一个晶体管是截止。由于PMOS源极跟随器同反相和同相输出端耦合，因而实现了低阻抗。这些阻抗只取决于所使用的一种类型的晶体管，因此，阻抗不受工艺和温度的影响。在源极跟随器和电流源中有策略地使用PMOS晶体管使得设计与VDDE无关，并且可以提供精确的VOH/VOL控制(如图4)。
图6是依照本发明另一实施例的带有偏置电路的差分驱动器的概念图。图6示出了带有相关的前级驱动和偏置电路的、图4所述的差分驱动器结构。驱动级的副本(replica)604用于检测工艺、电压、温度变化对输出电平的影响，并且所述影响被反馈给偏置电路，以校正馈送至驱动器及其副本604的偏置电压。示出了针对2.5V厚栅器件和常规薄栅器件的C065工艺的实现。核心VDD是1.2V，VDDE为1.8V，预期VOH＝0.96V，VOL＝0.8V(对于SubLVDS标准)。
源极跟随器晶体管P3A 411、P3B 412、以及P4A 407、P4B 408受偏置电路控制。为产生合适的偏置电压，构造一个输出级的副本604，在其节点上产生与驱动器相应节点上相同的电压。副本栈(replica stack)604接受驱动级中1/10的电流，因此相应地对相应原件的尺寸进行设计(差分驱动电路中晶体管尺寸的1/10)。来自副本栈604的电压被馈送至偏置电路，偏置电路将电压与预期值进行比较，并产生控制电压。
偏置电路包括：运算放大器OA1 601、0A 602、以及参考信号发生器603。参考信号发生器603使用运算放大器和反馈电阻器，由带隙参考电压产生预期的VOH、VOL值。电阻器的比值决定了VOH和VOL的值。因此，预期VOH、VOL是由带隙基准电压和电阻器比值决定的，并且VOH，VOL在PVT变化范围内几乎保持不变。运算放大器OA 601和OA602将副本栈电压同上述VOH及VOL值进行比较从而产生控制电压。因此，驱动器输出电平可以得到精确控制。
上述电路的机能如下所述。考虑ZP＝HIGH，和ZM＝LOW，导通的晶体管为P2B 403、N3A 405、P4A 407以及N4A 409的情况。PMOS晶体管P1401在正常工作时提供恒定电流。通过源极跟随器晶体管P3B 412的路径也是导通状态。来自芯片内核(chip core)的单端信号“A”被传送至用于将单端信号转换为差分信号的单端至信号转换器模块413。该模块的输出值位于核心电平(0至VDD)。因此这些差分信号不需要电平移位。
电流源P1 401提供恒定电流，该电流经PMOS开关P2B 403的导引流经100ohms的外部端电阻器404。P4A 407、P4B 408是第二源极跟随器的一对晶体管，其中，由于耦合在底部的NMOS开关的缘故，同驱动低电平的输出耦合的晶体管(P4A 407)导通，而另一晶体管截止。PMOS晶体管P1 401、P4A 407、P4B 408、P3A 411以及P3B 412的栅极控制由偏置电路产生。将节点电压““VRP”和“VRN”同由偏置电路根据带隙参考电压输入“VRA”产生的预期值VOH和VOL加以比较。运算放大器OA1 601和OA2 602将复本电压和预期VOH及VOL进行比较，并产生输出“vohctrl”和“volctrl”。当输出发生转换，即，ZP＝LOW并且ZM＝HIGH时，导通的晶体管为P2A 402、N3B 406、P4B 408以及N4B 410。因此，流经外部电阻404的电流发生转向，产生相反极性的输出电压。P3A 411导通而P4B 408截止。
图7是一张表格，示出了SubLVDS标准的DC规范。已针对标称摆幅为160mV的标称VCMF＝0.88V，VOH＝0.96V以及VOL＝0.8V设计出了电路。
图8是一张表格801，示出了依照本发明的方法经仿真后得到的输出阻抗。通过数据可以清晰地理解到，输出阻抗符合规范并且匹配良好。图8还显示，即使在拐点，反相和同相端的阻抗也匹配良好。
虽然参考若干特定的示例实施例对本发明进行了说明，但是本领域技术人员将认识到可以在不背离以下权利要求中所阐述的本发明的精神和范围的前提下，对本发明做大量的改动。
本发明将在支持LVDS和SubLVDS标准的方面得到工业应用。LVDS和SubLVDS标准形成了诸如PCI
Figure A20078001086900131
RadioIOTM、HyperTransportTM、
Figure A20078001086900132
等高速数据总线规范的电气层规范的一部分，所述高速数据总线规范用于具有大带宽需求的通信网络等等。

Claims (26)

1.一种差分驱动器，包括：
差分数据输入；
多个开关，同电流源耦合，用于根据所述差分数据输入导引电流；
第一差分输出和第二差分输出，其中，耦合在所述多个开关中至少两个开关之间的电阻器形成了所述第一差分输出和所述第二差分输出；以及
第一源极跟随器和第二源极跟随器，同所述第一差分输出和第二差分输出耦合，用于控制输出阻抗。
2.如权利要求1所述的差分驱动器，还包括：偏置电路，用于向所述第一源极跟随器和所述第二源极跟随器以及所述电流源提供偏置输入电压。
3.如权利要求1所述的差分驱动器，其中，所述多个开关还包括：第一对和第二对晶体管，其中，所述第一对晶体管的第一晶体管的栅极同所述第二对晶体管的第一晶体管的栅极耦合；所述第一对晶体管的第二晶体管的栅极同所述第二对晶体管的第二晶体管的栅极耦合。
4.如权利要求1所述的差分驱动器，其中，所述第一源极跟随器包含第一对晶体管，所述第二源极跟随器包含第二对晶体管。
5.如权利要求4所述的差分驱动器，其中，第一源极跟随器的所述第一对晶体管和第二源极跟随器的所述第二对晶体管属于同一类型，并且所述第一对晶体管中至少一个晶体管导通而另一晶体管截止，所述第二对晶体管中至少一个晶体管导通而另一晶体管截止。
6.如权利要求1所述的差分驱动器，还包括：多个保护晶体管，其中，所述多个保护晶体管的源极同所述第一源极跟随器的第一对晶体管耦合，所述多个保护晶体管的漏极同所述第二源极跟随器的第二对晶体管耦合，所述保护晶体管用于防止源极跟随器在输出端过电压。
7.如权利要求1所述的差分驱动器，其中，所述差分数据输入包括：用于将单端信号转换为差分信号的单端至差分转换器的输出。
8.如权利要求3所述的差分驱动器，所述第一对晶体管包含一个P型晶体管，所述第二对晶体管包含一个N型晶体管。
9.如权利要求3所述的差分驱动器，所述第一源极跟随器的第一对晶体管和所述第二源极跟随器的第二对晶体管包含P型晶体管。
10.一种驱动信号的方法，包括以下步骤：
向差分驱动器提供差分数据输入；
提供多个同电流源耦合、用于根据所述差分数据输入导引电流的开关；
提供耦合在所述多个开关中至少两个开关之间的电阻装置，形成第一差分输出和第二差分输出；
提供同所述第一差分输出和所述第二差分输出耦合、用于控制阻抗的第一源极跟随器和第二源极跟随器。
11.如权利要求10所述的方法，还包括步骤：提供偏置电路，用于向所述第一源极跟随器和所述第二源极跟随器以及所述电流源提供偏置输入电压。
12.如权利要求10所述的方法，其中，所述提供多个开关还包括步骤：提供第一对和第二对晶体管，其中，所述第一对晶体管的第一晶体管的栅极同所述第二对晶体管的第一晶体管的栅极耦合；所述第一对晶体管的第二晶体管的栅极同所述第二对晶体管的第二晶体管的栅极耦合。
13.如权利要求10所述的方法，其中，所述第一源极跟随器还包含第一对晶体管；所述第二源极跟随器还包含第二对晶体管。
14.如权利要求13所述的方法，其中，第一源极跟随器的所述第一对晶体管和第二源极跟随器的所述第二对晶体管属于同一类型，并且所述第一对晶体管中至少一个晶体管导通而另一晶体管截止，所述第二对晶体管中至少一个晶体管导通而另一晶体管截止。
15.如权利要求10所述的方法，还包括步骤：提供多个保护晶体管，用于防止源极跟随器在输出端过电压，其中，所述多个保护晶体管的源极同第一源极跟随器的第一对晶体管耦合，所述多个保护晶体管的漏极同所述第二源极跟随器的第二对晶体管耦合。
16.如权利要求12所述的方法，其中，所述第一对晶体管包含一个P型晶体管，所述第二对晶体管包含一个N型晶体管。
17.如权利要求12所述的方法，其中，所述第一源极跟随器的第一对晶体管和所述第二源极跟随器的第二对晶体管包含P型晶体管。
18.一种差分驱动器，包括：
差分数据输入；
多个开关，同电流源耦合，用于根据所述差分数据输入导引电流；
偏置电路，用于为所述差分驱动器产生合适偏置电压输入；
第一差分输出和第二差分输出，其中，同所述多个开关耦合的电阻器形成了所述第一差分输出和所述第二差分输出；以及
第一源极跟随器和第二源极跟随器，同所述第一差分输出和第二差分输出耦合，用于控制输出阻抗。
19.如权利要求18所述的差分驱动器，其中，所述偏置电路还包括：用于产生差分驱动器中副本电压的装置；参考发生器，用于产生预期的电压输入；以及一对运算放大器，用于将所述副本电压和所述预期电压输入进行比较，以为所述差分驱动器产生精确的控制电压输入。
20.如权利要求18所述的差分驱动器，其中，所述多个开关还包括：第一对和第二对晶体管，其中所述第一对晶体管的第一晶体管的栅极同所述第二对晶体管的第一晶体管的栅极耦合；所述第一对晶体管的第二晶体管的栅极同所述第二对晶体管的第二晶体管的栅极耦合。
21.如权利要求18所述的差分驱动器，其中，所述第一源极跟随器还包含第一对晶体管；所述第二源极跟随器还包含第二对晶体管。
22.如权利要求21所述的差分驱动器，其中，第一源极跟随器的所述第一对晶体管和第二源极跟随器的所述第二对晶体管属于同一类型，并且所述第一对晶体管中至少一个晶体管导通而另一晶体管截止，所述第二对晶体管中至少一个晶体管导通而另一晶体管截止。
23.如权利要求18所述的差分驱动器，还包括：多个保护晶体管，其中，所述多个保护晶体管的源极同所述第一源极跟随器的第一对晶体管耦合，所述多个保护晶体管的漏极同所述第二源极跟随器的第二对晶体管耦合，所述保护晶体管用于防止源极跟随器在输出端过电压。
24.如权利要求18所述的差分驱动器，其中，所述差分数据输入包括：用于将单端信号转换为差分信号的单端至差分转换器的输出；
25.如权利要求20所述的差分驱动器，其中，所述第一对晶体管包含一个P型晶体管，所述第二对晶体管包含一个N型晶体管。
26.如权利要求20所述的差分驱动器，其中，所述第一源极跟随器的第一对晶体管和第二源极跟随器的第二对晶体管包含P型晶体管。
CNA2007800108692A 2006-03-27 2007-03-21 具有匹配输出阻抗的低电压和低功耗差分驱动器 Pending CN101411149A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78645206P 2006-03-27 2006-03-27
US60/786,452 2006-03-27

Publications (1)

Publication Number Publication Date
CN101411149A true CN101411149A (zh) 2009-04-15

Family

ID=38294150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800108692A Pending CN101411149A (zh) 2006-03-27 2007-03-21 具有匹配输出阻抗的低电压和低功耗差分驱动器

Country Status (5)

Country Link
US (1) US20100231266A1 (zh)
EP (1) EP2002623A1 (zh)
JP (1) JP2009531925A (zh)
CN (1) CN101411149A (zh)
WO (1) WO2007110817A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439849A (zh) * 2009-05-21 2012-05-02 高通股份有限公司 具有主动输出阻抗匹配的缓冲器
CN102754347A (zh) * 2010-02-15 2012-10-24 德州仪器公司 具有精确电流引导的低功率高速差动驱动器
CN102859876A (zh) * 2010-02-02 2013-01-02 诺基亚公司 差分信号的生成
CN103618517A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种集成电路节点的阻抗控制电路
CN105448071A (zh) * 2015-11-02 2016-03-30 中国科学技术大学 一种数据收发器及数据传输***
CN105706365A (zh) * 2013-11-07 2016-06-22 高通股份有限公司 具有增强的跨导和抑制的输出共模的时钟和数据驱动器
CN106656150A (zh) * 2015-10-28 2017-05-10 北京华大九天软件有限公司 一种用于lvds发送端的驱动电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633756B2 (en) * 2011-07-21 2014-01-21 National Semiconductor Corporation Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input
US8760189B2 (en) 2011-09-29 2014-06-24 Qualcomm Incorporated Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
US8963634B2 (en) 2012-02-28 2015-02-24 Qualcomm Incorporated Load current sensing
JP5357995B2 (ja) * 2012-04-10 2013-12-04 ビステオン グローバル テクノロジーズ インコーポレイテッド 負荷駆動回路装置
JP6274320B2 (ja) 2014-09-04 2018-02-07 株式会社ソシオネクスト 送信回路及び半導体集積回路
US9927317B2 (en) 2015-07-09 2018-03-27 Mks Instruments, Inc. Ionization pressure gauge with bias voltage and emission current control and measurement
US9391602B1 (en) 2015-10-05 2016-07-12 Nxp, B.V. Differential driver circuit and method for controlling a differential driver circuit
US10148261B1 (en) 2017-12-18 2018-12-04 Nxp Usa, Inc. On chip adaptive jitter reduction hardware method for LVDS systems
US10892258B2 (en) 2019-01-04 2021-01-12 Nxp B.V. ESD-robust stacked driver
US10547299B1 (en) * 2019-01-29 2020-01-28 Texas Instruments Incorporated Fast transient and low power thin-gate based high-voltage switch
US10742227B1 (en) * 2019-02-25 2020-08-11 Intel Corporation Differential source follower with current steering devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415508B2 (ja) * 1999-09-27 2003-06-09 エヌイーシーマイクロシステム株式会社 ドライバ回路及びその出力安定化方法
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
US6552582B1 (en) * 2001-09-27 2003-04-22 Applied Micro Circuits Corporation Source follower for low voltage differential signaling
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US6900663B1 (en) * 2002-11-04 2005-05-31 Cypress Semiconductor Corporation Low voltage differential signal driver circuit and method
US7068077B1 (en) * 2003-04-17 2006-06-27 Cypress Semiconductor Corporation LVDS output driver having low supply voltage capability
US7034574B1 (en) * 2004-08-17 2006-04-25 Ami Semiconductor, Inc. Low-voltage differential signal (LVDS) transmitter with high signal integrity
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4798618B2 (ja) * 2006-05-31 2011-10-19 ルネサスエレクトロニクス株式会社 出力回路および半導体集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439849A (zh) * 2009-05-21 2012-05-02 高通股份有限公司 具有主动输出阻抗匹配的缓冲器
CN102859876A (zh) * 2010-02-02 2013-01-02 诺基亚公司 差分信号的生成
US9319043B2 (en) 2010-02-02 2016-04-19 Nokia Technologies Oy Generation of differential signals
CN102859876B (zh) * 2010-02-02 2016-06-08 诺基亚技术有限公司 差分信号的生成
CN102754347A (zh) * 2010-02-15 2012-10-24 德州仪器公司 具有精确电流引导的低功率高速差动驱动器
CN102754347B (zh) * 2010-02-15 2015-06-17 德州仪器公司 具有精确电流引导的低功率高速差动驱动器
CN105706365A (zh) * 2013-11-07 2016-06-22 高通股份有限公司 具有增强的跨导和抑制的输出共模的时钟和数据驱动器
CN103618517A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种集成电路节点的阻抗控制电路
CN106656150A (zh) * 2015-10-28 2017-05-10 北京华大九天软件有限公司 一种用于lvds发送端的驱动电路
CN105448071A (zh) * 2015-11-02 2016-03-30 中国科学技术大学 一种数据收发器及数据传输***

Also Published As

Publication number Publication date
WO2007110817A1 (en) 2007-10-04
EP2002623A1 (en) 2008-12-17
JP2009531925A (ja) 2009-09-03
US20100231266A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
CN101411149A (zh) 具有匹配输出阻抗的低电压和低功耗差分驱动器
US10840857B2 (en) Self biased dual mode differential CMOS TIA for 400G fiber optic links
US20100066450A1 (en) High-Speed Low-Power Differential Receiver
US5559448A (en) CMOS terminating resistor circuit
JP4798618B2 (ja) 出力回路および半導体集積回路装置
EP1318601A2 (en) Voltage mode differential driver and method
US7982538B2 (en) Differential output circuit and communication device
US9035677B2 (en) High-speed low power stacked transceiver
US7893720B2 (en) Bus low voltage differential signaling (BLVDS) circuit
US7683673B2 (en) Stacked differential signal transmission circuitry
CN100488053C (zh) 一种低压差分信号驱动器电路
US10224905B1 (en) Method and apparatus for high speed clock transmission
US10116263B1 (en) Method and device for TIA overload control in low power applications
US8138806B2 (en) Driver circuit for high voltage differential signaling
US20050231261A1 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
US5880601A (en) Signal receiving circuit and digital signal processing system
US20080136464A1 (en) Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
WO2010063592A1 (en) System and method for converting between cml signal logic families
CN115454190A (zh) 一种lvds驱动电路
US6686794B1 (en) Differential charge pump
US5633602A (en) Low voltage CMOS to low voltage PECL converter
KR100874700B1 (ko) 바이폴라 트랜지스터의 제조 방법 및 이를 이용한 고속저전압 차동 신호 구동기
US20230231476A1 (en) Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit
US10897252B1 (en) Methods and apparatus for an auxiliary channel
CN101090256B (zh) 高阻抗电平移动的装置、***及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090415