CN101384984B - 整合有多个闪存单元的便携式数据存储装置 - Google Patents

整合有多个闪存单元的便携式数据存储装置 Download PDF

Info

Publication number
CN101384984B
CN101384984B CN2006800514352A CN200680051435A CN101384984B CN 101384984 B CN101384984 B CN 101384984B CN 2006800514352 A CN2006800514352 A CN 2006800514352A CN 200680051435 A CN200680051435 A CN 200680051435A CN 101384984 B CN101384984 B CN 101384984B
Authority
CN
China
Prior art keywords
flash memory
data
address
predetermined quantity
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800514352A
Other languages
English (en)
Other versions
CN101384984A (zh
Inventor
T·K·C·张
符廷彬
陈胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERCO 2000 INTERNATIONAL CO Ltd
Original Assignee
TERCO 2000 INTERNATIONAL CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERCO 2000 INTERNATIONAL CO Ltd filed Critical TERCO 2000 INTERNATIONAL CO Ltd
Publication of CN101384984A publication Critical patent/CN101384984A/zh
Application granted granted Critical
Publication of CN101384984B publication Critical patent/CN101384984B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

公开了一种便携式数据存储装置，该装置包括接口(3)，用于使所述便携式数据存储装置被用于与主机(5)进行数据传递；以及接口控制器(7)，用于控制所述接口(3)。还有主控制单元(9)，用于控制向非易失性存储器写入数据以及从所述非易失性存储器读取数据。所述非易失性存储器包括至少一个单层单元闪存(11)和至少一个多层单元闪存(13)。在接收到写入指令时，主控制单元(9)确定包括在指令中的数据应该被写入存储器(11，13)中的哪个，并适当地写入数据。类似地，在接收到读取指令时，主控制单元(9)从存储器(11，13)中合适的一个读取数据并将数据发出所述装置。

Description

整合有多个闪存单元的便携式数据存储装置
技术领域
本发明涉及一种使用多个闪存单元的便携式数据存储装置。
背景技术
近年来，提供具有内部闪存的便携式数据存储装置已经变得很普遍。在题为“Portable Data Storage Device”的专利PCT/SG00/00029中公开了这种装置。描述了一种具有***电脑(或其它装置)的USB插孔的完整USB插头的便携式存储装置。该便携式数据存储装置包括用于用户数据存储的闪存。在这种装置的商业版本中，存储器大小通常至少为8MB，不过一般要大得多。该装置的整个大小通常足够小，以至于它能放入闭合的拳头中。
通常，这种装置的商业版本使用NAND闪存。NAND闪存有两种类型可用：单层单元(“SLC”)闪存，和多层单元(“MLC”)闪存。目前SLC具有更高的读/写速度和更长的寿命，但是MLC使得每个单元可以存储超过一个比特(通常为两比特)，从而每个比特的存储成本更低。
发明内容
本发明目的在于提供用于从整合有多个闪存装置的便携式数据存储装置存储和取回数据的新且有用的方法，并且特别提出了包括SLC闪存装置和MLC闪存装置的闪存装置。
这使得能够提供一种具备了SLC和MLC的相对优点之间的折衷优点的装置。例如，如果所述装置的基本一般的存储器由SLC提供，则该装置具有大约为SLC和MLC的速度之间的半中间的速度，同时比装置单独使用MLC更加便宜。
原则上，能够安排所述便携式存储装置最初只使用SLC(即直到所述装置需要存储的数据量超过SLC的容量)，这表示最初所述便携式存储装置的性能可以和使用SLC实现整个数据存储功能一样高。然而，这导致SLC一旦用尽，性能就快速下降，并且所述装置必须开始使用MLC。相应地，本发明的优选实施方式从一开始就使用SLC和MLC这两者来存储数据。
在本发明的一种形式中，分配逻辑地址(即，由主机向便携式数据存储装置发送的命令中的地址)，从而使得逻辑地址序列对应到一个或者多个SLC地址块，然后对应到一个或者多个MLC地址块，然后对应到一个或者多个SLC地址块等等。因而，当大量数据(很多块)被写入便携式存储装置的逻辑地址序列中时，该大量数据将被写入SLC存储器和MLC存储器这两者。逻辑地址序列可以具体地交替对应于预定数量的SLC地址块和预定数量的MLC地址块。
例如，由于一些MLC存储器的实现中，MLC块是SLC存储块的两倍大小，逻辑地址序列可以对应到两个SLC块，然后对应到一个MLC块，然后对应到两个SLC块等等。这表示大量的数据通常会被写入相等数量的SLC和MLC存储器。
由映象表(mapping table)给出逻辑存储地址和物理存储地址之间的对应关系。由于在主控制单元的控制下，各个连续的物理地址块会与每组逻辑地址相关联，所以在一般闪存写入计划中，该对应关系会随时间而变化。然而，可以安排主控制单元来保证映象表被改变，以使得给定的一组逻辑地址始终与SLC存储块相关联，或者始终与MLC存储块相关联。
附图说明
现在将参考下面的附图只为了说明的目的来对本发明的优选特征进行描述，其中：
图1是本发明的实施方式的示意框图；
图2是图1的实施方式的操作流程图，图2包括图2(a)、图2(b)和图2(c)。
具体实施方式
图1示意性地显示了作为本发明实施方式的便携式数据存储装置。所述便携式存储装置包括外壳1，该外壳具有USB接口3。所述USB接口可以电耦合到外部装置的串行总线(通常是USB插孔)上，所述外部装置例如为主机5。USB接口3可以是与外壳1一体成形的USB插头，并且用于***主机5的插孔中。可替换地，在其它实施方式中，所述USB接口3可以是用于容纳USB电缆插头的插孔。
所述便携式存储装置还包括USB控制器7，该USB控制器7控制所述USB接口3。在使用中，主机5在其自身和便携式数据存储装置之间来回传递数据。从主机5传递到USB接口3的数据通过USB控制器7以数据包的形式传到主控制单元9。类似地，安排接口控制器7将它从主控制单元9接收的数据通过接口3发送。数据包具有多倍512字节的大小。
主控制单元9连接到总线10，该总线10可以例如是8位总线。所述总线10还连接到SLC型NAND闪存11，和MLC型NAND闪存13。这两种存储器中的每一个可以包括一个或者多个物理上分离的集成电路。存储器11，13以页块(block ofpages)来进行安排。通常地，物理数据页面由2048个字节组成。通常，SLC存储单元11中的数据块由64个页面组成以及MLC闪存单元中的数据块由128个页面组成。
另外，主控制单元9通过各组控制线15连接到闪存11、13中的每一个。每组控制线传送这里称为ENABLE、ALE、WRITE、和READ信号的控制信号。
当主控制单元9向存储器写入数据时，该主控制单元9通过向两个存储器11、13之一发送ENABLE信号来使其激活(因而，在任意时刻，两存储器11、13中的最多一个被激活)。同时，主控制单元9向被激活的存储器发送ALE信号和WRITE信号。主控制单元9然后将地址数据和要存储的数据通过8位总线写入被激活的存储器。被激活的存储器单元11、13将数据存储到由地址数据指示的位置。未被激活的存储单元11、13不进行操作。
类似地，当存储器控制单元要从存储器11、13之一读取数据时，该存储器控制单元通过使用控制线中的一条向所述从其读取数据的存储器发送ENABLE信号。然后存储器控制单元使用其它控制线向被激活的存储器发送ALE信号和READ信号，并使用8位总线向被激活的存储器发送地址数据。被激活的存储器11、13通过总线10发送位于对应于地址数据的物理位置处的数据。
现在将描述实施方式执行的算法。为了简明，我们假设SLC型NAND闪存单元11和MLC型NAND闪存单元具有分别不同的地址映象表，该地址映象表分别将各个存储器11、13中的物理地址映射到逻辑地址。这些地址映象表通常存储在便携式数据存储装置的RAM(未图示)中，并且一起组成单个主映象表。
在通常的示例中，从主机3接收的数据或者传送到主机3的数据被安排到512字节大小的逻辑页面中。然而，如上所述，通常物理数据页面包括2048字节。通常地，SLC存储单元11中的数据块由64个页面组成以及MLC闪存单元中的数据块由128个页面组成。
参考图2，具体为图2(a)，当便携式数据存储装置被***主机3中时，开始初始化过程(步骤21)，该初始化过程初始化主控制单元9和USB控制器单元7，并且在该初始化过程中，主机3确定闪存的ID以及和它的位置和容量。
在初始化过程后，主控制单元9准备从主机3接收指令(数据包)(步骤23)。一旦从主机3接收到指令，主机控制单元9就确定所接收的数据包是读取包还是写入包(步骤25)。
如果所述数据包是读取包，主控制单元9基于所述数据包指定的逻辑地址执行计算(步骤26)，从而确定存储器11、13中的哪个对应于所述逻辑地址。然后主控制单元9从所确定的存储器11、13中各自的地址映象表所指定的地址处读取数据(步骤27)，并且直到接收到下一个包时方法终止(这在图2中表示为框“5”，框“5”返回到步骤23)
可替代的，如果数据包是写入包，主控制单元9执行计算(步骤28)，来确定向存储器11、13中的哪个写入第1页。
在选择了NAND闪存11、13的类型后，主控制单元从RAM取回相应的地址映象表(步骤29)，并使用该地址映象表来确定对应于逻辑地址的物理地址。
主控制单元然后确定在该物理地址处的页面是否被擦除(步骤30)。如果没有被擦除，主控制单元执行操作，在该操作中选择新块(block)，将对应于所述逻辑地址的页面之前的旧块的页面复制到所述新块，以及将所述写入包中的数据写入对应于逻辑地址的新块的页面中(步骤31)。
然后方法进行到图2(c)中所示的流程图部分。在步骤36中确定所述页面是否刚好被写入新块的最后一个页面中。如果如此，则更新存储器映象地址表并擦除旧块(步骤37)，然后方法终止。相反地，如果在步骤36中的确定结果相反，方法监视与连续的后续页面相关的另一个写入包是否在预定间隔内到达(步骤38)。如果到达了，则将该页面的数据写入相同的新块(步骤39)，并且方法回到步骤36。如果没有到达，然后在步骤40中主控制单元9将旧块的随后的页面复制到新块中，然后回到步骤37更新映象表并擦除旧块。然后方法再次终止。
回到图2(a)，如果步骤30确定为所述页被擦除了，则基于要写入的闪存的类型使用SLC或MLC命令来执行写入操作(步骤32)。在该操作中，主控制单元向所选择的NAND闪存11、13发送ENABLE控制信号以芯片激活所述NAND闪存11、13，从而准备进行写入操作。然后，主控制单元9发送指定所述NAND闪存11、13中的物理地址的数据和将要在该地址处写入的数据。
在将页面写入所述闪存11、13之后，主控制单元9将监视从主机5进来的写入包(步骤33)。如果在给定的时间内没有接收到写入包，则执行步骤将所写入的数据编入(programme)所述闪存(步骤34)。(所述写入步骤32表示数据在所述闪存中，但是在没有所述编入步骤34的情况下，如果掉电，数据将会丢失。在所述编入步骤34之后，数据将能够在掉电时继续存在)。
然而如果在步骤33中确定接收到新的包，方法进入到图2(b)中所述的流程图部分。在步骤45中确定新的包是否是写入包。如果不是，方法回到步骤34。而如果是，方法确定(步骤46)步骤32中执行的写入操作是否到达物理页面的最后部分。如果是，在步骤47中选择新的页面。
在任何情况下，在步骤48中从合适的地址映象表中确定新的写入包的对应物理地址。在步骤49中，确定具有该物理地址的页面是否被擦除。如果没有，执行步骤51，所述步骤51相当于图2(a)中的步骤31，并且方法进行到图2(c)的步骤。或者，如果步骤49中确定具有该物理地址的页面被擦除，执行写入操作(步骤50)(相当于图2(a)的步骤32的操作)，并且方法回到步骤33。
如上所述，主映象表(即所述两个地址映象表)确定逻辑地址和物理地址之间的映象。如上所述，SLC存储器11的大块通常有64个页面，然而MLC存储器13的大块有128个页面。在此情况下，主映象表为这样：逻辑地址序列对应到SLC存储器11的两个块，然后对应到MLC存储器13的一个块，然后对应到SLC存储器的两个块等等。从而，如果将数据写入连续的逻辑地址，则主控制单元9激活SLC闪存11并将数据块发送到存储器11，然后主控制单元9激活MLC闪存单元13并将两个数据块发送到存储单元13。重复该过程直到所有所需的数据块被发送到各个闪存单元。概括来说，
i.如果数据被写入SLC闪存11，在变换到MLC存储器13之前，主控制单元9将两个块写入SLC存储器11中。
ii.如果数据被写入MLC存储器13，主控制单元19只写入一个块中。在确定刚写入的页面是块的最后一个页面时，主控制单元9将激活SLC闪存11以进行下一个写入操作。
当在步骤31和51中新的物理块与一组逻辑地址相关联时，如果给定的一组逻辑地址先前对应于SLC存储器，则接着如此，以及如果给定的一组逻辑地址先前对应于MLC存储器，则接着如此。换句话说，独立地更新每个地址映象表，而不需要在地址映象表之间交换逻辑地址。
尽管只详细描述了本发明的一个实施方式，本领域技术人员很清楚，在权利要求的范围内能够做出各种变换。

Claims (7)

1.一种便携式数据存储装置，该装置包括：
(a)接口，用于使所述便携式数据存储装置被用来与主机进行数据传递；
(b)接口控制器，用于控制所述接口；
(c)非易失性存储器，该非易失性存储器包括至少一个单层单元闪存和至少一个多层单元闪存；以及
(d)主控制器，用于控制向所述非易失性存储器写入数据以及从所述非易失性存储器读取数据；
其中，所述主控制器被设置为：
在所述接口从所述主机接收写入指令时从所述闪存之中识别闪存，并且将由所述写入指令指定的数据写入所识别的闪存；以及
在所述接口从所述主机接收读取指令时从所述闪存之中识别闪存，并且从所识别的闪存读取数据；
其中主控制器被另外设置为依照包含在所述指令内的逻辑地址并使用映象表来识别所述闪存，所述映象表被设置为存储物理地址和逻辑地址之间的映象，在该映象中，逻辑地址序列交替对应到预定数量的单层单元地址块和预定数量的多层单元地址块。
2.根据权利要求1所述的装置，其中单层单元闪存块的预定数量高于多层单元闪存块的预定数量。
3.根据权利要求2所述的装置，其中所述单层单元闪存块的预定数量是两个，而所述多层单元闪存块的预定数量是一个。
4.一种在便携式数据存储装置中存储数据的方法，所述便携式数据存储装置包括：
(a)接口，用于使所述便携式电子装置被用来与主机进行数据传递；
(b)接口控制器，用于控制所述接口；
(c)非易失性存储器，该非易失性存储器包括至少一个单层单元闪存和至少一个多层单元闪存；以及
(d)主控制器，用于控制向所述非易失性存储器写入数据以及从所述非易失性存储器读取数据；
该方法包括：
(i)从所述主机接收写入指令；
(ii)从所述闪存之中识别闪存；以及
(iii)将由所述写入指令指定的数据写入所识别的闪存；
其中所述识别闪存的步骤(ii)包括从所述写入指令中提取逻辑地址，并从映象表获取所述非易失性存储器中的物理地址，所述映象表用于存储物理地址和逻辑地址之间的映象，在该映象中，逻辑地址序列交替对应到预定数量的单层单元地址块和预定数量的多层单元地址块。
5.根据权利要求4所述的方法，其中单层单元闪存块的预定数量高于多层单元闪存块的预定数量。
6.根据权利要求5所述的方法，其中所述单层单元闪存块的预定数量是两个，而所述多层单元闪存块的预定数量是一个。
7.根据权利要求4至6中任一项权利要求所述的方法，其中所述写入数据的步骤(iii)包括：
确定具有所获取的物理地址的所述非易失性存储器是否被擦除；
如果所述确定是肯定的，则将所述数据写入所获取的物理地址；以及
如果所述确定是否定的，则对所述逻辑地址分配新的块，所述所获取的物理地址和所分配的块都是单层单元闪存或者都是多层单元闪存。
CN2006800514352A 2006-01-18 2006-12-13 整合有多个闪存单元的便携式数据存储装置 Expired - Fee Related CN101384984B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SG200600513-6 2006-01-18
SG2006005136 2006-01-18
SG200600513-6A SG130988A1 (en) 2005-09-29 2006-01-18 Portable data storage device incorporating multiple flash memory units
PCT/SG2006/000388 WO2007084079A1 (en) 2006-01-18 2006-12-13 Portable data storage device incorporating multiple flash memory units

Publications (2)

Publication Number Publication Date
CN101384984A CN101384984A (zh) 2009-03-11
CN101384984B true CN101384984B (zh) 2011-11-02

Family

ID=38287926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800514352A Expired - Fee Related CN101384984B (zh) 2006-01-18 2006-12-13 整合有多个闪存单元的便携式数据存储装置

Country Status (9)

Country Link
US (1) US7962685B2 (zh)
EP (1) EP1977307A1 (zh)
JP (1) JP2009524145A (zh)
KR (1) KR101017358B1 (zh)
CN (1) CN101384984B (zh)
BR (1) BRPI0621722A2 (zh)
RU (1) RU2008132970A (zh)
SG (1) SG130988A1 (zh)
WO (1) WO2007084079A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
KR101498673B1 (ko) * 2007-08-14 2015-03-09 삼성전자주식회사 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템
JP4746598B2 (ja) * 2007-09-28 2011-08-10 株式会社東芝 半導体記憶装置
WO2009074686A2 (en) * 2007-12-13 2009-06-18 Thomson Licensing Copy-protected software cartridge
US8001316B2 (en) * 2007-12-27 2011-08-16 Sandisk Il Ltd. Controller for one type of NAND flash memory for emulating another type of NAND flash memory
TWI425523B (zh) * 2008-03-25 2014-02-01 Asmedia Technology Inc 混合型快閃儲存裝置及其操作方法
TWI388986B (zh) * 2008-06-19 2013-03-11 Silicon Motion Inc 快閃記憶體裝置的運作方法及快閃記憶體裝置
US8838876B2 (en) * 2008-10-13 2014-09-16 Micron Technology, Inc. Translation layer in a solid state storage device
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法
TWI440044B (zh) * 2010-03-01 2014-06-01 Phison Electronics Corp 記憶體管理與寫入方法、記憶體控制器與記憶體儲存系統
US9268701B1 (en) 2011-11-21 2016-02-23 Western Digital Technologies, Inc. Caching of data in data storage systems by managing the size of read and write cache based on a measurement of cache reliability
US8977803B2 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory
US8977804B1 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Varying data redundancy in storage systems
US8904091B1 (en) 2011-12-22 2014-12-02 Western Digital Technologies, Inc. High performance media transport manager architecture for data storage systems
KR20140033964A (ko) * 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
US9489148B2 (en) 2013-03-13 2016-11-08 Seagate Technology Llc Selecting between non-volatile memory units having different minimum addressable data unit sizes
CN107391389B (zh) 2013-08-05 2020-11-24 慧荣科技股份有限公司 用来管理一记忆装置的方法以及记忆装置与控制器
CN107741913B (zh) 2013-08-05 2021-09-07 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
US10140067B1 (en) 2013-12-19 2018-11-27 Western Digital Technologies, Inc. Data management for data storage device with multiple types of non-volatile memory media
CN103942151A (zh) * 2014-04-10 2014-07-23 深圳市硅格半导体有限公司 闪存的数据存储方法及装置
JP6166476B2 (ja) * 2014-07-09 2017-07-19 株式会社日立製作所 メモリモジュールおよび情報処理システム
US9530491B1 (en) * 2015-11-16 2016-12-27 Sandisk Technologies Llc System and method for direct write to MLC memory
TWI621017B (zh) * 2017-03-06 2018-04-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
CN108509355A (zh) * 2018-03-31 2018-09-07 北京联想核芯科技有限公司 一种用于SSD的SLC Cache的方法和装置
US11099779B2 (en) 2018-09-24 2021-08-24 Micron Technology, Inc. Addressing in memory with a read identification (RID) number
CN111367465A (zh) * 2018-12-26 2020-07-03 深圳市江波龙电子股份有限公司 一种存储设备的控制方法及存储设备、电子设备
CN111949197B (zh) * 2019-05-16 2024-03-29 兆易创新科技集团股份有限公司 一种3d tlc闪存存储器及其数据写入方法和装置
JP2021043678A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 メモリシステム及び方法
CN114327240A (zh) * 2020-09-29 2022-04-12 慧荣科技股份有限公司 计算机可读存储介质、闪存存储器的数据存储方法及装置
US11907539B2 (en) * 2020-11-20 2024-02-20 Samsung Electronics Co., Ltd. System and method for stream based data placement on hybrid SSD

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471670A (zh) * 2000-10-26 2004-01-28 ���µ�����ҵ��ʽ���� 存储器件、存储控制方法以及程序
CN1549140A (zh) * 2003-05-20 2004-11-24 群联电子股份有限公司 以共用汇流排方式启动外部只读存储器的单晶片快闪存储器控制***
WO2004112040A2 (en) * 2003-06-17 2004-12-23 M-Systems Flash Disk Pioneers Ltd. Methods of increasing the reliability of a flash memory
CN2676291Y (zh) * 2004-01-02 2005-02-02 创惟科技股份有限公司 提升闪存存取效能的装置
DE102005020796A1 (de) * 2004-05-06 2005-12-01 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement und Programmierverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148148A (ja) * 1988-11-29 1990-06-07 Fanuc Ltd メモリ回路
JP2000173281A (ja) * 1998-12-04 2000-06-23 Sony Corp 半導体記憶装置
US7243185B2 (en) * 2004-04-05 2007-07-10 Super Talent Electronics, Inc. Flash memory system with a high-speed flash controller
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
DE20022935U1 (de) 2000-02-21 2002-07-11 Trek 2000 International Ltd., Singapur/Singapore Tragbare Datenspeicherungs-Einrichtung
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
US20050138288A1 (en) * 2003-12-23 2005-06-23 Horng-Yee Chou Dual mode USB and PCI express device
KR100809320B1 (ko) * 2006-09-27 2008-03-05 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
KR100833188B1 (ko) * 2006-11-03 2008-05-28 삼성전자주식회사 데이터의 특성에 따라 싱글 레벨 셀 또는 멀티 레벨 셀에데이터를 저장하는 불휘발성 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471670A (zh) * 2000-10-26 2004-01-28 ���µ�����ҵ��ʽ���� 存储器件、存储控制方法以及程序
CN1549140A (zh) * 2003-05-20 2004-11-24 群联电子股份有限公司 以共用汇流排方式启动外部只读存储器的单晶片快闪存储器控制***
WO2004112040A2 (en) * 2003-06-17 2004-12-23 M-Systems Flash Disk Pioneers Ltd. Methods of increasing the reliability of a flash memory
CN2676291Y (zh) * 2004-01-02 2005-02-02 创惟科技股份有限公司 提升闪存存取效能的装置
DE102005020796A1 (de) * 2004-05-06 2005-12-01 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement und Programmierverfahren

Also Published As

Publication number Publication date
KR101017358B1 (ko) 2011-02-28
CN101384984A (zh) 2009-03-11
EP1977307A1 (en) 2008-10-08
KR20080091203A (ko) 2008-10-09
RU2008132970A (ru) 2010-02-27
BRPI0621722A2 (pt) 2019-10-01
JP2009524145A (ja) 2009-06-25
SG130988A1 (en) 2007-04-26
WO2007084079A1 (en) 2007-07-26
US20090089486A1 (en) 2009-04-02
US7962685B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
CN101384984B (zh) 整合有多个闪存单元的便携式数据存储装置
CN102354299B (zh) 存储卡和半导体器件
US7392343B2 (en) Memory card having a storage cell and method of controlling the same
CN101828174B (zh) 用于同步串行接口nand的数据读取的***及方法
US7937523B2 (en) Memory system with nonvolatile semiconductor memory
CN101273413B (zh) 使用单层单元和多层单元闪速存储器的便携式数据存储
CN102422271B (zh) 用于非易失性存储器***的多页准备命令
CN101308698B (zh) 存储装置
CN102723099B (zh) 包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置
KR100816761B1 (ko) 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US20090248965A1 (en) Hybrid flash memory device and method of controlling the same
CN103282887A (zh) 用于进行后台操作的控制器和方法
CN102063939B (zh) 一种电可擦除可编程只读存储器的实现方法和装置
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
US9152348B2 (en) Data transmitting method, memory controller and data transmitting system
CN106354651B (zh) 平均磨损方法、存储器控制电路单元及存储器储存装置
KR100761374B1 (ko) 플래시 메모리 제어 방법 및 장치
CN101826053B (zh) 闪存的存取方法及闪存装置
CN101350015A (zh) 数据储存***及其存取方法
CN1306422C (zh) 串行式内存的直接执行***及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111102

Termination date: 20131213