CN101369552A - 浅沟槽隔离结构的保护方法及应用于其的保护层 - Google Patents
浅沟槽隔离结构的保护方法及应用于其的保护层 Download PDFInfo
- Publication number
- CN101369552A CN101369552A CNA2007101410889A CN200710141088A CN101369552A CN 101369552 A CN101369552 A CN 101369552A CN A2007101410889 A CNA2007101410889 A CN A2007101410889A CN 200710141088 A CN200710141088 A CN 200710141088A CN 101369552 A CN101369552 A CN 101369552A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- groove isolation
- plough groove
- fleet plough
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种浅沟槽隔离结构的保护方法,适用于半导体元件工艺中,半导体元件工艺包括第一工艺与第二工艺,在第一工艺中于浅沟槽隔离结构表面形成凹陷,此保护方法包括在第二工艺中沿着凹陷轮廓在凹陷表面形成氮化硅层。
Description
技术领域
本发明涉及一种浅沟槽隔离结构的保护方法,且特别涉及一种避免浅沟槽隔离结构受蚀刻或清洗所破坏的方法,以及应用于该方法的保护层。
背景技术
传统浅沟槽隔离结构是先利用各向异性蚀刻在半导体基底中形成沟槽,再于此沟槽中填入绝缘材料以形成,作为元件的隔离区。此隔离区具有尺寸可调整(scalable)的优点,并且可避免传统区域氧化(local oxidation,LOCOS)法隔离技术中鸟嘴侵蚀的缺点,因此对亚微米金属氧化物半导体(metal oxidesemiconductor,MOS)晶体管工艺而言,是一种较为理想的隔离技术。
图1为已知一种半导体元件布局的上视图。图2为沿图1中A-A’剖面线的剖面图。
请同时参照图1及图2,通过图1中的A-A’剖面线来介绍在形成MOS晶体管时,浅沟槽隔离结构102的情况。在基底100中具有浅沟槽隔离结构102,通过浅沟槽隔离结构102定义出有源区103,而导体层104配置在基底100与浅沟槽隔离结构102上,且间隙壁106配置于导体层104两侧。
已知在制造MOS晶体管的过程中,会进行多次的蚀刻及清洗工艺,如为了移除顶盖层、硬掩模层所进行的蚀刻工艺、金属硅化物形成之前所进行的预清洗工艺、间隙壁106形成之后所进行的清洗工艺,以及源极/漏极区形成之后所进行的清洗工艺等。
在进行这些蚀刻工艺与清洗工艺时,往往会对浅沟槽隔离结构102造成伤害而在其上产生凹陷(recess)108,其深度可达800埃以上。其中,湿法蚀刻工艺及清洗工艺会对浅沟槽隔离结构102造成侧向侵蚀,其中以形成金属硅化物之前所进行的预清洗工艺的影响最巨,而使得凹陷108延伸至间隙壁下方,更甚者会延伸至导体层104下方。
在后续形成层间介电层的工艺中,由于在浅沟槽隔离结构102存在凹陷108,所以填入凹陷108中的层间介电层会产生隙缝(seam),且形成层间介电层的材料难以填入间隙壁106下方的凹陷108中,而造成间隙壁106下方的凹陷108持续存在。
层间介电层中的隙缝及间隙壁106下方的凹陷108会影响浅沟槽隔离结构的隔离能力,进而导致元件漏电流。此外,在层间介电层中形成钨接触窗的工艺中,由于钨金属的填洞能力很强,所以容易填入层间介电层中的隙缝或是间隙壁106下方的凹陷108,致使相邻两个钨接触窗产生桥接现象。
发明内容
有鉴于此,本发明的目的就是在提供一种浅沟槽隔离结构的保护方法,可以防止相邻两个接触窗产生桥接现象。
本发明的另一目的是提供一种浅沟槽隔离结构的保护层,能使得浅沟槽隔离结构维持良好的隔离能力。
本发明提出一种浅沟槽隔离结构的保护方法,适用于半导体元件工艺中,半导体元件工艺包括第一工艺与第二工艺,在第一工艺中在浅沟槽隔离结构表面形成凹陷,此保护方法包括在第二工艺中沿着凹陷轮廓在凹陷表面形成氮化硅层。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,氮化硅层的蚀刻率低于浅沟槽隔离结构的蚀刻率。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,浅沟槽隔离结构的材料包括氧化硅。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,第一工艺包括蚀刻工艺或清洗工艺。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,第二工艺包括形成金属硅化物阻挡层(salicide block layer),且氮化硅层与金属硅化物阻挡层是由同一材料层所形成。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,第二工艺包括形成间隙壁,且氮化硅层与间隙壁是由同一材料层所形成。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护方法中,第二工艺包括形成间隙壁的步骤以及形成金属硅化物阻挡层的步骤,且氮化硅层是由形成间隙壁的第一氮化硅层与形成金属硅化物阻挡层的第二氮化硅层所形成的。
本发明提出另一种浅沟槽隔离结构的保护方法,适用于半导体元件工艺,半导体元件工艺包括依序形成金属硅化物阻挡层及金属硅化物。此保护方法包括下列步骤。首先,在浅沟槽隔离结构形成之后且在金属硅化物阻挡层形成之前,在基底上额外形成保护层,且保护层覆盖浅沟槽隔离结构。接着,移除位于浅沟槽隔离结构上方以外的保护层。
依照本发明的另一实施例所述,在上述的浅沟槽隔离结构的保护方法中,保护层的蚀刻率低于浅沟槽隔离结构的蚀刻率。
依照本发明的另一实施例所述,在上述的浅沟槽隔离结构的保护方法中,保护层的材料包括氮化硅、富硅氧化硅或氮氧化硅。
本发明提出一种浅沟槽隔离结构的保护层,浅沟槽隔离结构配置在基底中,且浅沟槽隔离结构的表面具有凹陷,而保护层覆盖凹陷表面。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,保护层的蚀刻率低于浅沟槽隔离结构的蚀刻率。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,浅沟槽隔离结构的材料包括氧化硅。
依照本发明的实施例所述,上述的浅沟槽隔离结构的保护层的材料包括氮化硅、富硅氧化硅或氮氧化硅。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,当保护层是与半导体元件工艺中所形成的金属硅化物阻挡层同时形成。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,保护层是与半导体元件工艺中所形成之间隙壁同时形成。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,保护层是由半导体元件工艺中用以形成间隙壁的第一材料层与用以形成金属硅化物阻挡层的第二材料层所形成的。
依照本发明的一实施例所述,在上述的浅沟槽隔离结构的保护层中,凹陷的表面低于基底表面,使得至少一部分保护层位于浅沟槽隔离结构所配置的沟槽中。
基于上述,依照本发明所提出的浅沟槽隔离结构的保护方法是在浅沟槽隔离结构表面的凹陷上形成保护层。由于保护层能避免凹陷处的浅沟槽隔离结构在形成半导体元件的过程中继续受到蚀刻、清洗工艺的破坏,所以能防止凹陷变宽变深,而使得浅沟槽隔离结构能维持良好的隔离能力。
此外,由于保护层能够有效地抑制浅沟槽隔离结构中的凹陷变宽变深及层间介电层中的隙缝产生,因此能够有效地防止相邻两个接触窗产生桥接的现象。
另一方面,由于保护层的形成步骤可与半导体元件工艺整合,例如是与MOS工艺中的金属硅化物阻挡层或间隙壁同时形成,或是由分别用以形成金属硅化物阻挡层及间隙壁的两材料层所共同形成,故不会增加工艺的复杂度。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1为已知一种半导体元件布局的上视图。
图2所绘视为沿图1中A-A’的剖面图。
图3所绘示为本发明的一实施例的半导体元件布局的上视图。
图4A至图4C所绘示为本发明一实施例的浅沟槽隔离结构的保护层沿图3中B-B’剖面线的制造流程剖面图。
图5所绘示为本发明的另一实施例的浅沟槽隔离结构的保护层的上视图。
图6所绘示为沿图5中C-C’剖面线的剖面图。
附图标记说明
100、200、300:基底 102、202、302:浅沟槽隔离结构
103、203、303:有源区 104、204:导体层
106、206:间隙壁 108、205:凹陷
208、210、304:保护层
具体实施方式
由于在半导体元件的工艺中,如蚀刻工艺与清洗工艺等工艺会对浅沟槽隔离结构造成伤害,而使得浅沟槽隔离结构的隔离效果不佳,更甚者会导致相邻两个接触窗产生桥接的现象。因此,本发明是在浅沟槽隔离结构形成之后,在浅沟槽隔离结构上形成保护层,且保护层是由蚀刻率低于浅沟槽隔离结构的材料所形成,所以可以保护浅沟槽隔离结构。
值得注意的是,保护层可以由额外的材料层单独形成,也可以整合到半导体元件的工艺中与其他膜层一起形成,在下文中将逐一进行说明。
图3为本发明一实施例的半导体元件布局的上视图。图4A~4C为本发明一实施例的浅沟槽隔离结构的保护层沿图3中B-B’剖面线的制造流程剖面图。
在此实施例中,是以将保护层的形成步骤整合到MOS晶体管的工艺中为例进行说明。
首先,请参照图3及图4A,提供基底200,基底200中已形成有浅沟槽隔离结构202,通过浅沟槽隔离结构202定义出有源区203,且在基底200与浅沟槽隔离结构202上已形成有导体层204。浅沟槽隔离结构202的材料例如是氧化硅。导体层204的材料例如是多晶硅。其中,浅沟槽隔离结构202与导体层204的形成方法为所述技术领域的技术人员所熟知,故于此不再赘述。
值得注意的是,在形成浅沟槽隔离结构202之后到形成导体层204的过程中,所进行的蚀刻与清洗工艺可能会对浅沟槽隔离结构202造成伤害,而在其上形成具有凹陷205的表面,且此凹陷205的表面低于基底200的表面。然而,此种程度的凹陷205还不至于对浅沟槽隔离结构的隔离能力造成影响,也不会使得后续形成的接触窗产生桥接的现象。
接下来,请参照图4B,在导体层204两侧的基底200上形成间隙壁206,且同时沿着凹陷205的轮廓在凹陷205表面形成保护层208。由于凹陷205的表面低于基底200表面,使得至少一部分保护层208位于浅沟槽隔离结构202所配置的沟槽中。保护层208与间隙壁206是由相同的材料层所形成,且保护层208的蚀刻率低于浅沟槽隔离结构202。间隙壁206与保护层208的形成方法例如是先利用化学气相沉积法在基底200上形成氮化硅材料层(未绘示),再回蚀刻此氮化硅材料层,而留下导体层204两侧及浅沟槽隔离结构202上方的氮化硅材料层。
然后,请参照图4C,在基底200上形成金属硅化物阻挡层(未绘示),且同时在保护层208上形成保护层210,保护层210与金属硅化物阻挡层是由相同的材料层所形成,且保护层210的蚀刻率低于浅沟槽隔离结构202的蚀刻率。金属硅化物阻挡层与保护层210的形成方法例如是先利用化学气相沉积法在基底200上形成氮化硅材料层(未绘示),再图案化此材料层,以暴露出预备形成金属硅化物的区域,而留下不欲形成金属硅化物的区域上及浅沟槽隔离结构202上方的氮化硅材料层。
值得一提的是,虽然本实施例是同时形成两层保护层208、210,但本发明的范围并不仅限于此。在其他实施例中,与间隙壁同时形成的保护层以及与金属硅化物阻挡层同时形成的保护层可择一形成于浅沟槽隔离结构上。
虽然,在只形成与金属硅化物阻挡层同时形成的保护层的情况下,此保护层是在靠近MOS晶体管工艺后段形成,所以浅沟槽隔离结构上的凹陷表面可能较为明显,但是配置于浅沟槽隔离结构的凹陷表面上的保护层亦可防止凹陷进一步扩大,而仍可达成本发明所宣称的功效。
原因在于,在MOS晶体管的工艺中,对浅沟槽隔离结构的效能影响最巨者为形成金属硅化物之前的预清洗工艺。然而,不论是与间隙壁同时形成的保护层或是与金属硅化物阻挡层同时形成的保护层,因其皆是形成于此预清洗工艺之前,故皆可防止此预清洗工艺对浅沟槽隔离结构造成伤害。
基于上述,由于保护层208、210覆盖于浅沟槽隔离结构202上,且保护层208、210的蚀刻率低于浅沟槽隔离结构202的蚀刻率,因此保护层208、210可以防止浅沟槽隔离结构202受到蚀刻工艺及清洗工艺的破坏,进而使其保有良好的隔离能力。
此外,由于保护层208、210可将蚀刻工艺与清洗工艺对浅沟槽隔离结构202的伤害降到最低,因此能够有效地避免后续所形成的相邻接触窗产生桥接的现象。
另一方面,本实施例的保护层208、210的形成步骤是与半导体元件的工艺整合,故不会增加工艺的复杂度。
图5所绘示为本发明的另一实施例的浅沟槽隔离结构的保护层的上视图。图6所绘示为沿图5中C-C’剖面线的剖面图。
在此实施例中的保护层,是以由额外的材料层单独形成于浅沟槽隔离结构上为例进行说明,适用于包括依序形成金属硅化物阻挡层及金属硅化物的半导体元件工艺。
请同时参照图5及图6,浅沟槽隔离结构302配置在基底300中,且通过浅沟槽隔离结构302定义出有源区303。浅沟槽隔离结构302例如是浅沟槽隔离结构。浅沟槽隔离结构302的材料例如是氧化硅。浅沟槽隔离结构302的形成方法为所述技术人员的技术人员所熟知,故于此不再赘述。
保护层304形成于浅沟槽隔离结构302的平坦表面上,而保护层304的蚀刻率低于浅沟槽隔离结构302的蚀刻率。保护层304的材料为蚀刻率小于浅沟槽隔离结构302的材料,例如氮化硅、富硅氧化硅或氮氧化硅等。保护层304的形成方法例如是在浅沟槽隔离结构302形成之后,立即在基底300上形成蚀刻率小于浅沟槽隔离结构302且覆盖浅沟槽隔离结构302的材料层(未绘示),再图案化此材料层,以移除位于浅沟槽隔离结构302上方以外的材料层。
值得注意的是,本实施例是在浅沟槽隔离结构302形成之后立即形成保护层304,如此一来能确保浅沟槽隔离结构302不会受到MOS工艺中的蚀刻及清洗工艺的破坏,而拥有较平坦的表面。在其他实施例中,保护层也可以不在浅沟槽隔离结构形成后立即形成,由于对浅沟槽隔离结构的效能影响最巨者为形成金属硅化物之前的预清洗工艺,所以只要此额外形成的保护层在金属硅化物阻挡层形成之前形成,亦即在其他工艺对浅沟槽隔离结构造成的凹陷并不严重之前形成保护层,即可有效地保护浅沟槽隔离结构。
由本实施例可知,因为此额外形成的保护层304覆盖于浅沟槽隔离结构302上,所以可以有效地避免浅沟槽隔离结构302受到MOS工艺中的蚀刻工艺及清洗工艺的破坏。因此,使得浅沟槽隔离结构302具有较佳的隔离效果,且在后续形成接触窗的工艺中,相邻两个接触窗不会产生桥接的现象。
综上所述,本发明至少具有下列优点:
1.本发明所提出的浅沟槽隔离结构的保护方法,能够避免浅沟槽隔离结构在形成半导体元件的过程中受到蚀刻工艺及清洗工艺的破坏。
2.由于本发明所提出的浅沟槽隔离结构的保护方法可与半导体元件工艺进行整合,因此能有效地简化工艺的复杂度。
3.本发明所提出的浅沟槽隔离结构的保护层所以能防止在浅沟槽隔离结构中产生凹陷,而使得浅沟槽隔离结构能维持良好的隔离能力。
4.本发明所提出的浅沟槽隔离结构的保护层能够有效地防止相邻两接触窗产生桥接的现象。
Claims (18)
1.一种浅沟槽隔离结构的保护方法,适用于半导体元件工艺中,该半导体元件工艺包括第一工艺与第二工艺,在该第一工艺中在该浅沟槽隔离结构表面形成凹陷,该方法包括在该第二工艺中沿着该凹陷轮廓在该凹陷表面形成氮化硅层。
2.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该氮化硅层的蚀刻率低于该浅沟槽隔离结构的蚀刻率。
3.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该浅沟槽隔离结构的材料包括氧化硅。
4.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该第一工艺包括蚀刻工艺或清洗工艺。
5.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该第二工艺包括形成金属硅化物阻挡层,且该氮化硅层与该金属硅化物阻挡层是由同一材料层所形成。
6.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该第二工艺包括形成间隙壁,且该氮化硅层与该间隙壁是由同一材料层所形成。
7.如权利要求1所述的浅沟槽隔离结构的保护方法,其中该第二工艺包括形成间隙壁的步骤以及形成金属硅化物阻挡层的步骤,且该氮化硅层是由形成该间隙壁的第一氮化硅层与形成该金属硅化物阻挡层的第二氮化硅层所形成的。
8.一种浅沟槽隔离结构的保护方法,适用于半导体元件工艺,该半导体元件工艺包括依序形成金属硅化物阻挡层及金属硅化物,该方法包括:
在该浅沟槽隔离结构形成之后且在该金属硅化物阻挡层形成之前,在该基底上额外形成保护层,且该保护层覆盖该浅沟槽隔离结构;以及
移除位于该浅沟槽隔离结构上方以外的该保护层。
9.如权利要求8所述的浅沟槽隔离结构的保护方法,其中该保护层的蚀刻率低于该浅沟槽隔离结构的蚀刻率。
10.如权利要求8所述的浅沟槽隔离结构的保护方法,其中该保护层的材料包括氮化硅、富硅氧化硅或氮氧化硅。
11.一种浅沟槽隔离结构的保护层,该浅沟槽隔离结构配置在基底中,且该浅沟槽隔离结构的表面具有凹陷,而该保护层覆盖该凹陷表面。
12.如权利要求11所述的浅沟槽隔离结构的保护层,其中该保护层的蚀刻率低于该浅沟槽隔离结构的蚀刻率。
13.如权利要求11所述的浅沟槽隔离结构的保护层,其中该浅沟槽隔离结构的材料包括氧化硅。
14.如权利要求11所述的浅沟槽隔离结构的保护层,其中该保护层的材料包括氮化硅、富硅氧化硅或氮氧化硅。
15.如权利要求11所述的浅沟槽隔离结构的保护层,其中该保护层是与半导体元件工艺中所形成的金属硅化物阻挡层同时形成。
16.如权利要求11所述的浅沟槽隔离结构的保护层,其中该保护层是与半导体元件工艺中所形成的间隙壁同时形成。
17.如权利要求11所述的浅沟槽隔离结构的保护层,其中该保护层是由半导体元件工艺中用以形成间隙壁的第一材料层与用以形成金属硅化物阻挡层的第二材料层所形成的。
18.如权利要求11所述的浅沟槽隔离结构的保护层,其中该凹陷的表面低于该基底表面,使得至少一部分该保护层位于该浅沟槽隔离结构所配置的沟槽中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101410889A CN101369552A (zh) | 2007-08-16 | 2007-08-16 | 浅沟槽隔离结构的保护方法及应用于其的保护层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101410889A CN101369552A (zh) | 2007-08-16 | 2007-08-16 | 浅沟槽隔离结构的保护方法及应用于其的保护层 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101369552A true CN101369552A (zh) | 2009-02-18 |
Family
ID=40413290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101410889A Pending CN101369552A (zh) | 2007-08-16 | 2007-08-16 | 浅沟槽隔离结构的保护方法及应用于其的保护层 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101369552A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569254A (zh) * | 2010-12-22 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
CN103594414A (zh) * | 2012-08-17 | 2014-02-19 | 华邦电子股份有限公司 | 沟槽隔离结构及其形成方法 |
CN105632928A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN105655398A (zh) * | 2014-11-10 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2007
- 2007-08-16 CN CNA2007101410889A patent/CN101369552A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569254A (zh) * | 2010-12-22 | 2012-07-11 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
CN103594414A (zh) * | 2012-08-17 | 2014-02-19 | 华邦电子股份有限公司 | 沟槽隔离结构及其形成方法 |
CN103594414B (zh) * | 2012-08-17 | 2016-05-04 | 华邦电子股份有限公司 | 沟槽隔离结构及其形成方法 |
CN105632928A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN105655398A (zh) * | 2014-11-10 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210296257A1 (en) | Fabrication method of semiconductor structure | |
JP4989041B2 (ja) | リセスチャンネルmosfetの製造方法 | |
US6737347B1 (en) | Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device | |
TWI484567B (zh) | 半導體結構與其製造方法 | |
CN113658868B (zh) | 半导体元件及其制作方法 | |
US20060108644A1 (en) | Self-aligned double gate device and method for forming same | |
US10008409B2 (en) | Method for fabricating a semiconductor device | |
JP2007027641A (ja) | 半導体装置及びその製造方法 | |
US8357577B2 (en) | Manufacturing method of semiconductor device having vertical type transistor | |
US20070145491A1 (en) | Semiconductor device and method of manufacture | |
US20080135986A1 (en) | Method of forming pre-metal dielectric layer of semiconductor device | |
CN101369552A (zh) | 浅沟槽隔离结构的保护方法及应用于其的保护层 | |
US20050087835A1 (en) | Semiconductor device and manufacturing method of the same | |
US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
US6632745B1 (en) | Method of forming almost L-shaped spacer for improved ILD gap fill | |
US20220367452A1 (en) | Semiconductor structure and method of forming thereof | |
US6130121A (en) | Method for fabricating a transistor | |
US20020132403A1 (en) | Method of fabricating a self-align contact with a disposable spacer | |
KR20080107247A (ko) | 비휘발성 반도체기억장치 및 그 제조방법 | |
US7098124B2 (en) | Method of forming contact hole and method of fabricating semiconductor device | |
KR100819636B1 (ko) | 반도체소자의 저장전극 형성방법 | |
US6465364B2 (en) | Method for fabrication of a contact plug in an embedded memory | |
JP2007081347A (ja) | 半導体装置の製造方法 | |
US20090032900A1 (en) | Method of protecting shallow trench isolation structure and composite structure resulting from the same | |
KR100265595B1 (ko) | 엠엠엘 반도체소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090218 |