CN101369226B - 一种基于开源处理器与开源操作***的SoC开发方法 - Google Patents
一种基于开源处理器与开源操作***的SoC开发方法 Download PDFInfo
- Publication number
- CN101369226B CN101369226B CN2007100756589A CN200710075658A CN101369226B CN 101369226 B CN101369226 B CN 101369226B CN 2007100756589 A CN2007100756589 A CN 2007100756589A CN 200710075658 A CN200710075658 A CN 200710075658A CN 101369226 B CN101369226 B CN 101369226B
- Authority
- CN
- China
- Prior art keywords
- soc
- processor
- operating system
- income
- platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明涉及一种基于开源处理器与开源操作***的SoC开发方法,步骤如下:首先建立基于开源处理器的SoC开发平台,之后将开源操作***移植到SoC开发平台。第一步,采用FPGA芯片建立基于开源处理器的SoC平台,相应的HDL设计文件使用综合工具生成FPGA的网表文件,然后使用Quartus工具生成下载文件,通过JTAG端口将其载到SoC硬件平台的FPGA芯片上;第二步,将开源操作***Linux2.6移植到SoC开发平台上,使用工具链软件cygwin,将按需裁剪后的开源操作***Linux2.6烧写入ROM中。本发明能增减处理器的IO接口配置与指令集和裁剪操作***的内核,在片上***上实施软硬件的协同设计,可以明显的加快相关SoC芯片的开发,降低研发流片的风险,推出先进数字电路、处理器与集成电路设计教学***。
Description
【技术领域】
本发明涉及SoC(片上***:System on Chip)开发技术领域,特别是一种基于开源处理器与开源操作***的SoC开发方法。
【背景技术】
在信息技术领域,处理器和操作***始终处于核心地位。
以ARM(Advanced RISC Machine)及MIPS(Microprocessor withoutInterlocked Pipeline Stages)为代表的RISC(Reduced Instruction Set Computer)处理器和微软公司Windows CE操作***在市场上占据主导地位,但其付费和非开源的私利性使得采用该结构的产品成本高且其***难以精简和优化。
在软件领域,以Linux领衔的开源软件技术对信息技术领域产生了深远的影响。越来越多的公司采用开源软件作为他们产品的一部分,而一些公司则以提供经过验证的开源软件作为其盈利点。目前很多软件都是开源的,数字***太复杂,不开源成本太高。
在硬件尤其是集成电路设计领域,开源处理器技术正在兴起,仍然处于起步阶段。Xilinx公司公开的PowerPC 405芯片架构、Altera公司发布的Nios芯片架构、Sun公司公布的UltraSPARC Architecture 2005架构和HyperVisor API标准仅限于提供不能修改的内核,均不是完全开源的处理器。
【发明内容】
本发明克服了现有技术中不开源的不足,提供了一种基于开源处理器与开源操作***的SoC(片上***:System on Chip)开发方法。
本发明通过下述技术方案予以实现:首先建立基于开源处理器的SoC开发平台,之后将开源操作***移植到SoC开发平台。
一种SoC开发方法,使用开源处理器、开源操作***,FPGA(现场可编程逻辑阵列:Field Programmable Logic Array)现场可编程逻辑电路,首先建立基于开源处理器的SoC开发平台,之后将开源操作***移植到SoC开发平台,开源处理器与开源操作***均开放源代码。
所述开源的处理器IP核能提供多种IO接口及按目标***的需要对IO接口进行配置,使得硬件开销最少或在一定约束条件下最优。
所述开源的操作***能按目标***的需要对组成模块进行配置或裁剪,使得软件***最精简或在一定约束条件下最优。
所述的SoC开发方法能应用于软硬件协同设计,并在一定性能指标约束条件下软硬件协同配置最优。
所述的SoC开发方法,结合经过半导体代工厂流片验证后的开源处理器SIP(硅权智IP:Silicon IP),可以明显的加快相关SoC芯片的开发,降低研发流片的风险。
所述的SoC开发方法以低廉的价格向大学推出先进数字电路、处理器与集成电路设计教学和研发***。
所述开源处理器采用Open RISC1200,开源操作***为Linux 2.6,以Altera公司的FPGA可编程器件及其相关开发工具及其它硬件电路构成。
所述的SoC开发方法,其具体步骤如下:
第一步,采用FPGA芯片建立基于开源处理器SoC的平台,开源处理器核是用HDL代码编写的,相应的HDL设计文件通过使用综合工具生成FPGA的网表文件,然后使用Quartus开发工具生成相应的下载文件,通过JTAG端口将其载到上述SoC硬件平台的FPGA芯片上;
第二步,将开源操作***Linux 2.6移植到SoC开发平台上,开源处理器作为SoC平台的核心部分,片内ROM负责***的初始化和将程序拷贝到片外RAM中,片外RAM负责存放程序和数据,通过使用开源处理器工具链软件cygwin,将按需裁剪后的开源操作***Linux 2.6烧写入ROM中。
所述的SoC开发方法推出先进数字电路、处理器与集成电路设计教学和研发***。
发明的有益效果:
与现有技术相比,本发明的有益效果是能按需求增减处理器的指令集,配置处理器硬件***的IO接口,及裁剪操作***的内核。
本发明SoC平台作为一套基于开源处理器与开源操作***的全开放平台,在片上***上实施软硬件协同设计,节省芯片面积,提高软件效率,结合经过半导体代工厂流片验证后的开源处理器SIP可以明显的加快相关SoC芯片的开发进程,降低研发流片的风险,能有效的降低成本,以低廉的价格作为高校先进数字电路、处理器与集成电路设计教学***。
【附图说明】
图1是本发明的一实施例的***组成主要元部件框图;
图2是本发明的对应图1实施例的***硬件逻辑结构图。
【具体实施方式】
下面结合实施例的附图对本发明作进一步的描述。
根据附图1和附图2提供的SoC平台***的框图及逻辑结构图,本发明给出了一种基于开源处理器OpenRISC1200与开源操作***Linux2.6结合的SoC平台。
一、硬件部分
(1)附图1中SoC开发平台中FPGA型号为Altera公司的EP2C50F484或EP2C350F484,主要用于实现OpenRISC1200处理器。OpenRISC1200处理器是32位标量RISC,它具有哈佛结构、5级整数流水线,支持虚拟内存(MMU),带有基本的DSP功能,并且外部数据和地址总线接口符合Wishbone标准。OpenRISC1200处理器IP核同时具有多个IO接口,包括指令和数据Wishbone主接口、电源管理接口、开发接口和中断接口等。
(2)附图1中的***还包括以下部分:
·5V直流电源输入端口;
·以太网PHYDM9161E;
·64MB NandFlash K9F2G08U0M;
·32MB SDRAM K4S641632;
·Real-time clock芯片DS3231;
·IIS音频接口UDA1341TS,支持2Channel输出、1Mic输入;
·USB 2.0收发器MIC 2550;
·1Mbps 2.4GHz无线网络物理层模块PTR4000;
·10Kbps 433MHz无线网络物理层模块F05P和J04V,支持有源RFID;
·TFT LCD模块;
·扩展槽,可将两个OpenRISC开发板相连接;
·FPGA JTAG下载线;
·差分输入50MHz 8bit ADC AD9283;
图2是图1***的具体组成的结构示意图。主要有OR1200、Nandflash、SDRAM、IIS音频控制器、USB控制器、总线桥和DMA、以太网控制器、摄像头接口等。各组成部分通过总线进行连接。
二、软件部分
·Linux 2.6操作***。
三、具体步骤如下:
第一步,采用Altera公司的FPGA芯片建立基于开源处理器Open RISC1200的SoC平台,开源处理器Open RISC1200核是用HDL(Verilog或VHDL)代码编写的,相应的HDL设计文件通过使用综合工具(如Synplify)生成FPGA的网表文件,然后使用Altera公司的Quartus开发工具生成相应的下载文件,通过JTAG端口将其载到上述SoC硬件平台的FPGA芯片上;
第二步,将开源操作***Linux 2.6移植到SoC开发平台上,开源处理器OpenRISC1200作为SoC平台的核心部分,片内ROM负责***的初始化和将程序拷贝到片外RAM中,片外RAM负责存放程序和数据,通过使用OpenRISC1200工具链软件cygwin,将按需裁剪后的开源操作***Linux 2.6烧写入ROM中。
本实施例SoC平台作为一套基于开源处理器与开源操作***的全开放平台,在片上***上实施软硬件协同设计,节省芯片面积,提高软件效率,使SoC开发更加便捷;可应用于各种通信产品,信息家电及数字视频产品,如可用于无线传感器网络、有源RFID、VOIP电话等的开发;能有效的降低成本,以低廉的价格作为高校先进数字电路、处理器与集成电路设计教学***。
Claims (1)
1.一种SoC开发方法,使用开源处理器、开源操作***、现场可编程逻辑电路,所述开源处理器采用Open RISC1200,开源操作***采用Linux 2.6,其特征是,首先建立基于开源处理器的SoC开发平台,之后将开源操作***移植到SoC开发平台,开源处理器与开源操作***均开放源代码,其包括以下步骤:第一步,采用FPGA芯片建立基于开源处理器的SoC平台,开源处理器核是用HDL代码编写的,相应的HDL设计文件通过使用Synplify生成FPGA的网表文件,然后使用Quartus开发工具生成相应的下载文件,通过JTAG端口将其下载到上述SoC平台的FPGA芯片上;
第二步,将开源操作***Linux 2.6移植到SoC开发平台上,开源处理器作为SoC平台的核心部分,片内ROM负责***的初始化和将程序拷贝到片外RAM中,片外RAM负责存放程序和数据,通过使用开源处理器工具链软件cygwin,将按需裁剪后的开源操作***Linux 2.6烧写入ROM中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100756589A CN101369226B (zh) | 2007-08-13 | 2007-08-13 | 一种基于开源处理器与开源操作***的SoC开发方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100756589A CN101369226B (zh) | 2007-08-13 | 2007-08-13 | 一种基于开源处理器与开源操作***的SoC开发方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369226A CN101369226A (zh) | 2009-02-18 |
CN101369226B true CN101369226B (zh) | 2012-06-27 |
Family
ID=40413060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100756589A Expired - Fee Related CN101369226B (zh) | 2007-08-13 | 2007-08-13 | 一种基于开源处理器与开源操作***的SoC开发方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101369226B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102004667A (zh) * | 2010-12-03 | 2011-04-06 | 上海交通大学 | 基于Linux的SOPC软硬件协同工作*** |
CN102662645A (zh) * | 2012-03-01 | 2012-09-12 | 福建星网锐捷网络有限公司 | 片上***及片上***的硬件可编程器件的配置方法 |
US9053232B2 (en) * | 2012-12-14 | 2015-06-09 | Altera Corporation | Method and apparatus for supporting a unified debug environment |
CN104598420B (zh) * | 2014-12-09 | 2017-11-24 | 中国航空工业集团公司第六三一研究所 | 一种1394总线SoC芯片架构 |
CN107925653B (zh) * | 2015-05-26 | 2022-06-03 | T·弗里杰里奥 | 用于安全传输其中数据的电信***以及与该电信***相关联的设备 |
CN107766286A (zh) * | 2017-09-28 | 2018-03-06 | 浙江大学 | 一种基于fpga的板上***实现方法 |
CN108038274B (zh) * | 2017-11-27 | 2021-08-20 | 深圳市兴森快捷电路科技股份有限公司 | 一种pcb与ic封装协同设计方法及装置 |
-
2007
- 2007-08-13 CN CN2007100756589A patent/CN101369226B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101369226A (zh) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101369226B (zh) | 一种基于开源处理器与开源操作***的SoC开发方法 | |
US20030028690A1 (en) | System, method and article of manufacture for a reconfigurable hardware-based multimedia device | |
Rodriguez-Andina et al. | Features, design tools, and application domains of FPGAs | |
CN103984560B (zh) | 基于大规模粗粒度嵌入式可重构***及其处理方法 | |
CN101303580A (zh) | 支持多种cpu构造plc控制器的实现方法 | |
CN101651673A (zh) | 一种片上可编程***连接到以太网的方法 | |
CN207115158U (zh) | 基于Codesys的轨道工程车的触控显示屏及编程*** | |
Pallav | IOT based energy meter billing and monitoring system—a case study | |
Martin et al. | A design chain for embedded systems | |
Chang et al. | PAC DSP core and application processors | |
CN103150952B (zh) | 可重构的eda实验平台 | |
Fernando et al. | Mampsx: A design framework for rapid synthesis of predictable heterogeneous mpsocs | |
TW200743976A (en) | Multi-project System-on-Chip platform and the design method thereof | |
CN201788391U (zh) | 一种智能可编程控制器 | |
CN203149961U (zh) | 可重构的eda实验平台 | |
Titri et al. | Open cores based system on chip platform for telecommunication applications: VoIP | |
Zergainoh et al. | Hardware/software codesign of on-chip communication architecture for application-specific multiprocessor system-on-chip | |
CN201111020Y (zh) | Fpga初始化下载配置装置 | |
CN2909394Y (zh) | 一种移动终端应用处理器 | |
Karlström et al. | Design of PIONEER: A case study using NoGap | |
Meyr | System-on-chip for communications: The dawn of ASIPs and the dusk of ASICs | |
CN107341116A (zh) | 基于arm的pc/104通信方法及其写入、读取时序 | |
Schüler et al. | Smart chips for smart surroundings–4S | |
CN205263796U (zh) | 用于嵌入式处理器的调试介入装置 | |
Abid et al. | ASIC implementation of an OpenRISC based SoC for VoIP application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 Termination date: 20140813 |
|
EXPY | Termination of patent right or utility model |