CN101369095A - 曝光制程、像素结构的制造方法及其使用的半调式光掩模 - Google Patents
曝光制程、像素结构的制造方法及其使用的半调式光掩模 Download PDFInfo
- Publication number
- CN101369095A CN101369095A CNA2007101423200A CN200710142320A CN101369095A CN 101369095 A CN101369095 A CN 101369095A CN A2007101423200 A CNA2007101423200 A CN A2007101423200A CN 200710142320 A CN200710142320 A CN 200710142320A CN 101369095 A CN101369095 A CN 101369095A
- Authority
- CN
- China
- Prior art keywords
- semi
- size
- those
- along
- direction initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种半调式光掩模,适用于一曝光制程中,而形成尺寸均匀的多个光阻图案。此半调式光掩模包括透明基板、以及多个光掩模图案。这些光掩模图案是沿着一设定方向设置于透明基板上,其中,光掩模图案的尺寸是沿着设定方向而渐进变化。因此,即使在大尺寸基板上的不同区域存在曝光精度不相同的情形下,仍可利用渐进补偿方式制作尺寸均匀的光阻图案。另外,使用此半调式光掩模的曝光制程与像素结构的制造方法也被提出。
Description
技术领域
本发明是有关于一种光掩模、及使用此光掩模的曝光制程与像素结构的制造方法,且特别是有关于一种半调式光掩模(half tone mask)、及使用此半调式光掩模的曝光制程与像素结构的制造方法。
背景技术
液晶显示器(Liquid Crystal Display,LCD)是由彩色滤光基板(Color FilterSubstrate)、薄膜晶体管阵列基板(TFT array substrate)以及位于两基板之间的液晶层所组成。近年来,由于液晶电视的需求增加,使得液晶显示器逐渐朝着大尺寸面板的方向发展。
一般而言,现有的五道光掩模制程(Five Mask Process)被利用来制作薄膜晶体管的栅极、通道层、源极、漏极、保护层以及像素电极等元件。然而,为了节省光掩模费用及缩短制程时间,各大制造厂商已逐渐地导入了新的四道光掩模制程(Four Mask Process),其中,第一道光掩模是用来制作栅极;第二道光掩模是用来制作通道层与源极、漏极;第三道光掩模是用来制作保护层中的接触窗开口;且第四道光掩模是用来制作像素电极,特别是,第二道光掩模通常会采用半调式光掩模,以同时制作通道层与源极、漏极。
图1绘示为采用现有的半调式光掩模制作光阻图案的示意图。请参照图1,首先,提供一半调式光掩模100,此半调式光掩模100包括透明基板110与多个尺寸相同的光掩模图案120。继而,利用曝光光源130照射此半调式光掩模100,以将光掩模图案120转印到位于玻璃基板140上的光阻层150。之后,对光阻层150进行显影,以形成多个光阻图案150a、150b、150c、150d。
值得注意的是,利用半调式光掩模100在大尺寸的玻璃基板140上制作光阻图案150a、150b、150c、150d时,在此大尺寸的玻璃基板140的不同区域上会存在不同的曝光精度。因此,将会造成光阻图案150a、150b、150c、150d的尺寸大不相同。
换言之,当利用这些尺寸不均的光阻图案150a、150b、150c、150d作为蚀刻罩幕,来制作各个薄膜晶体管的通道层、源极与漏极时,将造成部分的薄膜晶体管的缺失(defect),亦即因源极与漏极蚀刻不良而造成的异常图案(abnormal pattern)。特别是,上述异常图案会导致亮点(bright dot)产生,而使得液晶显示器显示品质不佳。另外,随着基板越来越大,仅是利用改变制程参数与控制曝光、显影等条件的方法,仍无法良好地解决上述问题。
发明内容
有鉴于此,本发明提供一种半调式光掩模,适用于一曝光制程中,以形成尺寸均匀的多个光阻图案。
本发明还提出一种曝光制程,适于形成尺寸均匀的多个光阻图案。
本发明又提出一种像素结构的制造方法,能够提升像素结构的制作良率。
基于上述,本发明提出一种半调式光掩模(Half-Tone Mask),适用于一曝光制程中,而形成尺寸均匀的多个光阻图案。此半调式光掩模包括透明基板、以及多个光掩模图案。这些光掩模图案是沿着一设定方向设置于透明基板上,其中,光掩模图案的尺寸是沿着设定方向而渐进变化。
在一实施例中,上述的每一光掩模图案可包括一半透光区与一遮光区。遮光区设置于半透光区的周围,其中,半透光区的尺寸是沿着设定方向而渐进变化。并且,当光掩模图案的尺寸是沿着设定方向而渐进变小时,半透光区的尺寸是沿着设定方向而渐进变大,遮光区的尺寸是沿着设定方向而渐进变小;或者,当光掩模图案的尺寸是沿着设定方向而渐进变大时,半透光区的尺寸是沿着设定方向而渐进变小,遮光区的尺寸是沿着设定方向而渐进变大。
本发明又提出一种曝光制程。首先,提供一基板,此基板上已形成有一光阻层。接着,提供一半调式光掩模,此半调式光掩模包括一透明基板以及多个光掩模图案,其中,光掩模图案沿着一设定方向而设置于透明基板上,光掩模图案的尺寸是沿着设定方向而渐进变化。继而,利用半调式光掩模为罩幕,对光阻层进行曝光,以在光阻层中形成多个预光阻图案,其中,预光阻图案的尺寸沿着设定方向而渐进变化。之后,显影此光阻层,以形成尺寸相同的多个光阻图案。
在一实施例中,上述的预光阻图案的尺寸是沿着该设定方向而渐进变大。
在一实施例中,上述的预光阻图案的尺寸是沿着该设定方向而渐进变小。
在一实施例中,上述的每一光掩模图案包括一半透光区与一遮光区。遮光区设置于半透光区的周围,其中,半透光区的尺寸是沿着设定方向而渐进变化。并且,当光掩模图案的尺寸是沿着设定方向而渐进变小时,半透光区的尺寸是沿着设定方向而渐进变大,遮光区的尺寸是沿着设定方向而渐进变小;或者,当光掩模图案的尺寸是沿着该设定方向而渐进变大时,半透光区的尺寸是沿着设定方向而渐进变小,遮光区的尺寸是沿着设定方向而渐进变大。
本发明再提出一种像素结构的制造方法。首先,提供一基板,并在基板上依序形成多个栅极以及一栅绝缘层,其中栅绝缘层覆盖栅极。接着,于基板上依序形成一半导体层以及一导体层。再来,提供一半调式光掩模,此半调式光掩模包括一透明基板以及多个光掩模图案,其中,光掩模图案沿着一设定方向而设置于透明基板上,光掩模图案的尺寸是沿着设定方向而渐进变化。继而,利用半调式光掩模为罩幕,以在栅极上方的导体层上形成尺寸相同的多个第一光阻图案。接着,以第一光阻图案为罩幕,移除未覆盖有第一光阻图案的区域的导体层以及半导体层,同时,第一光阻图案的中间部分也被移除,而形成多个第二光阻图案。再来,以第二光阻图案为罩幕,移除位于栅极上方的部分导体层与部分半导体层,以形成一源极、一漏极与位于源极、漏极之间的一通道。接着,移除第二光阻图案。继而,于基板上形成一图案化保护层,且图案化保护层具有多个接触窗开口,分别暴露出对应的部分漏极。之后,于基板上形成多个像素电极,且每一像素电极经由接触窗开口与对应的漏极电性连接。
在一实施例中,上述的利用半调式光掩模为罩幕,以在导体层上形成尺寸相同的第一光阻图案的方法包括下列步骤。首先,在导体层上形成一光阻层。继而,以半调式光掩模为罩幕,对光阻层进行曝光,以在光阻层中形成多个预光阻图案,其中预光阻图案的尺寸沿着设定方向而渐进变化。之后,显影此光阻层以形成尺寸相同的第一光阻图案。并且,预光阻图案的尺寸是沿着设定方向而渐进变大,或者,预光阻图案的尺寸是沿着设定方向而渐进变小。
在一实施例中,上述的每一光掩模图案包括一半透光区与一遮光区。此遮光区设置于半透光区的周围,其中,半透光区的尺寸是沿着设定方向而渐进变化。并且,当光掩模图案的尺寸是沿着设定方向而渐进变小时,半透光区的尺寸是沿着设定方向而渐进变大,遮光区的尺寸是沿着设定方向而渐进变小;或者,当光掩模图案的尺寸是沿着设定方向而渐进变大时,半透光区的尺寸是沿着设定方向而渐进变小,遮光区的尺寸是沿着设定方向而渐进变大。
本发明的半调式光掩模使光掩模图案的尺寸沿着设定方向而渐进变化,因此,即使在大基板尺寸的情形下,可利用渐进补偿方式而制作尺寸均匀的光阻图案。因此,无须从制程条件进行改良,而有利于制程简化与成本降低。另外,
由于可制作尺寸均匀的光阻图案,所以可制作良好的像素结构,降低亮点发生的机率。再者,通道及其周边区域的光阻图案是利用半调式光掩模的半穿透区而制作的。所以,可以达到模糊化的效果,而使人眼不易察觉此处所制作出来的元件图案,进而提升显示品质。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1绘示为采用现有的半调式光掩模制作光阻图案的示意图。
图2A绘示本发明较佳实施例的一种半调式光掩模的示意图。
图2B绘示本发明较佳实施例的另一种半调式光掩模的示意图。
图3A~图3C绘示本发明较佳实施例的一种曝光制程的示意图。
图4A~4H绘示本发明较佳实施例的一种像素结构的制造方法的流程示意图。
主要元件符号说明
100:半调式光掩模
110:透明基板
120:光掩模图案
130:曝光光源
140:玻璃基板
150:光阻层
150a、150b、150c、150d:光阻图案
200、300、430、600:半调式光掩模
210、310、610:透明基板
222、224、226、228:光掩模图案
322、324、326、328:光掩模图案
322a、324a、326a、328a:半透光区
322b、324b、326b、328b:遮光区
410、510:基板
420、560:光阻层
422、424、426、428:预光阻图案
422’、424’、426’、428’:光阻图案
520:栅极
530:栅绝缘层
540:半导体层
542:通道材质层
544:欧姆接触材质层
550:导体层
552:源极
554:漏极
556:通道
562、564、566:预光阻图案
562’、564’、566’:第一光阻图案
562a、564a、566a:第二光阻图案
570:图案化保护层
572:接触窗开口
580:像素电极
622、624、626:光掩模图案
622a、624a、626a:半透光区
622b、624b、626b:遮光区
D:设定方向
具体实施方式
图2A绘示本发明较佳实施例的一种半调式光掩模的示意图。请参照图2,此半调式光掩模200,适用于一曝光制程中,而形成尺寸均匀的多个光阻图案(未绘示)。此半调式光掩模200包括透明基板210、以及多个光掩模图案222、224、226、228(图中仅绘示4个)。这些光掩模图案222、224、226、228是沿着一设定方向D设置于透明基板210上,其中,光掩模图案222、224、226、228的尺寸是沿着设定方向D而渐进变化。
如图2A所绘示,光掩模图案222、224、226、228的尺寸是沿着设定方向D而变小,然而,光掩模图案222、224、226、228的尺寸也可以是沿着设定方向D而变大(未绘示)。值得注意的是,光掩模图案222、224、226、228是由半透光材质所构成。
图2B绘示本发明较佳实施例的另一种半调式光掩模的示意图。请参照图2B,此半调式光掩模300与图2A所绘示的半调式光掩模200类似,包括:玻璃基板310与多数个光掩模图案322、324、326、328,类似的构件在此不予以重述。
特别是,每一光掩模图案322、324、326、328分别包括半透光区322a、324a、326a、328a与遮光区322b、324b、326b、328b,而遮光区322b、324b、326b、328b是分别设置于半透光区322a、324a、326a、328a的周围,其中,半透光区322a、324a、326a、328a的尺寸是沿着设定方向D而渐进变化。
更详细而言,如图2B所示,当光掩模图案322、324、326、328的尺寸沿着设定方向D而渐进变小时,半透光区322a、324a、326a、328a的尺寸是沿着设定方向D而渐进变大,遮光区322b、324b、326b、328b的尺寸是沿着设定方向D而渐进变小。在另一实施例中,当光掩模图案322、324、326、328的尺寸沿着设定方向D而渐进变大时(未绘示),半透光区322a、324a、326a、328a的尺寸是沿着设定方向D而渐进变小,遮光区322b、324b、326b、328b的尺寸是沿着设定方向D而渐进变大。
如图2A与图2B所示的半调式光掩模200、300可适用于曝光制程中以形成尺寸均匀的光阻图案,说明如下。
图3A~图3C绘示本发明较佳实施例的一种曝光制程的示意图。请参照图3A,首先,提供一基板410,此基板410上已形成有一光阻层420。此基板410例如是玻璃基板、石英基板、或硅基板。另外,可采用旋转涂布法(spin coating)而将光阻层420形成于基板410上,此光阻层420的材质例如是感光性树脂。
请参照图3B,接着,提供一半调式光掩模430,此半调式光掩模430可采用如图2A或图2B所绘示的半调式光掩模200、300。在此实施例中,半调式光掩模430是采用如图2B所绘示的半调式光掩模300,详细的构造在此不再予以重述。
请继续参照图3B,继而,利用半调式光掩模430为罩幕,对光阻层420进行曝光,以在光阻层420中形成多个预光阻图案422、424、426、428,其中,预光阻图案422、424、426、428的尺寸沿着设定方向D而渐进变化。更详细而言,这些预光阻图案422、424、426、428的尺寸可以是沿着设定方向D而渐进变小,或者,预光阻图案422、424、426、428的尺寸是沿着设定方向D而渐进变大(未绘示)。
之后,请参照图3C,显影此光阻层420,以形成尺寸相同的多个光阻图案422’、424’、426’、428’。显影此光阻层420的方法例如是提供一显影剂,以移除未曝光区域的光阻层420,同时,部分的预光阻图案422、424、426、428也会被移除。
更详细而言,在大尺寸基板的情形下,基板上的不同区域存在不同的曝光精度。因此,本发明利用特殊设计的半调式光掩模430以制作不同尺寸的预光阻图案422、424、426、428,来对于因曝光精度不同导致的光阻图案的尺寸误差,实施渐进补偿。也就是说,对于原先经显影后的光阻图案为较小的区域,在此处将预光阻图案形成为较大尺寸(亦即,如图3B所绘示的预光阻图案422);而对于原先经显影后的光阻图案为较大的区域,在此处将预光阻图案形成为较小尺寸(亦即,如图3B所绘示的预光阻图案428)。借此,可在显影后形成尺寸均匀的各个光阻图案422’、424’、426’、428’,如图3C所示。
利用如图3A~图3C的曝光制程,将可以防止因光阻图案的尺寸不均匀,而导致的所制作的元件良率不佳的情形产生。特别是,此曝光制程可以用来制作尺寸精细的像素结构,以下将继续说明。
图4A~4H绘示本发明较佳实施例的一种像素结构的制造方法的流程示意图。请参照图4A,首先,提供一基板510,并在基板510上依序形成多个栅极520以及一栅绝缘层530,其中栅绝缘层530覆盖栅极520。多个栅极520例如是利用第一道光掩模制程而制作的,亦即,在基板510上形成栅极材料层(未绘示)之后,利用第一道光掩模(未绘示)图案化此栅极材料层,而形成多个栅极520。此为一般的微影蚀刻技术,在此不予以赘述。另外,形成栅绝缘层530的方法例如是化学气相沉积法,并且栅绝缘层530的材质例如是氧化硅、氮化硅或类似的材质,在此亦不予以限定。
请参照图4B,接着,于基板510上依序形成一半导体层540以及一导体层550。形成此半导体层540的方法例如是化学气相沉积法,且半导体层540可包括一通道材质层542与一欧姆接触材质层544。通道材质层542的材质例如为非晶硅,而欧姆接触材质层544的材质例如为经掺杂的非晶硅。另外,形成导体层550的方法例如为溅镀。
请参照图4C,再来,提供一半调式光掩模600,此半调式光掩模600包括一透明基板610以及多个光掩模图案622、624、626,其中,光掩模图案622、624、626沿着一设定方向D而设置于透明基板610上,光掩模图案622、624、626的尺寸是沿着设定方向D而渐进变化。特别是,每一光掩模图案622、624、626分别包括一半透光区622a、624a、626a与一遮光区622b、624b、626b,遮光区622b、624b、626b分别是设置于半透光区622a、624a、626a的周围,其中,半透光区622a、624a、626a的尺寸是沿着设定方向D而渐进变化。
如图4C所绘示,当光掩模图案622、624、626的尺寸沿着设定方向D而变小时,半透光区622a、624a、626a的尺寸是沿着设定方向D而渐进变大,遮光区622b、624b、626b的尺寸是沿着设定方向D而渐进变小。或者,在另外的实施例中,当光掩模图案622、624、626的尺寸沿着设定方向D而变大时(未绘示),半透光区622a、624a、626a的尺寸是沿着设定方向D而渐进变小,遮光区622b、624b、626b的尺寸是沿着设定方向D而渐进变大。
请再参照图4C~图4D,继而,利用半调式光掩模600为罩幕,以在栅极520上方的导体层550上形成尺寸相同的多个第一光阻图案562’、564’、566’。如图4C所绘示,首先可以在导体层550上形成一光阻层560。继而,以半调式光掩模600为罩幕,对光阻层560进行曝光,以在光阻层560中形成多个预光阻图案562、564、566,其中预光阻图案562、564、566的尺寸沿着设定方向D而渐进变化。预光阻图案562、564、566的尺寸是沿着设定方向D而渐进变小。在另外的实施例中,预光阻图案562、564、566的尺寸也可以沿着设定方向D而渐进变大(未绘示)。之后,如图4D所绘示,显影此光阻层560以形成尺寸相同的多个第一光阻图案562’、564’、566’。
值得注意的是,利用半调式光掩模600的光掩模图案622、624、626的渐进变化,可以对于因曝光精度不同而导致的光阻图案的尺寸误差,实施渐进补偿。因此,最终可以形成尺寸相同的多个第一光阻图案562’、564’、566’。
请参照图4E,接着,以多个第一光阻图案562’、564’、566’为罩幕,移除未覆盖有第一光阻图案562’、564’、566’的区域的导体层550以及半导体层540,同时,多个第一光阻图案562’、564’、566’的中间部分也被移除,而形成多个第二光阻图案562a、564a、566a。更详细而言,移除导体层550以及半导体层540的方法例如是使用干式蚀刻法或湿式蚀刻法,于此同时,由于第一光阻图案562’、564’、566’的中间部分较薄,所以,在蚀刻的过程中也会一并被移除。另外,也可以额外使用灰化的步骤,来移除第一光阻图案562’、564’、566’的中间部分。
请参照图4F,再来,以第二光阻图案562a、564a、566a为罩幕,移除位于栅极520上方的部分导体层550与部分半导体层540,以形成一源极552、一漏极554与位于源极552、漏极554之间的一通道556。特别是,在栅极520上方的欧姆接触材料层544也被移除。同样地,可使用干式蚀刻法或湿式蚀刻法来移除位于栅极520上方的部分导体层550与部分半导体层540。
请参照图4G,接着,移除第二光阻图案562a、564a、566a。移除此第二光阻图案562a、564a、566a的方法例如是利用灰化法、或有机溶剂移除法。
请参照图4H,继而,于基板510上形成一图案化保护层570,且图案化保护层570具有多个接触窗开口572,分别暴露出对应的部分漏极554。特别是,可利用化学气相沉积法在基板510上全面性地形成一层保护层(未绘示)。的后,再利用第三道光掩模(未绘示)图案化此保护层,而形成暴露漏极554的多个接触窗开口572。
请继续参照图4H,之后,于基板510上形成多个像素电极580,且每一像素电极580经由接触窗开口572与对应的漏极554电性连接。特别是,可利用溅镀法在基板510上全面性地形成一层透明导电层(未绘示),此透明导电层的材质例如是氧化铟锡(ITO)。之后,再利用第四道光掩模(未绘示)图案化此透明导电层,而形成多个像素电极580。至此,完成多个像素结构500的制作。
值得注意的是,由于在通道556及其周边区域的制作时,利用了渐进补偿方式来制作尺寸均匀的第一光阻图案562’、564’、566’,因此可提高第一光阻图案562’、564’、566’在大基板上的均一性。所以,所制作的源极552、漏极554与通道556的图案也相当均匀,而有利于提升制程良率。
另外,通道556及其周边区域的光阻图案是利用半调式光掩模600的半穿透区622a、624a、626a而制作的。所以,可以达到模糊化(fuzzy)的效果,而使人眼不易察觉此处所制作出来的元件图案,这将有利于显示品质的提升。
综上所述,本发明的曝光制程、像素结构的制造方法及其使用的半调式光掩模具有以下优点:
(1)在大基板尺寸的情形下,利用本发明所设计的半调式光掩模,可利用渐进补偿方式而制作尺寸均匀的光阻图案。因此,无须从制程条件进行改良,而有利于制程简化与成本降低。
(2)本发明的半调式光掩模可用于四道光掩模制程,而有效地降低制作成本,并提升像素结构的制作良率。
(3)由于可制作尺寸均匀的光阻图案,即使在大尺寸基板的状况下,仍然可以制作精细的像素结构,而降低亮点发生的机率。
(4)通道及其周边区域的光阻图案是利用半调式光掩模的半穿透区而制作的。所以,可以达到模糊化的效果,而使人眼不易察觉此处所制作出来的元件图案,进而提升显示品质。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (17)
1.一种半调式光掩模,适用于一曝光制程中,而形成尺寸均匀的多个光阻图案,其特征在于,该半调式光掩模包括:
一透明基板;以及
多个光掩模图案,沿着一设定方向设置于该透明基板上,其中,该些光掩模图案的尺寸是沿着该设定方向而渐进变化。
2.如权利要求1所述的半调式光掩模,其特征在于,每一该些光掩模图案包括:
一半透光区;以及
一遮光区,设置于该半透光区的周围;
其中,该半透光区的尺寸是沿着该设定方向而渐进变化。
3.如权利要求2所述的半调式光掩模,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变小时,该些半透光区的尺寸是沿着该设定方向而渐进变大,该些遮光区的尺寸是沿着该设定方向而渐进变小。
4.如权利要求2所述的半调式光掩模,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变大时,该些半透光区的尺寸是沿着该设定方向而渐进变小,该些遮光区的尺寸是沿着该设定方向而渐进变大。
5.一种曝光制程,其特征在于包括:
提供一基板,该基板上已形成有一光阻层;
提供一半调式光掩模,该半调式光掩模包括一透明基板以及多个光掩模图案,其中,该些光掩模图案沿着一设定方向而设置于该透明基板上,该些光掩模图案的尺寸是沿着该设定方向而渐进变化;
利用该半调式光掩模为罩幕,对该光阻层进行曝光,以在该光阻层中形成多个预光阻图案,其中,该些预光阻图案的尺寸沿着该设定方向而渐进变化;以及
显影该光阻层,以形成尺寸相同的多个光阻图案。
6.如权利要求5所述的曝光制程,其特征在于,该些预光阻图案的尺寸是沿着该设定方向而渐进变大。
7.如权利要求5所述的曝光制程,其特征在于,该些预光阻图案的尺寸是沿着该设定方向而渐进变小。
8.如权利要求5所述的曝光制程,其特征在于,每一该些光掩模图案包括:
一半透光区;以及
一遮光区,设置于该半透光区的周围;
其中,该半透光区的尺寸是沿着该设定方向而渐进变化。
9.如权利要求8所述的曝光制程,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变小时,该些半透光区的尺寸是沿着该设定方向而渐进变大,该些遮光区的尺寸是沿着该设定方向而渐进变小。
10.如权利要求8所述的曝光制程,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变大时,该些半透光区的尺寸是沿着该设定方向而渐进变小,该些遮光区的尺寸是沿着该设定方向而渐进变大。
11.一种像素结构的制造方法,其特征在于包括:
提供一基板,并在该基板上依序形成多个栅极以及一栅绝缘层,其中该栅绝缘层覆盖该些栅极;
于该基板上依序形成一半导体层以及一导体层;
提供一半调式光掩模,该半调式光掩模包括一透明基板以及多个光掩模图案,其中,该些光掩模图案沿着一设定方向而设置于该透明基板上,该些光掩模图案的尺寸是沿着该设定方向而渐进变化;
利用该半调式光掩模为罩幕,以在该些栅极上方的该导体层上形成尺寸相同的多个第一光阻图案;
以该些第一光阻图案为罩幕,移除未覆盖有该些第一光阻图案的区域的该导体层以及该半导体层,同时,该些第一光阻图案的中间部分也被移除,而形成多个第二光阻图案;
以该些第二光阻图案为罩幕,移除位于该些栅极上方的部分该导体层与部分该半导体层,以形成一源极、一漏极与位于该源极、该漏极的间的一通道;
移除该些第二光阻图案;
于该基板上形成一图案化保护层,且该图案化保护层具有多个接触窗开口,分别暴露出对应的部分该漏极;以及
于该基板上形成多个像素电极,且每一该些像素电极经由该接触窗开口与对应的该漏极电性连接。
12.如权利要求11所述的像素结构的制造方法,其特征在于,利用该半调式光掩模为罩幕,以在该导体层上形成尺寸相同的该些第一光阻图案的方法包括:
在该导体层上形成一光阻层;
以该半调式光掩模为罩幕,对该光阻层进行曝光,以在该光阻层中形成多个预光阻图案,其中该些预光阻图案的尺寸沿着该设定方向而渐进变化;以及
显影该光阻层,以形成尺寸相同的该些第一光阻图案。
13.如权利要求12所述的像素结构的制造方法,其特征在于,该些预光阻图案的尺寸是沿着该设定方向而渐进变大。
14.如权利要求12所述的像素结构的制造方法,其特征在于,该些预光阻图案的尺寸是沿着该设定方向而渐进变小。
15.如权利要求11所述的像素结构的制造方法,其特征在于,每一该些光掩模图案包括:
一半透光区;以及
一遮光区,设置于该半透光区的周围;
其中,该半透光区的尺寸是沿着该设定方向而渐进变化。
16.如权利要求15所述的像素结构的制造方法,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变小时,该些半透光区的尺寸是沿着该设定方向而渐进变大,该些遮光区的尺寸是沿着该设定方向而渐进变小。
17.如权利要求15所述的像素结构的制造方法,其特征在于,当该些光掩模图案的尺寸是沿着该设定方向而渐进变大时,该些半透光区的尺寸是沿着该设定方向而渐进变小,该些遮光区的尺寸是沿着该设定方向而渐进变大。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101423200A CN101369095B (zh) | 2007-08-13 | 2007-08-13 | 曝光制程、像素结构的制造方法及其使用的半调式光掩模 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101423200A CN101369095B (zh) | 2007-08-13 | 2007-08-13 | 曝光制程、像素结构的制造方法及其使用的半调式光掩模 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369095A true CN101369095A (zh) | 2009-02-18 |
CN101369095B CN101369095B (zh) | 2012-07-04 |
Family
ID=40412971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101423200A Expired - Fee Related CN101369095B (zh) | 2007-08-13 | 2007-08-13 | 曝光制程、像素结构的制造方法及其使用的半调式光掩模 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101369095B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103760747A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 掩膜板,对其曝光的方法以及包括该掩膜板的液晶面板 |
US9298082B2 (en) | 2013-12-25 | 2016-03-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate, exposure method thereof and liquid crystal display panel including the same |
CN107086219A (zh) * | 2017-04-20 | 2017-08-22 | 深圳市华星光电技术有限公司 | 一种tft基板的制作方法、tft基板及光罩 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100481401C (zh) * | 2006-05-15 | 2009-04-22 | 中华映管股份有限公司 | 主动元件阵列基板的制造方法 |
-
2007
- 2007-08-13 CN CN2007101423200A patent/CN101369095B/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103760747A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 掩膜板,对其曝光的方法以及包括该掩膜板的液晶面板 |
CN103760747B (zh) * | 2013-12-25 | 2015-05-06 | 深圳市华星光电技术有限公司 | 掩膜板,对其曝光的方法以及包括该掩膜板的液晶面板 |
WO2015096249A1 (zh) * | 2013-12-25 | 2015-07-02 | 深圳市华星光电技术有限公司 | 掩膜板,对其曝光的方法以及包括该掩膜板的液晶面板 |
US9298082B2 (en) | 2013-12-25 | 2016-03-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate, exposure method thereof and liquid crystal display panel including the same |
CN107086219A (zh) * | 2017-04-20 | 2017-08-22 | 深圳市华星光电技术有限公司 | 一种tft基板的制作方法、tft基板及光罩 |
CN107086219B (zh) * | 2017-04-20 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种tft基板的制作方法、tft基板及光罩 |
Also Published As
Publication number | Publication date |
---|---|
CN101369095B (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101595818B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US7615336B2 (en) | Method of fabricating a display device by using a stepped halftone mask to form a three-step photoresist pattern on a material layer for etching and ashing | |
US7477345B2 (en) | Liquid crystal display and method for manufacturing the same | |
US7846618B2 (en) | Multi-tone optical mask, method of manufacturing the same and method of manufacturing thin-film transistor substrate by using the same | |
US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
US6627470B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
US20090310048A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
US8730418B2 (en) | Array substrate and method for manufacturing the same | |
US20020050599A1 (en) | Array substrate for liquid crystal display device and method for manufacturing the same | |
US8698148B2 (en) | Display devices and fabrication methods thereof | |
CN100456139C (zh) | 利用三道掩膜制造液晶显示装置用下基板的方法 | |
KR20170124624A (ko) | Tft-lcd 디스플레이 기판의 제조방법, 액정 패널 및 액정 디스플레이 장치 | |
KR20090034579A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
US7368753B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
US20070222908A1 (en) | Thin film transistor substrate, display panel having the same and method of manufacturing the same | |
US20090289257A1 (en) | Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate | |
CN101369095B (zh) | 曝光制程、像素结构的制造方法及其使用的半调式光掩模 | |
KR101202982B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
US6916691B1 (en) | Method of fabricating thin film transistor array substrate and stacked thin film structure | |
US8435722B2 (en) | Method for fabricating liquid crystal display device | |
US9780221B2 (en) | Thin film transistor substrate comprising a photoresist layer formed between a first dielectric layer and an amorphous silicon layer | |
JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
KR101197099B1 (ko) | 액정표시장치용 기판 제조방법 및 이를 위한 대면적 기판 | |
CN113964086A (zh) | 一种基于poa的显示面板的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20160813 |
|
CF01 | Termination of patent right due to non-payment of annual fee |