CN101364807B - 三角积分调制器及其相关方法 - Google Patents
三角积分调制器及其相关方法 Download PDFInfo
- Publication number
- CN101364807B CN101364807B CN2007101409400A CN200710140940A CN101364807B CN 101364807 B CN101364807 B CN 101364807B CN 2007101409400 A CN2007101409400 A CN 2007101409400A CN 200710140940 A CN200710140940 A CN 200710140940A CN 101364807 B CN101364807 B CN 101364807B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- analog converter
- initialization circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种三角积分调制器，包含：一回路滤波器，用以对一加总信号施行滤波动作以产生一滤波后信号；一单一位量化器，耦接至该回路滤波器，用以对该滤波后信号施行一量化动作以产生一量化信号；一单一位可调整数字/模拟转换器，耦接至该单一位量化器，该单一位可调整数字/模拟转换器具有可调整的一组态，该单一位可调整数字/模拟转换器用以根据该量化信号以及该组态产生一反馈信号；以及一加法器，耦接至该回路滤波器以及该单一位可调整数字/模拟转换器，用以加总一输入信号以及该反馈信号以产生该加总信号。
Description
技术领域
本发明涉及三角积分调制器，特别涉及使用可调整组态的数字/模拟转换器的三角积分调制器。
背景技术
在信号处理的领域之中，经常会使用三角积分调制器(Sigma-DeltaModulator)来处理信号，三角积分调制器可分为许多种类：连续时间(continuous time)、非连续时间(discrete time)、一阶(order)或多阶、单一位或多位等。一般而言，若欲提高输入信号的动态范围(dynamicrange)，则须增加三角积分调制器的阶数或位数。然而，若提高阶数会使状态不稳定，而增加位数的话，若不额外处理，则会导入非线性的反馈信号，使加总信号呈非线性，因而降低整体***的线性度。图1A示出了此种情况，如图1A所示，单一位的数字/模拟转换器所产生的反馈信号必定为线性，然而多位的数字/模拟转换器则容易使反馈信号产生非线性的情况。在此种情形下，需要额外的算法或电路来维持或校正线性度，因此会造成***额外的负担。
有些三角积分调制器会改变其某些元件的组态来调整其增益。图1B示出了现有技术的三角积分调制器100，此三角积分调制器100揭露于KathleenPhilips，etc.，“A Continuous-Time ∑ΔADC With Increased Immunity toInterferers，”2004 IEEE Journal of Solid-State Circuits，vol.39，no.12，pp 2170-2177。如图1所示，三角积分调制器100包含多个可变电阻101，其用以调整三角积分调制器100的增益。可变电阻101位于信号输入的路径上，而在三角积分调制器中的可变电阻通常以图1B所示的可变电阻模块103呈现，其藉由开关的切换来决定其电阻值。然而此开关的非线性阻值却可能导致信号产生非线性的状况，因此使***产生失真(distortion)。其它元件的详细描述已揭露于上述论文中，故在此不再赘述。
发明内容
因此，本发明的一目的为提供一种三角积分调制器以及相关方法，其包含了一可调整组态的数字/模拟转换器，可藉由调整此数字/模拟转换器的电容、电阻、电流或电压而调整数字/模拟转换器的反馈电流，以解决上述问题。
本发明的一实施例揭露了一种三角积分调制器，包含：一回路滤波器，用以对一加总信号施行滤波动作以产生一滤波后信号；一单一位量化器，耦接至该回路滤波器，用以对该滤波后信号施行一量化动作以产生一量化信号；一单一位可调整数字/模拟转换器，耦接至该单一位量化器，该单一位可调整数字/模拟转换器具有可调整的一组态，该单一位可调整数字/模拟转换器用以根据该量化信号以及该组态产生一反馈信号；以及一加法器，耦接至该回路滤波器以及该单一位可调整数字/模拟转换器，用以加总一输入信号以及该反馈信号以产生该加总信号。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：一电阻；一第一开关，耦接于该电阻；一第二开关，耦接于该第一开关以及一第一电压；一第三开关，耦接于该第一开关以及一共同电压；以及一第四开关，耦接于该电阻以及一第二电压；其中，该第一开关、该第二开关、该第三开关以及该第四开关的动作是根据该量化信号而动作，且该电阻、该第一电压、该共同电压以及该第二电压其中至少其一为可调式。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器的该反馈信号是由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：一输出路径，耦接至该加法器；一电容；一第一开关，耦接至该输出路径以及该电容；一第二开关，耦接至一共同电压以及该电容；以及一第三开关，耦接至该电容以及一第一电压；其中，该第一开关、该第二开关以及该第三开关的动作是根据该量化信号而动作，且该电容，该共同电压以及该第一电压其中至少其一为可调式。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器的该反馈信号是由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
在本发明的三角积分调制器中，该第二组态设定电路的该第三开关耦接该第二组态设定电路的该电容至一第二电压，且该第一电压值与该第二电压值相异。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：一输出路径，耦接至该加法器；一可调式电流源；以及一开关，耦接至该可调式电流源以及该输出路径，根据该量化信号而动作。
在本发明的三角积分调制器中，该单一位可调整数字/模拟转换器的该反馈信号由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
在本发明的三角积分调制器中，该第二组态设定电路的该可调式电流源与该第一组态设定电路的该可调式电流源具有不同的电流值。
本发明的实施例亦揭露了一种信号调制方法，其对应至上述的三角积分调制器，此方法包含：(a)对一加总信号施行滤波动作以产生一滤波后信号；(b)对该滤波后信号施行一量化动作以产生一量化信号；(c)提供一单一位可调整数字/模拟转换器，该单一位可调整数字/模拟转换器具有可调整的一组态，用以根据该量化信号以及该组态产生一反馈信号；以及(d)加总一输入信号以及该反馈信号以产生该加总信号。
在本发明的信号调制方法中，该(c)步骤包含：提供一电阻、一第一电压、一共同电压以及一第二电压以作为该单一位可调整数字/模拟转换器的一部份；根据该量化信号输出该共同电压、该第一电压、该第二电压其中之一至该电阻；以及利用该电阻、该第一电压、该共同电压以及该第二电压产生该反馈信号；其中，该电阻、该第一电压、该共同电压以及该第二电压其中至少其一为可调式。
在本发明的信号调制方法中，该(c)步骤包含：提供一电容、一共同电压以及一第一电压以作为该单一位可调整数字/模拟转换器的一部份；以及利用该电容、该共同电压以及该第一电压且根据该量化信号产生该反馈信号；且该电容，该共同电压以及该第一电压其中至少其一为可调式。
在本发明的信号调制方法中，该(c)步骤包含：提供一可调式电流源作为该单一位可调整数字/模拟转换器的一部分；以及利用该可调式电流源且根据该量化信号产生该反馈信号。
藉由上述的结构和方法，可视需求调整数字/模拟转换器的组态，并具有其它的好处，将在底下的说明中详述。
附图说明
图1A示出了现有技术中多位数字/模拟转换器的非线性状况。
图1B示出了现有技术的三角积分调制器。
图2示出了根据本发明的实施例的三角积分调制器。
图3至图5示出了图2中单一位可调整数字/模拟转换器的详细结构的一实施例。
图6示出了对应图2至图5所示的结构的信号调制方法。
图7示出了根据本发明的三角积分调制器和现有技术的三角积分调制器的比较图。
附图符号说明
100，200 三角积分调制电路
101 可变电阻
103 可变电阻模块
201 回路滤波器
203 单一位量化器
205 单一位可调整数字/模拟转换器
207 加法器
300，400，500 组态设定电路
301 电阻
303，405 第一开关
305，407 第二开关
307，409 第三开关
309 第四开关
311、313、315 单位电压增益放大器
401，501 输出路径
403 电容
503 可调式电流源
505 开关。
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」是一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。
图2示出了根据本发明的实施例的三角积分调制器200。如图2所示，三角积分调制器200包含一回路滤波器201、一单一位量化器203、一单一位可调整数字/模拟转换器205以及一加法器207。回路滤波器201用以对一加总信号SS施行滤波动作以产生一滤波后信号FS。单一位量化器203用以对滤波后信号FS施行一量化动作以产生一量化信号QS。单一位可调整数字/模拟转换器205，具有可调整的一组态，且用以根据该量化信号QS以及组态产生一反馈信号FES。加法器207用以加总一输入信号IS以及反馈信号FES以产生加总信号SS。一般而言，单一位量化器203耦接至一数字滤波器或一抽样滤波器(decimation filter)，但并非用以限定本发明。
如熟知此项技艺者所知悉，三角积分调制器通常会包含一积分器，对加总后的信号作积分以去除高频或噪声成份，以提高信号的品质，而上述的回路滤波器201是作为积分器使用。
藉由上述的结构，可依据需求调整单一位可调整数字/模拟转换器205的电容、电阻、电流或电压以调整单一位可调整数字/模拟转换器205的组态。相较于图1所示的结构，由于图2所示的实施例是调整单一位可调整数字/模拟转换器205的组态，且单一位可调整数字/模拟转换器205并非位于信号输入的路径上，亦即不是位于输入信号IS的路径上，因此可避免上述现有电路的缺点。底下将详述单一位可调整数字/模拟转换器205的详细结构的一些实施例，而回路滤波器201、单一位量化器203、单一位可调整数字/模拟转换器205以及加法器207之间的详细运作以及信号关系是由于可为熟知此项技艺者所推得，故在此不再赘述。
图3至图5示出了图2中单一位可调整数字/模拟转换器205的详细结构的一实施例，请交互参着图2以及图3至图5，以更为了解本发明。如图3所示，图2所示的单一位可调整数字/模拟转换器205包含二个组态设定电路300，而每一个组态设定电路300包含一电阻301，一第一开关303、一第二开关305、一第三开关307以及一第四开关309。第二开关305耦接于第一开关303以及一第一电压V1。第三开关307耦接于第一开关303以及一共同电压VCM。第四开关309耦接于电阻301以及一第二电压V2。其中第一开关303、第二开关305、第三开关307以及第四开关309的动作是根据图2中的量化信号QS而动作。电阻301、第一电压V1、共同电压VCM以及第二电压V2其中至少其一为可调式，且第一电压V1与共同电压VCM、第二电压V2与共同电压VCM分别构成了单一位可调整数字/模拟转换器205的参考电压。藉由控制第一开关303、第二开关305、第三开关307以及第四开关309的动作以及电阻301、第一电压V1、共同电压VCM以及第二电压V2的值，可依需求产生反馈信号FES至反馈路径上。
须注意的是，在图3所示的实施例中，更以单位电压增益放大器311、313以及315(增益为1)耦接于第一开关303、第二开关305、第三开关307、第四开关309与第一电压V1、共同电压VCM以及第二电压V2之间，以作为缓冲器之用。如熟知此项技艺者所知悉，单位电压增益放大器311、313以及315可作为缓冲器之用，以隔离负载和输入信号，并提供高输入和低输出阻抗，藉此提高电路的效能。但并非表示本发明的单一位可调整数字/模拟转换器205必须包含单位增益电压放大器311、313以及315。
此外，在图3所示的实施例中，单一位可调整数字/模拟转换器205的反馈信号FES由两差动输出端输出，因此须有两个组态设定电路300以输出两信号而形成一反馈信号FES，但并非用以限定本发明，若单一位可调整数字/模拟转换器205仅具有一输出端，则可以仅使用一个组态设定电路300。
而在图4所示的实施例中，单一位可调整数字/模拟转换器205包含二个组态设定电路400，而每一组态设定电路400包含：一输出路径401、一电容403、一第一开关405、一第二开关407以及一第三开关409。输出路径401耦接至加法器207，第一开关405耦接至输出路径401以及电容403，
第二开关407耦接至共同电压VCM以及电容403，第三开关409耦接至电容403以及一电压V1(或V2)。其中第一开关405、第二开关407以及第三开关409根据量化信号QS而动作，电容403、共同电压VCM以及电压V1、V2其中，至少其一为可调式，且电压V1与V2的电压值不相同。在此实施例中，电压V1、V2和共同电压VCM亦形成了单一位可调整数字/模拟转换器205的参考电压。
同样的，在图4所示的实施例中，单一位可调整数字/模拟转换器205的反馈信号FES由两差动输出端输出，因此须有两个组态设定电路400以输出两信号而形成反馈信号，且这两个组态设定电路400可互相耦接至对方的电压(V1或V2)或输出路径，但并非用以限定本发明。若单一位可调整数字/模拟转换器205仅具有一输出端，则可以仅使用一组态设定电路400。
在图5所示的实施例中，单一位可调整数字/模拟转换器205包含二个组态设定电路500，而每一组态设定电路500包含一输出路径501、一可调式电流源503(具有电流值I1或I2，且电流值I1与I2不相同)以及一开关505。输出路径501耦接至加法器207，开关505耦接至可调式电流源503以及输出路径501。
同样的，在图5所示的实施例中，单一位可调整数字/模拟转换器205的反馈信号FES由两差动输出端输出，因此须有两个组态设定电路500以输出两信号而形成反馈信号FES，且这两个组态设定电路500可互相耦接至对方的输出路径501，但并非用以限定本发明。若单一位可调整数字/模拟转换器205仅具有一输出端，则可以仅使用一组态设定电路500。
图6示出了对应图2至图5所示的结构的信号调制方法。此方法包含：
步骤601
对一加总信号SS施行滤波动作以产生一滤波后信号FS。
步骤603
对滤波后信号FS施行一量化动作以产生一量化信号QS。
步骤605
提供一单一位可调整数字/模拟转换器，此单一位可调整数字/模拟转换器具有可调整的一组态，用以根据量化信号以及其组态产生一反馈信号FES。
步骤607
加总一输入信号IS以及反馈信号FES以产生加总信号SS。
若此方法对应于图3所示的实施例，则步骤605更包含：提供一电阻、一第一电压、一共同电压以及一第二电压以作为该单一位可调整数字/模拟转换器的一部份；根据量化信号QS输出共同电压、第一电压、第二电压其中之一至电阻；以及利用电阻、第一电压、共同电压以及第二电压产生反馈信号FES；其中，电阻、第一电压、共同电压以及第二电压其中至少其一为可调式。
若此方法对应于图4所示的实施例，则步骤605更包含：提供一电容、一共同电压以及一第一电压(V1或V2)以作为单一位可调整数字/模拟转换器的一部份；以及利用电容、共同电压以及第一电压(V1或V2)根据量化信号QS产生反馈信号FES；且电容，共同电压以及第一电压(V1或V2)其中至少其一为可调式。
若此方法对应于图5所示的实施例，则步骤605更包含：提供一可调式电流源(I1或I2)作为单一位可调整数字/模拟转换器的一部份；以及根据量化信号QS利用可调式电流源产生反馈信号FES。
藉由上述的结构和方法，可视需求调整数字/模拟转换器的结构，这样的机制具有下列的好处：扩展了三角积分调制器的输入信号的动态范围；开关不位在信号路径上，可避免信号失真；因单一位仅有两种可能值，而两点必可构成一直线，因此使用单一位的数字/模拟转换器可省略多位数字/模拟转换器所须的增强线性度算法及其所需的硬件，并避免了可能发生的线性度不够的问题；此类三角积分调制器亦可作为自动增益控制(Auto Gain Control，AGC)使用；单一位的数字/模拟转换器可为连续信号的结构或为非连续信号的结构，增添了电路的运用性。若量化单元耦接于抽样滤波器，这样的机制可维持比特流输出(bits tream output)，有助于简化抽样滤波器的设计。
图7示出了根据本发明的三角积分调制器和现有技术的三角积分调制器的比较图，藉由此图示可更为了解根据本发明的三角积分调制器的优点。在假设量化器为理想的，且不考虑量化噪声的情况下：输出信号Y和输入信号X的关系可以底下恒等式表示：
若Hβ远大于1，则输出信号Y和输入信号X的关系可视为
因此若欲使Y的值较大，则可调整X或β的值。在现有的作法中，即为调整X的值，然而此类的调整机制位于信号路径上，因此会影响信号的线性度。而本发明是调整β的值，其调整机制不位于信号路径上，因此具有不会影响信号的线性度的优点。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (13)
1.一种三角积分调制器，包含：
一回路滤波器，用以对一加总信号施行滤波动作以产生一滤波后信号；
一单一位量化器，耦接至该回路滤波器，用以对该滤波后信号施行一量化动作以产生一量化信号；
一单一位可调整数字/模拟转换器，耦接至该单一位量化器，该单一位可调整数字/模拟转换器具有可调整的一组态，该单一位可调整数字/模拟转换器用以根据该量化信号以及该组态产生一反馈信号；以及
一加法器，耦接至该回路滤波器以及该单一位可调整数字/模拟转换器，用以加总一输入信号以及该反馈信号以产生该加总信号。
2.如权利要求1所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：
一电阻；
一第一开关，耦接于该电阻；
一第二开关，耦接于该第一开关以及一第一电压；
一第三开关，耦接于该第一开关以及一共同电压；以及
一第四开关，耦接于该电阻以及一第二电压；
其中，该第一开关、该第二开关、该第三开关以及该第四开关的动作是根据该量化信号而动作，且该电阻、该第一电压、该共同电压以及该第二电压其中至少其一为可调式。
3.如权利要求2所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器的该反馈信号是由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
4.如权利要求1所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：
一输出路径，耦接至该加法器；
一电容；
一第一开关，耦接至该输出路径以及该电容；
一第二开关，耦接至一共同电压以及该电容；以及
一第三开关，耦接至该电容以及一第一电压；
其中，该第一开关、该第二开关以及该第三开关的动作是根据该量化信号而动作，且该电容，该共同电压以及该第一电压其中至少其一为可调式。
5.如权利要求4所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器的该反馈信号是由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
6.如权利要求5所述的三角积分调制器，其中，该第二组态设定电路的该第三开关耦接该第二组态设定电路的该电容至一第二电压，且该第一电压值与该第二电压值相异。
7.如权利要求1所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器包含一第一组态设定电路，该第一组态设定电路包含：
一输出路径，耦接至该加法器；
一可调式电流源；以及
一开关，耦接至该可调式电流源以及该输出路径，根据该量化信号而动作。
8.如权利要求7所述的三角积分调制器，其中，该单一位可调整数字/模拟转换器的该反馈信号由两差动输出端输出，且该单一位可调整数字/模拟转换器包含一第二组态设定电路，该第一组态设定电路与该第二组态设定电路分别耦接至该两差动输出端，且该第一组态设定电路与该第二组态设定电路具有相同的元件及结构。
9.如权利要求8所述的三角积分调制器，其中，该第二组态设定电路的该可调式电流源与该第一组态设定电路的该可调式电流源具有不同的电流值。
10.一种信号调制方法，包含：
(a)对一加总信号施行滤波动作以产生一滤波后信号；
(b)对该滤波后信号施行一量化动作以产生一量化信号；
(c)提供一单一位可调整数字/模拟转换器，该单一位可调整数字/模拟转换器具有可调整的一组态，用以根据该量化信号以及该组态产生一反馈信号；以及
(d)加总一输入信号以及该反馈信号以产生该加总信号。
11.如权利要求10所述的信号调制方法，其中，该(c)步骤包含：
提供一电阻、一第一电压、一共同电压以及一第二电压以作为该单一位可调整数字/模拟转换器的一部份；
根据该量化信号输出该共同电压、该第一电压、该第二电压其中之一至该电阻；以及
利用该电阻、该第一电压、该共同电压以及该第二电压产生该反馈信号；
其中，该电阻、该第一电压、该共同电压以及该第二电压其中至少其一为可调式。
12.如权利要求10所述的信号调制方法，其中该(c)步骤包含：
提供一电容、一共同电压以及一第一电压以作为该单一位可调整数字/模拟转换器的一部份；以及
利用该电容、该共同电压以及该第一电压且根据该量化信号产生该反馈信号；
且该电容，该共同电压以及该第一电压其中至少其一为可调式。
13.如权利要求10所述的信号调制方法，其中该(c)步骤包含：
提供一可调式电流源作为该单一位可调整数字/模拟转换器的一部分；以及
利用该可调式电流源且根据该量化信号产生该反馈信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101409400A CN101364807B (zh) | 2007-08-10 | 2007-08-10 | 三角积分调制器及其相关方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101409400A CN101364807B (zh) | 2007-08-10 | 2007-08-10 | 三角积分调制器及其相关方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101364807A CN101364807A (zh) | 2009-02-11 |
| CN101364807B true CN101364807B (zh) | 2011-08-24 |
Family
ID=40391007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101409400A Expired - Fee Related CN101364807B (zh) | 2007-08-10 | 2007-08-10 | 三角积分调制器及其相关方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101364807B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102098056B (zh) * | 2009-12-11 | 2013-10-30 | 财团法人工业技术研究院 | 三角积分调变器及脉宽调变追踪量化器 |
| CN103248366B (zh) * | 2013-05-04 | 2016-01-13 | 徐州柏瑞高新技术科技有限公司 | 一种渗漏式差分累积模拟数字调制转换器 |
| US9831892B1 (en) * | 2016-07-12 | 2017-11-28 | Mediatek Inc. | Noise reduction circuit and associated delta-sigma modulator |
| CN110943742B (zh) * | 2018-09-21 | 2023-03-24 | 瑞昱半导体股份有限公司 | 三角积分调变器的校正方法与校正电路 |
| CN111106835B (zh) * | 2018-10-25 | 2023-03-24 | 瑞昱半导体股份有限公司 | 三角积分调变器的校正方法与校正电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005002059A1 (en) * | 2003-06-27 | 2005-01-06 | Koninklijke Philips Electronics N.V. | An analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter |
| EP1116332B1 (en) * | 1999-07-28 | 2006-01-25 | Koninklijke Philips Electronics N.V. | Variable order sigma - delta modulator |
| CN101005286A (zh) * | 2005-10-21 | 2007-07-25 | 瑞昱半导体股份有限公司 | 以低通滤波器为基础的三角积分调制器 |
-
2007
- 2007-08-10 CN CN2007101409400A patent/CN101364807B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1116332B1 (en) * | 1999-07-28 | 2006-01-25 | Koninklijke Philips Electronics N.V. | Variable order sigma - delta modulator |
| WO2005002059A1 (en) * | 2003-06-27 | 2005-01-06 | Koninklijke Philips Electronics N.V. | An analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter |
| CN101005286A (zh) * | 2005-10-21 | 2007-07-25 | 瑞昱半导体股份有限公司 | 以低通滤波器为基础的三角积分调制器 |
Non-Patent Citations (1)
| Title |
|---|
| WO 2005002059 A1,全文. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101364807A (zh) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245344A (en) | High order switched-capacitor filter with dac input | |
| US8305246B2 (en) | Amplifier with digital input and digital PWM control loop | |
| US7460046B2 (en) | Sigma-delta modulators | |
| US10056915B2 (en) | Digital-to-analog converter | |
| CA2253747C (en) | Switched current delta-sigma modulator | |
| CN101364807B (zh) | 三角积分调制器及其相关方法 | |
| US8384573B2 (en) | Low-power digital-to-analog converter | |
| JP5214820B2 (ja) | 補聴器用入力変換器および信号変換方法 | |
| US20130214951A1 (en) | Sigma-delta modulators with excess loop delay compensation | |
| US6067036A (en) | Device for digital-analog conversion with high linearity | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| US20070171109A1 (en) | Continuous-time delta-sigma analog digital converter | |
| US11152950B2 (en) | Analog-to-digital conversion device comprising two cascaded noise-shaping successive approximation register analog-to-digital conversion stages, and related electronic sensor | |
| US6697001B1 (en) | Continuous-time sigma-delta modulator with discrete time common-mode feedback | |
| EP0642221B1 (en) | Output filter for over-sampling digital-to-analog converter | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| US10523234B2 (en) | Signal processing arrangement, sensor arrangement and signal processing method | |
| US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
| US7230559B2 (en) | Quantizer in a multilevel sigma-delta analogue/digital converter | |
| CN110622424B (zh) | sigma-delta调制器中使用的多电平电容式数模转换器 | |
| US7696914B2 (en) | Sigma delta modulator and related method thereof | |
| KR100766073B1 (ko) | 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
| Kumar et al. | A 2-Channel ADC using a delta-sigma modulator without reset & a modulated-sinc-sum filter | |
| US20050057383A1 (en) | Sigma-delta modulator using a passive filter | |
| US10566993B2 (en) | Delta-sigma modulator and delta-sigma converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200415 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MEDIATEK Inc. Address before: Hsinchu County, Taiwan, China Patentee before: MSTAR SEMICONDUCTOR Inc. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110824 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |