CN101359904A - 一种防止恒复位的多路互隔离复位电路 - Google Patents
一种防止恒复位的多路互隔离复位电路 Download PDFInfo
- Publication number
- CN101359904A CN101359904A CNA2008101172230A CN200810117223A CN101359904A CN 101359904 A CN101359904 A CN 101359904A CN A2008101172230 A CNA2008101172230 A CN A2008101172230A CN 200810117223 A CN200810117223 A CN 200810117223A CN 101359904 A CN101359904 A CN 101359904A
- Authority
- CN
- China
- Prior art keywords
- inverter
- reset
- circuit
- signal
- external reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种防止恒复位的多路互隔离复位电路,该复位电路联接在上位机与下位机之间,用于对下位机进行***复位;该复位电路由上电复位支路、第一外部复位支路、第二外部复位支路和三输入与门组成;上电复位支路由RC电路、A反相器、B反相器构成,第一外部复位支路由A负脉冲敏感电路、C反相器构成,第二外部复位支路由B负脉冲敏感电路、D反相器构成。三输入与门对接收的***上电复位信号A0、第一外部复位支路输出信号A1、第二外部复位支路输出信号A2进行与运算处理后输出低电平有效特性的复位信号f3给下位电路。多路外部复位信号通过本发明设计的复位电路能够独立的实现下位机***的复位,且当其中某路外部复位信号发生恒复位后,仍能保证下位机***正常复位。
Description
技术领域
本发明是涉及一种复位电路,更特别地说,是指一种能够对多路复位信号进行处理的一种防止恒复位的多路互隔离复位电路。
背景技术
在数字应用***中,由于干扰的因素或硬件设备的故障,常常会出现程序“跑飞”或“死机”现象,使***不能正常工作。为了解决这个问题,一般在数字***中采用外部复位(如看门狗)手段。
实际应用中多采用集成的监控复位芯片来监控数字***的电源并完成复位,这种监控复位芯片一般只能确保数字***供电的干扰不产生数字***误复位。另一种是通过看门狗电路控制上电复位电路的串联控制方式引入外部复位。当看门狗出现恒复位时,将导致数字***恒复位而不能正常工作。
在航天器领域和部分民用领域当中,由于某些涉及重要组件的数字***重新上电次数受到严格限制,所以除了需要在数字***具备上电复位信号以外,还要在数字***外部引入复位控制信号,从而使数字***在不断电的前提下进行复位。另一方面,为增加数字***的可靠性,外部复位信号通常会有一路以上。而对于一些只有一个复位管脚的数字***来说,上电复位信号与来自外部的复位信号将共用一个复位管脚。至此,除要求上电复位之外,还要求来自外部的各路复位信号之间不互相干扰的使数字***复位,同时当某一路外部复位信号出现恒复位时,不会导致数字***出现恒复位,且不影响其它各路复位信号的正常复位。
发明内容
本发明的目的是提供一种防止恒复位的多路互隔离复位电路,该复位电路由上电复位支路、第一外部复位支路、第二外部复位支路和三输入与门组成,是在原有上电复位电路的基础上扩展了能够防止多路外部输入信号的恒复位,并且具有隔离功能的复位支路。多路外部复位信号通过本发明的复位电路能够独立的实现下位机***的复位,多路外部复位信号之间具有相互隔离作用,且当某一路外部复位信号发生恒复位后,仍能保证下位机***的正常复位。
本发明是一种防止恒复位的多路互隔离复位电路,该复位电路联接在上位机***与下位机***之间,用于对下位机***进行***复位;该复位电路由上电复位支路、第一外部复位支路、第二外部复位支路和三输入与门组成;
所述上电复位支路由RC电路、A反相器、B反相器构成,RC电路输出的原始复位信号V1经A反相器进行反相处理后输出具有高电平特性的第一次反相信号V2,第一次反相信号V2经B反相器进行处理后输出具有低电平特性的***上电复位信号A0给三输入与门;
所述第一外部复位支路接收上位机***输出的第一路外部复位信号f1,第一路外部复位信号f1经A负脉冲敏感电路对隔直电容进行充放电后输出A路敏感信号V3,A路敏感信号V3经C反相器进行反相处理后输出具有低电平特性的第一外部复位支路输出信号A1给三输入与门;
所述第二外部复位支路接收上位机***输出的第二路外部复位信号f2,第二路外部复位信号f2经B负脉冲敏感电路对隔直电容进行充放电后输出B路敏感信号V4,B路敏感信号V4经D反相器进行反相处理后输出具有低电平特性的第二外部复位支路输出信号A2给三输入与门;
所述三输入与门对接收的***上电复位信号A0、第一外部复位支路输出信号A1、第二外部复位支路输出信号A2进行与运算处理后输出具有低电平有效特性的复位信号f3给下位机***。
本发明防止恒复位的多路互隔离复位电路的特点是:(1)该电路能够对第一外部复位支路、第二外部复位支路输入信号之间起到很好的隔离作用,使得第一外部复位支路、第二外部复位支路相互间不会产生干扰,保证下位机***更可靠。(2)第一外部复位支路和第二外部复位支路在外部输入信号恒为低电平时,具有抗恒复位能力,有效地保证了下位机***的正常工作。(3)复位电路设计简单,采用模拟电路搭建,涉及的主要器件只有四个施密特触发器SN74AHCT1G14、一个三输入与门SN54ALS11A、四个二极管2CK84F和五个电阻、三个电容;(4)易于扩展以适应多路外部信号的需求。(5)上电复位可靠性高,若电源电压恰好处于复位极限附近,也不会因电源电压上升非常缓慢或电源上存在噪声而产生复位电路被反复触发翻转导致下位机***无法正常复位。
附图说明
图1是本发明防止恒复位的多路互隔离复位电路的原理框图。
图2是本发明防止恒复位的多路互隔离复位电路的电路原理图。
具体实施方式
下面结合附图对本发明做进一步的详细说明。
在图1中,本发明是一种防止恒复位的多路互隔离复位电路由上电复位支路、第一外部复位支路、第二外部复位支路和三输入与门组成;
所述上电复位支路由RC电路、A反相器、B反相器构成,RC电路输出的原始复位信号V1经A反相器进行反相处理后输出具有高电平特性的第一次反相信号V2,第一次反相信号V2经B反相器进行处理后输出具有低电平特性的***上电复位信号A0给三输入与门;
所述第一外部复位支路由A负脉冲敏感电路、C反相器构成,第一外部复位支路接收上位电路输出的第一路外部复位信号f1,第一路外部复位信号f1经A负脉冲敏感电路对隔直电容进行充放电后输出A路敏感信号V3,A路敏感信号V3经C反相器进行反相处理后输出具有低电平特性的第一外部复位支路输出信号A1给三输入与门;
所述第二外部复位支路由B负脉冲敏感电路、D反相器构成,所述第二外部复位支路接收上位电路输出的第二路外部复位信号f2,第二路外部复位信号f2经B负脉冲敏感电路对隔直电容进行充放电后输出B路敏感信号V4,B路敏感信号V4经D反相器进行反相处理后输出具有低电平特性的第二外部复位支路输出信号A2给三输入与门;
所述三输入与门对接收的***上电复位信号A0、第一外部复位支路输出信号A4、第二外部复位支路输出信号A2进行与运算处理后输出低电平有效特性的复位信号f3给下位电路。
在本发明中,上位机***可以是PC机+DSP处理器和/或FPGA处理器或单片机+ARM等组成的复位控制***和看门狗电路。
在本发明中,下位机***可以是DSP处理器和/或FPGA处理器或单片机+ARM等嵌入式芯片构成的***。
在图2中,第一电阻R1与第一电容C1串联构成的RC电路。
在图2中,第一隔离二极管D1、第二上拉电阻R2、第二隔直电容C2、第四下拉电阻R4、第三保护二极管D3组成A负脉冲敏感电路。第一隔离二极管D1的1端接上位机***输出的第一路外部复位信号f1,第一隔离二极管D1的2端与+5V电源(该+5V电源可以由下位机***提供)之间接有第二上拉电阻R2,第一隔离二极管D1的2端与第二隔直电容C2的1端联接;第二隔直电容C2的2端与模拟地之间接有第四下拉电阻R4,第二隔直电容C2的2端与C反相器U3的2端联接;第三保护二极管D3联接在模拟地与C反相器U3的2端上;第三保护二极管D3能够起到限幅保护作用,使C反相器U3的输入峰值不低于第三保护二极管D3的正向导通压降,起到保护C反相器U3的正常工作。
在图2中,第二隔离二极管D2、第三上拉电阻R3、第三隔直电容C3、第五下拉电阻R5、第四保护二极管D4组成B负脉冲敏感电路。第二隔离二极管D2的1端接上位机***输出的第二路外部复位信号f2,第二隔离二极管D2的2端与+5V电源(该+5V电源可以由下位机***提供)之间接有第三上拉电阻R3,第二隔离二极管D2的2端与第三隔直电容C3的1端联接;第三隔直电容C3的2端与模拟地之间接有第五下拉电阻R5,第三隔直电容C3的2端与D反相器U4的2端联接;第四保护二极管D4联接在模拟地与D反相器U4的2端上;第四保护二极管D4能够起到限幅保护作用,使D反相器U4的输入峰值不低于第四保护二极管D4的正向导通压降,起到保护D反相器U4的正常工作。
在本发明中,A反相器U1、B反相器U2、C反相器U3和D反相器U4选取SN74AHCT1G14型号的施密特触发器。三输入与门U5选取SN54ALS11A型号的与门芯片。四个二极管D1、D2、D3和D4选取2CK84F型号二极管。
本发明防止恒复位的多路互隔离复位电路各端子连接为:
一、上电复位支路的各端子连接为:A反相器U1的2端与+5V电源(该+5V电源可以由下位机***提供)之间接有第一电阻R1,A反相器U1的2端与模拟地之间接有第一电容C1;A反相器U1的3端接模拟地,A反相器U1的5端接+5V电源(该+5V电源可以由下位机***提供),A反相器U1的4端与B反相器U2的2端联接(用于将具有高电平特性的第一次反相信号V2输出给B反相器U2);
B反相器U2的3端接模拟地,B反相器U2的5端接+5V电源(该+5V电源可以由下位机***提供),B反相器U2的4端与三输入与门U5的2端联接(用于将***上电复位信号A0输出给三输入与门U5)。
二、第一外部复位支路的各端子连接为:A负脉冲敏感电路中的第一隔离二极管D1的1端接上位机***输出的第一路外部复位信号f1,第一隔离二极管D1的2端与+5V电源(该+5V电源可以由下位机***提供)之间接有第二上拉电阻R2,第一隔离二极管D1的2端与第二隔直电容C2的1端联接;第二隔直电容C2的2端与模拟地之间接有第四下拉电阻R4,第二隔直电容C2的2端与C反相器U3的2端联接;第三保护二极管D3联接在模拟地与C反相器U3的2端上;C反相器U3的3端接模拟地,C反相器U3的5端接+5V电源(该+5V电源可以由下位机***提供);C反相器U3的4端与三输入与门U5的3端联接(用于将具有低电平特性的第一外部复位支路输出信号A1输出给三输入与门U5)。
三、第二外部复位支路的各端子连接为:B负脉冲敏感电路中的第二隔离二极管D2的1端接上位机***输出的第二路外部复位信号f2,第二隔离二极管D2的2端与+5V电源(该+5V电源可以由下位机***提供)之间接有第三上拉电阻R3,第二隔离二极管D2的2端与第三隔直电容C3的1端联接;第三隔直电容C3的2端与模拟地之间接有第五下拉电阻R5,第三隔直电容C3的2端与D反相器U4的2端联接;第四保护二极管D4联接在模拟地与D反相器U4的2端上;第四保护二极管D4联接在模拟地与D反相器U4的2端上;D反相器U4的3端接模拟地,D反相器U4的5端接+5V电源(该+5V电源可以由下位机***提供);D反相器U4的4端与三输入与门U5的19端联接(用于将具有低电平特性的第二外部复位支路输出信号A2输出给三输入与门U5)。
四、三输入与门U5的各端连接为:三输入与门U5的2端与B反相器U2的4端联接,三输入与门3端与C反相器U3的4端连接,三输入与门U5的19端与D反相器U4的4端联接,三输入与门U5的18端输出具有低电平有效特性的复位信号f3。该低电平有效特性的复位信号f3用于对下位机***实现复位。
本发明的防止恒复位的多路互隔离复位电路,上电复位支路的复位时间常数T0与第一外部复位支路的复位时间常数T1、第二外部复位支路的复位时间常数T2是不同的,即T0≠T1,T0≠T2,且T1=T2。上电复位支路的复位时间常数T0大于等于10倍第一外部复位支路的复位时间常数T1(T0≥10T1),或者大于等于10倍的第二外部复位支路的复位时间常数T2(T0≥10T2)。所以第一外部复位支路和/或第二外部复位支路比上电复位支路先达到稳态。
在本发明中,上电复位机制分析如下:
当***上电时,上电复位支路中+5V电源通过第一电阻R1给第一电容C1充电。由于第一电容C1两端电压的初始状态为零,A反相器U1的2端输入为低电平,经过A反相器U1和B反相器U2后,仍为低电平,上电复位支路输出为低电平;随着第一电容C1继续充电,第一电容C1与第一电阻R1之间的电压逐渐增高,当超过A反相器U1正向阈值(1V~2V)时,A反相器U1的输出由高变低,经B反相器U2后由低变高,此后由于第一电容C1充电完毕,第一电容C1与第一电阻R1之间的电平不会低于A反相器U1的反向阈值(0.55V~1.55V),由此,上电复位支路达到稳态。
在第一外部复位支路不复位状态时,第一路外部复位信号f1为高电平,由于第一隔离二极管D1反接,+5V电源通过第二上拉电阻R2对第二隔直电容C2进行充电,由于第二隔直电容C2两端电压的初始状态为零,C反相器U3的2端输入为低电平,C反相器U3的4端输出高电平,即第一外部复位支路上电时输出为高电平。随着第二隔直电容C2的充电,C反相器U3的2端输入电平逐渐升高,最后超过C反相器U3的正向域值(为C反相器U3本身的一个属性,一般为1V~2V)而使C反相器U3的输出为低。当第二隔直电容C2充电完毕后,由于第四下拉电阻R4的作用,C反相器U3的2端最终被拉回低电平,所以C反相器U3输出又再次回到高电平。由此,第一外部复位支路达到稳态。
第二外部复位支路与第一外部复位支路工作原理一致。但由于第一、第二外部复位支路的时间常数小于上电复位支路,所以第一、第二外部复位支路首先达到稳态,即输出高电平。而此时上电复位支路的输出仍为低电平。经过三输入与门U5的作用后,三输入与门U5的输出为低电平(该低电平为本发明复位电路输出的有效复位信号,则高电平则无效),下位机***处于复位状态,从而完成上电复位。当上电复位支路达到稳态后,三输入与门U5的输入均为高电平,下位机***脱离复位状态。
在本发明中,互隔离的外部复位机制如下:
当上电复位完成后,下位机***在需要进行外部复位时可以采用第一外部复位支路和/或第二外部复位支路进行外部复位。以第一外部复位支路为例,当下位机***需要复位时,上位机***输出的第一路外部复位信号f1为低电平,此时第一隔离二极管D1正向导通,第二上拉电阻R2与第二隔直电容C2间的电平将被拉低,由于此时第二隔直电容C2与第四下拉电阻R4间的电平也为低电平,所以C反相器U3的4端输出高电平。经过复位时间常数T1后复位信号由低电平变为高电平,第一隔离二极管D1截至,导致第二隔直电容C2重新充电,重复第一外部复位支路上电过程,从而C反相器U3的4端将会出现一个脉宽为8ms的方波负脉冲。由于此时第二外部复位支路输出为高电平、上电复位支路输出也为高电平,经三输入与门U5而使下位机***发生复位。
在本发明中,恒复位防止机制如下:
当上电复位完成后,上电复位支路、第一外部复位支路、第二外部复位支路各个支路均处于稳态,即各个支路输出为高电平。以第一外部复位支路为例,第一路外部复位信号f1出现恒复位的情况,仍不会导致下位机发生恒复位。第一路外部复位信号f1发生负跳变时,第一隔离二极管D1正向导通,第二上拉电阻R2与第二隔直电容C2之间的电平将被拉低,由于此时第二隔直电容C2与第四下拉电阻R4之间的电平也为低电平,所以C反相器U3的输出不会发生变化,即仍保持高电平。当第一路外部复位信号f1恒为低电平后,由于第一隔离二极管D1仍正向导通,第二上拉电阻R2与第二隔直电容C2之间的电平仍保持低电平,所以第一外部复位支路的输出仍不会发生任何变化,即仍保持高电平。经三输入与门U5后,三输入与门U5的18端输出复位信号f3不会发生任何改变,即仍为高电平。第二外部复位支路工作原理和第一外部复位支路完全相同,此处不作详细说明。
Claims (8)
1、一种防止恒复位的多路互隔离复位电路,该复位电路联接在上位机与下位机之间,用于对下位机进行***复位,其特征在于:该复位电路由上电复位支路、第一外部复位支路、第二外部复位支路和三输入与门组成;
所述上电复位支路由RC电路、A反相器、B反相器构成,RC电路输出的原始复位信号V1经A反相器进行反相处理后输出具有高电平特性的第一次反相信号V2,第一次反相信号V2经B反相器进行处理后输出具有低电平特性的***上电复位信号A0给三输入与门;
所述第一外部复位支路接收上位电路输出的第一路外部复位信号f1,第一路外部复位信号f1经A负脉冲敏感电路对隔直电容进行充放电后输出A路敏感信号V3,A路敏感信号V3经C反相器进行反相处理后输出具有低电平特性的第一外部复位支路输出信号A1给三输入与门;
所述第二外部复位支路接收上位电路输出的第二路外部复位信号f2,第二路外部复位信号f2经B负脉冲敏感电路对隔直电容进行充放电后输出B路敏感信号V4,B路敏感信号V4经D反相器进行反相处理后输出具有低电平特性的第二外部复位支路输出信号A2给三输入与门;
所述三输入与门对接收的***上电复位信号A0、第一外部复位支路输出信号A1、第二外部复位支路输出信号A2进行与运算处理后输出低电平有效特性的复位信号f3给下位电路。
2、根据权利要求1所述的防止恒复位的多路互隔离复位电路,其特征在于:上电复位支路的复位时间常数T0与第一外部复位支路的复位时间常数T1、第二外部复位支路的复位时间常数T2是不同的,即T0≠T1,T0≠T2,且T1=T2。
3、根据权利要求2所述的防止恒复位的多路互隔离复位电路,其特征在于:上电复位支路的复位时间常数T0大于等于10倍第一外部复位支路的复位时间常数T1,即T0≥10T1;或者上电复位支路的复位时间常数T0大于等于10倍的第二外部复位支路的复位时间常数T2,即T0≥10T2。
4、根据权利要求1所述的防止恒复位的多路互隔离复位电路,其特征在于:A反相器、B反相器、C反相器和D反相器选取SN74AHCT1G14型号的触发器;三输入与门选取SN54ALS11A型号的与门芯片。
5、根据权利要求1或4所述的防止恒复位的多路互隔离复位电路,其特征在于该复位电路的搭接为:
A反相器U1的2端与+5V电源之间接有第一电阻R1,A反相器U1的2端与模拟地之间接有第一电容C1;A反相器U1的3端接模拟地,A反相器U1的5端接+5V电源,A反相器U1的4端与B反相器U2的2端联接;B反相器U2的3端接模拟地,B反相器U2的5端接+5V电源,B反相器U2的4端与三输入与门U5的2端联接;
第一隔离二极管D1的1端接上位机输出的第一路外部复位信号f1,第一隔离二极管D1的2端与+5V电源之间接有第二上拉电阻R2,第一隔离二极管D1的2端与第二隔直电容C2的1端联接;第二隔直电容C2的2端与模拟地之间接有第四下拉电阻R4,第二隔直电容C2的2端与C反相器U3的2端联接;第三保护二极管D3联接在模拟地与C反相器U3的2端上;C反相器U3的3端接模拟地,C反相器U3的5端接+5V电源;C反相器U3的4端与三输入与门U5的3端联接;
第二隔离二极管D2的1端接上位机输出的第二路外部复位信号f2,第二隔离二极管D2的2端与+5V电源之间接有第三上拉电阻R3,第二隔离二极管D2的2端与第三隔直电容C3的1端联接;第三隔直电容C3的2端与模拟地之间接有第五下拉电阻R5,第三隔直电容C3的2端与D反相器U4的2端联接;第四保护二极管D4联接在模拟地与D反相器U4的2端上;D反相器U4的3端接模拟地,D反相器U4的5端接+5V电源;D反相器U4的4端与三输入与门U5的19端联接;
三输入与门U5的2端与B反相器U2的4端联接,三输入与门3端与C反相器U3的4端连接,三输入与门U5的19端与D反相器U4的4端联接,三输入与门U5的18端输出复位信号。
6、根据权利要求5所述的防止恒复位的多路互隔离复位电路,其特征在于:第一电阻R1与第一电容C1串联构成的RC电路。
7、根据权利要求5所述的防止恒复位的多路互隔离复位电路,其特征在于:第一隔离二极管D1、第二上拉电阻R2、第二隔直电容C2、第四下拉电阻R4、第三保护二极管D3组成A负脉冲敏感电路。
8、根据权利要求5所述的防止恒复位的多路互隔离复位电路,其特征在于:第二隔离二极管D2、第三上拉电阻R3、第三隔直电容C3、第五下拉电阻R5、第四保护二极管D4组成B负脉冲敏感电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101172230A CN101359904B (zh) | 2008-07-25 | 2008-07-25 | 一种防止恒复位的多路互隔离复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101172230A CN101359904B (zh) | 2008-07-25 | 2008-07-25 | 一种防止恒复位的多路互隔离复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101359904A true CN101359904A (zh) | 2009-02-04 |
CN101359904B CN101359904B (zh) | 2010-06-02 |
Family
ID=40332261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101172230A Expired - Fee Related CN101359904B (zh) | 2008-07-25 | 2008-07-25 | 一种防止恒复位的多路互隔离复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101359904B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103944546A (zh) * | 2014-03-28 | 2014-07-23 | 山东华芯半导体有限公司 | 一种避免芯片内部复位信号失效的装置和方法 |
CN104714618A (zh) * | 2013-12-11 | 2015-06-17 | 鸿富锦精密电子(天津)有限公司 | 复位电路 |
CN105406847A (zh) * | 2015-11-27 | 2016-03-16 | 深圳市芯海科技有限公司 | 一种紧凑的低功耗多阀值复位电路 |
CN106708228A (zh) * | 2016-11-11 | 2017-05-24 | 上海雍敏信息科技有限公司 | 一种低电平有效开关复位电路 |
CN109004927A (zh) * | 2018-10-18 | 2018-12-14 | 重庆线易电子科技有限责任公司 | 脉冲信号传输电路及脉冲信号刷新电路 |
CN113296433A (zh) * | 2021-04-28 | 2021-08-24 | 成都秦川物联网科技股份有限公司 | 一种单片机复位方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097608A1 (ja) * | 2003-04-25 | 2004-11-11 | Nec Corporation | リセット回路とディジタル通信装置 |
CN100392560C (zh) * | 2005-09-02 | 2008-06-04 | 中兴通讯股份有限公司 | 多时钟域***复位电路 |
CN1959595A (zh) * | 2005-11-04 | 2007-05-09 | 鸿富锦精密工业(深圳)有限公司 | 计算机***复位电路 |
-
2008
- 2008-07-25 CN CN2008101172230A patent/CN101359904B/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714618A (zh) * | 2013-12-11 | 2015-06-17 | 鸿富锦精密电子(天津)有限公司 | 复位电路 |
CN103944546A (zh) * | 2014-03-28 | 2014-07-23 | 山东华芯半导体有限公司 | 一种避免芯片内部复位信号失效的装置和方法 |
CN105406847A (zh) * | 2015-11-27 | 2016-03-16 | 深圳市芯海科技有限公司 | 一种紧凑的低功耗多阀值复位电路 |
CN106708228A (zh) * | 2016-11-11 | 2017-05-24 | 上海雍敏信息科技有限公司 | 一种低电平有效开关复位电路 |
CN106708228B (zh) * | 2016-11-11 | 2024-05-03 | 深圳市九鼎创展科技有限公司 | 一种低电平有效开关复位电路 |
CN109004927A (zh) * | 2018-10-18 | 2018-12-14 | 重庆线易电子科技有限责任公司 | 脉冲信号传输电路及脉冲信号刷新电路 |
CN109004927B (zh) * | 2018-10-18 | 2024-01-12 | 深圳线易微电子有限公司 | 脉冲信号传输电路及脉冲信号刷新电路 |
CN113296433A (zh) * | 2021-04-28 | 2021-08-24 | 成都秦川物联网科技股份有限公司 | 一种单片机复位方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101359904B (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101359904B (zh) | 一种防止恒复位的多路互隔离复位电路 | |
TW201835741A (zh) | 觸控驅動單元及其驅動方法、觸控驅動電路、觸控裝置 | |
CN207069553U (zh) | 一种实现硬件看门狗及自动延时通断电功能的控制电路 | |
WO2016112744A1 (zh) | 抗闩锁效应微处理器复位电路 | |
CN103036544A (zh) | 一种上电复位电路 | |
CN105468470B (zh) | 一种d触发看门狗mcu监控电路及其使用方法 | |
CN106445057A (zh) | 一种监控电源掉电自动快速放电电路及方法 | |
CN104205650B (zh) | 基于反相器和开关电容器的静噪检测器装置和方法 | |
CN105991003A (zh) | 一种适用于晶闸管的混合触发电路 | |
CN103051325A (zh) | 可防止反灌电的上拉电阻电路 | |
CN108445819A (zh) | 一种抗闩锁效应单片机*** | |
CN108170623A (zh) | 一种usb切换电路及切换*** | |
CN104104058A (zh) | 一种电源管理芯片的温度保护装置和移动终端 | |
CN107703810A (zh) | 自锁电子开关 | |
CN208999992U (zh) | 一种基于安卓***的看门狗保护电路 | |
CN208000466U (zh) | 一种车身控制器中的看门狗电路 | |
TW200933164A (en) | Transient detection circuit and integrated circuit | |
CN202196392U (zh) | 带自动关闭功能的看门狗电路 | |
CN103986320A (zh) | 一种开关电源遥控电路 | |
CN204119195U (zh) | 一种抗干扰复位电路 | |
CN205811972U (zh) | 一种低脉冲产生低电平的电路 | |
CN208188628U (zh) | 一种抗闩锁效应单片机*** | |
CN206096990U (zh) | 单火线取电芯片 | |
CN211699187U (zh) | 蓝牙控制电路以及电气设备 | |
CN206759030U (zh) | 一种新型模拟量采集保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20100725 |