CN101359443A - 平面显示器的显示驱动电路以及栅极控制线驱动方法 - Google Patents

Abstract

本发明提供了一种平面显示器的显示驱动电路以及栅极控制线驱动方法，平面显示器的显示驱动电路包括：数据线、第一像素行，每一像素包含相邻的第一子像素与第二子像素，第一子像素电性耦接于数据线以接收数据线提供的信号，第二子像素电性耦接于第一子像素；第二像素行，与第一像素行相邻且每一像素包括相邻的第三子像素与第四子像素，第三子像素电性耦接于数据线以接收数据线提供的信号，第四子像素电性耦接于第三子像素；第一及第二栅极控制线分别控制第一及第二子像素的电性导通且均不作为控制第三与第四子像素电性导通之用，从而使得采用基板上栅极驱动(GOA)电路成为可能，降低了成本。

Description

平面显示器的显示驱动电路以及栅极控制线驱动方法

技术领域

本发明是有关于平面显示器领域，且特别是有关于一种平面显示器的显示驱动电路及栅极控制线驱动方法，各栅极控制线的驱动信号为单脉冲信号。

背景技术

平面显示器，例如液晶显示器、等离子体显示器等，具有高画质、体积小、重量轻及应用范围广等优点，因此被广泛应用于移动电话、笔记型电脑、桌上型显示器以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管显示器而成为显示器的主流。

参见图3，已知的平面显示器的显示驱动电路30的局部示意图。显示驱动电路30形成在基板40上，包括多个像素行R1～R4、多条栅极控制线G0～G4、多条数据线S0～S3、一条伪(Dummy)数据线Dum以及多个分别设置在像素行R1～R4之首(或尾)的外侧的伪像素33。各个伪像素33设置在栅极控制线G0～G3与伪数据线Dum的各个交叉处且分别包含相邻且电性耦接的两个子像素331及333。多个像素行R1～R4中的每一像素行包括多个像素31，设置在栅极控制线G0～G3与数据线S0～S2的各个交叉处。每一个像素31包含相邻的两个子像素311及313，子像素311电性耦接于数据线S0-S3中之一对应者以接收由该数据线所提供的数据信号，子像素313电性耦接于子像素311以经由子像素311而接收数据线S0-S3中之一对应者所提供的信号。栅极控制线G1～G3中的每一栅极控制线控制像素行中的子像素311与另一相邻像素行中的子像素313的电性导通。

参见图4，其为显示驱动电路30所采用的用于驱动多条栅极控制线G0～G4的各个驱动信号的时序图。结合图3及图4可以得知，由于栅极控制线G1～G3中的每一栅极控制线是控制相邻的两个像素行中相应子像素的电性导通，造成其所需的驱动信号为一多脉冲信号。

然而，目前成本相对较低的基板上栅极驱动(Gate-On-Array，GOA)电路只能产生单脉冲信号，无法产生显示驱动电路30所需的多脉冲信号，因此，前述的显示驱动电路30无法使用基板上栅极驱动电路来取代栅极驱动集成电路(Gate Driver IC)以降低栅极驱动部分的成本。由此看来，栅极驱动电路仍然存在降低成本的可能。

发明内容

本发明的目的就是在提供一种平面显示器的显示驱动电路，其所采用的各栅极控制线的驱动信号为单脉冲信号，从而使得采用基板上栅极驱动(GOA)电路成为可能。

本发明的另一目的是提供一种栅极控制线驱动方法，其驱动各栅极控制线的驱动信号为单脉冲信号，从而使得采用基板上栅极驱动电路来产生驱动信号成为可能。

本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。

为达上述之一或部分或全部目的或是其他目的，本发明的一实施例提出一种平面显示器的显示驱动电路。此显示驱动电路形成在基板上，且其包括数据线、第一像素行、第二像素行、第一栅极控制线及第二栅极控制线。第一像素行包括多个像素且每一像素包含相邻的第一子像素与第二子像素；其中第一子像素电性耦接于数据线以接收由数据线所提供的信号，第二子像素电性耦接于第一子像素以经由第一子像素而接收数据线所提供的信号。第二像素行与第一像素行相邻，第二像素行包括多个像素且每一像素包括相邻的第三子像素与第四子像素；其中第三子像素电性耦接于数据线以接收由数据线所提供的信号，第四子像素电性耦接于第三子像素以经由第三子像素而接收数据线所提供的信号。第一栅极控制线控制第一子像素的电性导通，第二栅极控制线控制第二子像素的电性导通；第一栅极控制线与第二栅极控制线均不作为控制第三与第四子像素电性导通之用。

在本发明的另一实施例中，上述的显示驱动电路还包括第一基板上栅极驱动(GOA)电路及第二基板上栅极驱动电路形成于上述的基板；第一栅极控制线电性耦接至第一基板上栅极驱动电路，第二栅极控制线电性耦接至第二基板上栅极驱动电路。其中，基板可为玻璃基板。

在本发明的另一实施例中，上述的第一像素行与第二像素行中的每一像素行之首或尾的外侧设置有伪像素(Dummy Pixel)，此伪像素包含相邻的第五子像素与第六子像素。

本发明另再一实施例提出一种栅极控制线驱动方法，执行于上述的显示驱动电路，此栅极控制线驱动方法包括步骤：提供第一驱动信号至第二栅极控制线以使第二子像素电性导通，第一驱动信号为单脉冲信号且包含第一脉冲；以及提供第二驱动信号至第一栅极控制线以使第一子像素电性导通，第二驱动信号为单脉冲信号且包含第二脉冲；其中，第一脉冲先于第二脉冲且第一脉冲与第二脉冲存在时间上的部分重叠。

在本发明的一实施例中，上述第一脉冲与第二脉冲的脉冲宽度相等。进一步的，第一脉冲与第二脉冲存在的时间上的部分重叠占据脉冲宽度的一半。

在本发明的一实施例中，上述第一脉冲与第二脉冲存在的时间上的部分重叠占据第一脉冲的脉冲宽度的一半。

在本发明的另一实施例中，上述栅极控制线驱动方法还包括步骤：第二基板上栅极驱动电路产生第一驱动信号；以及第一基板上栅极驱动电路产生第二驱动信号。

本发明实施例提出的平面显示器的显示驱动电路，其各栅极控制线所需的驱动信号可为单脉冲信号，使得采用基板上栅极驱动电路来产生驱动信号成为可能；因此可降低栅极驱动部分的成本。

为让本发明上述的和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为本发明实施例提出的一种显示驱动电路的局部示意图。

图2为图1所示显示驱动电路所采用的用于驱动其各栅极控制线的各个驱动信号的时序图。

图3为已知的一种显示驱动电路的局部示意图。

图4为图3所示显示驱动电路所采用的用于驱动其各栅极控制线的各个驱动信号的时序图。

具体实施方式

参见图1，其为本发明实施例提出的一种显示驱动电路的局部示意图。显示驱动电路10适用于平面显示器，例如液晶显示器、等离子体显示器等。如图1所示，显示驱动电路10形成在基板20上，其包括：多个像素行R1～R4、多条第一栅极控制线G0，G2，G4及G6、多条第二栅极控制线G1，G3，G5及G7、多条数据线S0～S3、一条伪(Dummy)数据线Dum、多个伪像素13以及栅极驱动电路15及16。

其中，基板20可为玻璃基板，栅极驱动电路15及16形成于基板20且分别为一基板上栅极驱动(GOA)电路。多个像素行R1～R4中的每一像素行包括排列成一行的多个像素11。各像素行R1～R4中的多个像素11位于多条第一栅极控制线G0，G2，G4及G6与多条数据线S0～S2的各个交叉处，其同样位于多条第二栅极控制线G1，G3，G5及G7与多个数据线S0～S2的各个交叉处。多条第一栅极控制线G0，G2，G4及G6电性耦接至栅极驱动电路15，多条第二栅极控制线G1，G3，G5及G7电性耦接至栅极驱动电路16。

每一像素11包括第一子像素111及第二子像素113，第一子像素111电性耦接于数据线S0～S3中之一对应者以接收由此数据线所提供的信号，第二子像素113电性耦接于第一子像素111以经由第一子像素111接收此数据线所提供的信号。同一个像素11中的第一子像素111与第二子像素113均分别包含一个薄膜电晶体(图中未标示)、一储存电容(图中未标示)及一像素电容(图中未标示)；第一子像素111的薄膜电晶体的栅极电性耦接于多条第一栅极控制线G0，G2，G4及G6中之一对应者，从而由此第一栅极控制线来控制第一子像素111的电性导通；第二子像素113的薄膜电晶体的栅极电性耦接于多条第二栅极控制线G1，G3，G5及G7中之一对应者，从而由此第二栅极控制线来控制第二子像素113的电性导通。

从图1可以得知，多个像素行R1～R4中的每一像素行由一条第一栅极控制线与一条第二栅极控制线来控制其多个像素11的电性导通，并且控制相邻的两个像素行中之一像素行的多个像素11的电性导通的第一与第二栅极控制线均不作为控制另一像素行多个像素11的电性导通之用。以相邻的像素行R1、R2为例说明如下：像素行R1由第一栅极控制线G0与第二栅极控制线G1来控制其多个像素11的电性导通，像素行R2由第一栅极控制线G2与第二栅极控制线G3来控制其多个像素11的电性导通；第一栅极控制线G0与第二栅极控制线G1均不作为控制像素行R2的多个像素11电性导通之用，同样第一栅极控制线G2与第二栅极控制线G3也不作为控制像素行R1的多个像素11电性导通之用。

请再参考图1，多个伪像素13分别设置在多个像素行R1～R4之首或尾的外侧。每一伪像素13包含相邻的子像素131及133，子像素131电性耦接至伪数据线Dum或数据线S0，子像素133电性耦接至子像素131以与伪数据线Dum或数据线S0相耦接。

请一并参考图2，其为上述显示驱动电路10所采用的用于驱动第一栅极控制线G0，G2，G4，G6与第二栅极控制线G1，G3，G5，G7的各个驱动信号的时序图。下面将结合图1及图2具体描述一种执行于上述显示驱动电路10的栅极控制线驱动方法。由于多个像素行R1～R4中的每一像素行所采用的第一与第二栅极控制线的驱动方法相同，因此下面将仅以像素行R1所采用的第一与第二栅极控制线G0、G1的驱动方法为例来说明本发明实施例提出的栅极控制线驱动方法。此栅极控制线驱动方法包括步骤：

(1)提供一第一驱动信号SP1至第二栅极控制线G1，以使像素行R1中的与第二栅极控制线G1电性耦接的第二子像素113电性导通；其中，第一驱动信号SP1为一单脉冲信号且包含一第一脉冲P1，第一驱动信号SP1由栅极驱动电路16产生。

(2)提供一第二驱动信号SP2至第一栅极控制线G0，以使像素行R1中的与第一栅极控制线G0电性耦接的第一子像素111电性导通；其中，第二驱动信号SP2为一单脉冲信号且包含一第二脉冲P2，第二驱动信号SP2由栅极驱动电路15产生。

从图2可以得知，第一脉冲P1先于第二脉冲P2且第一脉冲P1与第二脉冲P2存在时间上的部分重叠；第一脉冲P1与第二脉冲P2的脉冲宽度相等，第一脉冲P1与第二脉冲P2存在的时间上的部分重叠占据脉冲宽度的一半。当第一脉冲P1与第二脉冲P2的脉冲宽度不等时，可设置第一脉冲P1与第二脉冲P2存在的时间上的部分重叠占据第一脉冲P1的脉冲宽度的一半。

综上所述，本发明实施例提出的显示驱动电路，其各栅极控制线所需的驱动信号可为单脉冲信号，使得采用基板上栅极驱动电路来产生驱动信号成为可能；因此可降低栅极驱动部分的成本。

另外，本发明上述实施例中的栅极驱动电路15及16并不限于基板上栅极驱动(GOA)电路，其也可为栅极驱动集成电路(Gate Driver IC)。

虽然本发明已以较佳实施例揭露如上，但其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许更动与润饰。

Claims (9)

1.一种平面显示器的显示驱动电路，其特征在于，该显示驱动电路形成在一基板上，包括：

一数据线；

一第一像素行，包括多个像素且每一所述像素包含相邻的一第一子像素与一第二子像素，其中所述第一子像素电性耦接于所述数据线以接收由所述数据线所提供的信号，所述第二子像素电性耦接于所述第一子像素以经由所述第一子像素接收所述数据线所提供的信号；

一第二像素行，与所述第一像素行相邻，所述第二像素行包括多个像素且每一所述像素包括相邻的一第三子像素与一第四子像素，其中所述第三子像素电性耦接于所述数据线以接收由所述数据线所提供的信号，所述第四子像素电性耦接于所述第三子像素以经由所述第三子像素接收所述数据线所提供的信号；

一第一栅极控制线，控制所述第一子像素的电性导通；以及

一第二栅极控制线，控制所述第二子像素的电性导通；

其中，所述第一栅极控制线与所述第二栅极控制线均不作为控制所述第三与第四子像素电性导通之用。

2.如权利要求1所述的显示驱动电路，其特征在于，所述显示驱动电路还包括一第一基板上栅极驱动电路及一第二基板上栅极驱动电路形成于所述基板；所述第一栅极控制线电性耦接至所述第一基板上栅极驱动电路，所述第二栅极控制线电性耦接至所述第二基板上栅极驱动电路。

3.如权利要求2所述的显示驱动电路，其特征在于，所述基板为玻璃基板。

4.如权利要求1所述的显示驱动电路，其特征在于，所述第一像素行与所述第二像素行中的每一像素行之首或尾的外侧设置有一伪像素，所述伪像素包含相邻的一第五子像素与一第六子像素。

5.一种栅极控制线驱动方法，执行于一如权利要求1所述的显示驱动电路，其特征在于，该栅极控制线驱动方法包括下列步骤：

提供一第一驱动信号至所述第二栅极控制线以使所述第二子像素电性导通，所述第一驱动信号为一单脉冲信号且包含一第一脉冲；以及

提供一第二驱动信号至所述第一栅极控制线以使所述第一子像素电性导通，所述第二驱动信号为一单脉冲信号且包含一第二脉冲；

其中，所述第一脉冲先于所述第二脉冲，且所述第一脉冲与所述第二脉冲存在时间上的部分重叠。

6.如权利要求5所述的栅极控制线驱动方法，其特征在于，所述第一脉冲与所述第二脉冲的脉冲宽度相等。

7.如权利要求6所述的栅极控制线驱动方法，其特征在于，所述第一脉冲与所述第二脉冲存在的时间上的部分重叠占据所述脉冲宽度的一半。

8.如权利要求5所述的栅极控制线驱动方法，其特征在于，所述第一脉冲与所述第二脉冲存在的时间上的部分重叠占据所述第一脉冲的脉冲宽度的一半。

9.如权利要求5所述的栅极控制线驱动方法，其特征在于，所述显示驱动电路还包括一第一基板上栅极驱动电路与一第二基板上栅极驱动电路形成于所述基板，且还包括下列步骤：

所述第二基板上栅极驱动电路产生所述第一驱动信号；以及

所述第一基板上栅极驱动电路产生所述第二驱动信号。

Images