CN101350331B - 显示装置的制造方法 - Google Patents

显示装置的制造方法 Download PDF

Info

Publication number
CN101350331B
CN101350331B CN2008101316364A CN200810131636A CN101350331B CN 101350331 B CN101350331 B CN 101350331B CN 2008101316364 A CN2008101316364 A CN 2008101316364A CN 200810131636 A CN200810131636 A CN 200810131636A CN 101350331 B CN101350331 B CN 101350331B
Authority
CN
China
Prior art keywords
film
electrode
semiconductor film
display unit
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101316364A
Other languages
English (en)
Other versions
CN101350331A (zh
Inventor
宫入秀和
神保安弘
根井孝征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101350331A publication Critical patent/CN101350331A/zh
Application granted granted Critical
Publication of CN101350331B publication Critical patent/CN101350331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供一种高生产率地制造具有电特性优良且可靠性高的薄膜晶体管的显示装置的方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成微晶半导体膜，并从微晶半导体膜的表面照射激光束，以改善微晶半导体膜的结晶性。然后，通过使用改善了结晶性的微晶半导体膜，形成薄膜晶体管。另外，制造具有该薄膜晶体管的显示装置。

Description

显示装置的制造方法
技术领域
本发明涉及至少在其像素部中使用薄膜晶体管的显示装置的制造方法。
背景技术
近年来，通过将在具有绝缘表面的衬底上形成的半导体薄膜(厚度大约为几nm至几百nm)用于沟道形成区域从而形成薄膜晶体管的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为图像显示装置的开关组件，正在积极地进行研究开发。
现在，使用将非晶半导体膜构用于沟道形成区域的薄膜晶体管、或将多晶半导体膜用于沟道形成区域的薄膜晶体管等作为图像显示装置的开关组件。作为多晶半导体膜的形成方法，已知通过使用光学***将脉冲振荡受激准分子激光束加工为线形、并通过使用线形光束对非晶硅膜进行扫描及照射，以实现结晶化的技术。
另外，使用将微晶半导体膜用于沟道形成区域的薄膜晶体管作为图像显示装置的开关组件(参照专利文献1及2)。
另外，作为现有的薄膜晶体管的制造方法，已知如下方法：在栅极绝缘膜上形成非晶硅膜，然后在其上形成金属膜并对该金属膜照射二极管激光，以将非晶硅膜改变为微晶硅膜。在上述方法中，形成在非晶硅膜上的金属膜是用来将二极管激光的光能转换成热能的膜，该膜之后应该被去除，以完成薄膜晶体管。就是说，非晶硅膜只因来自金属膜的传导加热而被加热，以形成微晶硅膜。
专利文献1：日本专利特开平4-242724号公报
专利文献2：日本专利特开2005-49832号公报
非专利文献1：Toshiaki Arai等，SID 07 DIGEST，2007，p.1370-1373
将多晶半导体膜用于沟道形成区域的薄膜晶体管具有如下优点：与将非晶半导体膜用于沟道形成区域的薄膜晶体管相比，其迁移率高2位数以上；可以在同一个衬底上一体形成半导体显示装置的像素部和***驱动电路。然而，有如下问题：与将非晶半导体膜用于沟道形成区域时相比，其制造步骤由于半导体膜的结晶化步骤而被复杂化，这导致成品率的降低及成本的上升。
另外，还有如下问题：在将微晶半导体膜用于沟道形成区域的反交错型薄膜晶体管中，栅极绝缘膜及微晶半导体膜的界面区域中的结晶性低，因此薄膜晶体管的电特性不良好。
发明内容
鉴于上述问题，本发明的目的在于提供一种高生产率地制造具有电特性优良且可靠性高的薄膜晶体管的显示装置的方法。
在栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成微晶半导体膜，并从微晶半导体膜的表面照射激光束，以改善微晶半导体膜的结晶性。然后，通过将改善了结晶性的微晶半导体膜用于沟道形成区域，形成薄膜晶体管。
另外，在改善了结晶性的微晶半导体膜上形成缓冲层，并在缓冲层上形成源区及漏区、源极布线及漏极布线，以形成薄膜晶体管。
通过对微晶半导体膜照射激光束，可以改善栅极绝缘膜和微晶半导体膜的界面中的结晶性，从而可以形成其沟道形成区域由微晶半导体膜构成的底栅型晶体管，并可以提高薄膜晶体管的电特性。
缓冲层形成在改善了结晶性的微晶半导体膜和源区及漏区之间。微晶半导体膜用作沟道形成区域。另外，缓冲层防止微晶半导体膜的氧化，并用作高电阻区域。由于在微晶半导体膜和源区及漏区之间形成有缓冲层，所以迁移率高，泄漏电流少，并且耐压性高。
作为缓冲层，可以举出非晶半导体膜。再者，优选是包含氮、氢、或卤素的任一种以上的非晶半导体膜。当非晶半导体膜包含氮、氢、或卤素的任一种时，可以抑制包含在微晶半导体膜中的晶粒被氧化。
缓冲层可以通过等离子体CVD法、溅射法等而形成。另外，在形成非晶半导体膜之后，可以通过利用氮等离子体、氢等离子体、或卤素等离子体对非晶半导体膜的表面进行处理，以使非晶半导体膜的表面氮化、氢化、或卤素化。
通过在微晶半导体膜的表面上设置缓冲层，可以抑制包含在微晶半导体膜中的晶粒被氧化。因此，可以抑制薄膜晶体管的电特性的退化。
另外，通过将微晶半导体膜用于沟道形成区域制造薄膜晶体管(TFT)，而且将该薄膜晶体管用于像素部及驱动电路来制造显示装置。将微晶半导体膜用于沟道形成区域的薄膜晶体管的迁移率为1cm2/V·sec至20cm2/V·sec，该迁移率是将非晶半导体膜用于沟道形成区域的薄膜晶体管的2至20倍，因此可以在与像素部相同的衬底上一体形成驱动电路的一部分或整体，来形成***化面板(system-on-panel)。
作为显示装置，包括发光装置或液晶显示装置。发光装置包括发光组件，而液晶显示装置包括液晶组件。发光组件包括由电流或电压控制亮度的组件在内，具体地说，包括无机EL(Electro Luminescence，即电致发光)、有机EL等。
另外，显示装置包括显示组件被密封了的面板、以及在该面板上安装有包括控制器的IC等的模块。再者，本发明涉及相当于在制造上述显示装置的过程中完成显示组件之前的一个方式的组件衬底，该组件衬底在多个像素中分别具备将电流提供给显示组件的单元。具体地说，组件衬底既可是只形成有显示组件的像素电极的状态，又可是在形成用作像素电极的导电膜之后且在通过蚀刻形成像素电极之前的状态，无论是任何状态都可以。
在本说明书中，显示装置指的是图像显示装置、发光装置、或光源(包括照明装置)。另外，安装有连接器如FPC(柔性印刷电路)、TAB(卷带式自动接合)带或TCP(带式载体封装)的模块、将印刷线路板设置在TAB带或TCP端部上的模块、或通过使用COG(玻璃上芯片)方式将IC(集成电路)直接安装在显示组件上的模块都包括在显示装置中。
根据本发明，可以高生产率地制造具有电特性优良且可靠性高的薄膜晶体管的显示装置。
附图说明
图1A至1C是说明本发明的显示装置的制造方法的剖视图；
图2A至2C是说明本发明的显示装置的制造方法的剖视图；
图3A至3C是说明本发明的显示装置的制造方法的剖视图；
图4A至4C是说明本发明的显示装置的制造方法的俯视图；
图5A至5C是说明本发明的显示装置的制造方法的剖视图；
图6A至6C是说明本发明的显示装置的制造方法的剖视图；
图7A和7B是说明本发明的发光装置的制造方法的剖视图；
图8A至8D是说明本发明的显示装置的制造方法的俯视图；
图9A和9B是说明本发明的显示装置的制造方法的剖视图；
图10A至10C是说明本发明的显示装置的制造方法的剖视图；
图11A和11B是说明本发明的显示装置的制造方法的剖视图；
图12A至12C是说明本发明的显示装置的制造方法的俯视图；
图13A至13C是说明本发明的显示装置的制造方法的剖视图；
图14A至14C是说明本发明的显示装置的制造方法的剖视图；
图15是说明本发明的发光装置的制造方法的剖视图；
图16A至16D是说明本发明的显示装置的制造方法的俯视图；
图17是说明本发明的显示装置的制造方法的剖视图；
图18A至18C是说明本发明的显示装置的制造方法的剖视图；
图19是说明本发明的发光装置的制造方法的剖视图；
图20是说明可适用于本发明的半导体制造设备的俯视图；
图21A和21B是说明可适用于本发明的光学***的图；
图22A至22D是说明可适用于本发明的多灰度掩模的图；
图23是说明本发明的液晶显示装置的图；
图24是说明本发明的液晶显示装置的图；
图25是说明本发明的液晶显示装置的图；
图26是说明本发明的液晶显示装置的图；
图27是说明本发明的液晶显示装置的图；
图28是说明本发明的液晶显示装置的图；
图29是说明本发明的液晶显示装置的图；
图30是说明本发明的液晶显示装置的图；
图31是说明本发明的液晶显示装置的图；
图32是说明本发明的液晶显示装置的图；
图33是说明本发明的液晶显示装置的图；
图34是说明本发明的液晶显示装置的图；
图35是说明本发明的液晶显示装置的图；
图36是说明本发明的液晶显示装置的图；
图37A和37B是说明本发明的发光装置的制造方法的剖视图；
图38A至38C是说明可适用于本发明的发光装置的像素的剖视图；
图39A至39C是说明本发明的显示面板的立体图；
图40A至40D是说明使用本发明的发光装置的电子设备的立体图；
图41是说明使用本发明的发光装置的电子设备的图；
图42是说明本发明的显示装置的结构的框图；
图43是说明本发明的显示装置的驱动电路的结构的等效电路图；
图44是说明本发明的显示装置的驱动电路的结构的等效电路图；
图45是说明本发明的显示装置的驱动电路的布局的俯视图；
图46A和46B是说明本发明的液晶显示面板的俯视图及剖视图；
图47A和47B是说明本发明的发光显示面板的俯视图及剖视图；
图48示出通过以SEM测量根据实施例1的微晶半导体膜而得到的结果；
图49A和49B示出通过以拉曼光谱法测量根据实施例1的微晶半导体膜而得到的结果；
图50示出通过以DFM测量根据实施例1的微晶半导体膜而得到的结果；
图51示出通过以拉曼光谱法测量根据实施例2的微晶半导体膜而得到的结果；
图52示出根据实施例3的薄膜晶体管的电特性。
具体实施方式
下面，参照附图说明本发明的实施方式。此外，本发明可以以多种不同的方式实施，本领域的技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1A至图19说明用于显示装置的薄膜晶体管的制造步骤。图1A至图3C、图5A至图7B、图9A至图11B、图13A至图15、以及图17至图19是示出薄膜晶体管的制造步骤的剖视图，而图4A至4C、图8A至8D、图12A至12C及图16A至16D是一个像素中的薄膜晶体管及像素电极的连接区域的俯视图。
关于具有微晶半导体膜的薄膜晶体管，n型薄膜晶体管具有比p型薄膜晶体管高的迁移率，因此更适合用于驱动电路。优选地是，在同一衬底上形成同一极性的薄膜晶体管，以减少制造步骤。这里，使用n沟道型薄膜晶体管进行说明。
如图1A所示，在衬底50上形成栅电极51。衬底50可以使用通过利用熔融法或浮法而制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用能够承受本制造步骤中的处理温度的耐热塑料衬底、等等。此外，还可以使用在不锈钢合金等金属衬底表面上设置有绝缘膜的衬底。当衬底50为母玻璃时，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、***(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)、等等。
栅电极51通过使用钛、钼、铬、钽、钨、铝、铜等的金属材料或其合金材料(铝-钕合金、铝-硒合金等)而形成。可以通过使用溅射法或真空气相沉积法在衬底50上形成导电膜，在该导电膜上通过使用光刻技术或喷墨法形成掩模，并使用该掩模蚀刻导电膜，以形成栅电极51。为了提高贴紧性，还可以采用由上述金属材料或其氮化物膜构成的阻挡层和上述金属材料的迭层结构。典型地说，可以举出钼及铝的迭层、钛及铝的迭层、氮化钛及铝的迭层、氮化钽及铝的迭层、钼及铜的迭层、氮化钛及铜的迭层、氮化钽及铜的迭层等。另外，为了防止上述金属材料扩散到形成在栅电极51上的栅极绝缘膜，可以采用上述金属材料和由上述金属材料或其氮化物膜构成的阻挡层的迭层结构。再者，可以采用上述阻挡层、上述金属材料、上述阻挡层的三层结构。这里，在衬底50上通过溅射法形成钼膜作为导电膜，并利用通过使用第一光掩模而形成的抗蚀剂掩模来蚀刻形成在衬底50上的导电膜，以形成栅电极。
栅电极51的厚度为50nm以上300nm以下。通过将栅电极51的厚度设定为50nm以上100nm以下，可以防止之后形成的半导体膜或布线的断裂。另外，通过将栅电极51的厚度设定为150nm以上300nm以下，可以降低栅电极51的电阻，并可以实现衬底的大面积化。
由于在栅电极51上形成半导体膜或布线，所以优选将其端部加工为锥形以防止断裂。虽然未图示，但是在上述步骤中还可以同时形成与栅电极连接的布线。
然后，在栅电极51上形成栅极绝缘膜52a及52b、微晶半导体膜53a。
栅极绝缘膜52a及52b通过使用CVD法或溅射法等以氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。这里，示出形成氮化硅膜或氮氧化硅膜作为栅极绝缘膜52a并形成氧化硅膜或氧氮化硅膜作为栅极绝缘膜52b来层迭它们的方式。也可以从衬底一侧依次层迭氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、以及氮化硅膜或氮氧化硅膜的这三层来形成栅极绝缘膜，而不采用两层结构。另外，栅极绝缘膜可以由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层构成。
通过使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜52a，可以提高衬底50和栅极绝缘膜52a的贴紧力，在使用玻璃衬底作为衬底50的情况下，可以防止来自衬底50的杂质扩散到微晶半导体膜，并可以防止栅电极51的氧化。就是说，可以防止膜剥离，并可以提高之后形成的薄膜晶体管的电特性。另外，栅极绝缘膜52a及52b的厚度优选分别为50nm以上，这是因为可以缓和由栅电极51的凹凸导致的覆盖度降低的缘故。
在栅极绝缘膜52b由氧化硅膜或氧氮化硅膜构成的情况下，通过在栅极绝缘膜52b的表面上形成1nm以上5nm以下厚的氮化硅膜，可以防止当对微晶半导体膜照射激光束时在微晶半导体膜及栅极绝缘膜52b的界面中微晶半导体膜的表面被氧化。作为上述氮化硅膜的形成方法，可以举出等离子体CVD法或溅射法等。或者，可以对栅极绝缘膜52b的表面进行氮等离子体处理。此时，通过使用由微波等离子体产生的氮自由基作为氮等离子体使栅极绝缘膜52b的表面氮化，可以在栅极绝缘膜52b的表面上形成氮化硅膜。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，在通过卢瑟福背散射分析(RBS，即Rutherford Backscattering Spectrometry)及氢正散射分析(HFS，即Hydrogen Forward Scattering)测量的情况下包含氧、氮、硅及氢，其浓度如下：50至70原子％的氧；0.5至15原子％的氮；25至35原子％的硅；以及0.1至10原子％的氢。另一方面，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，在通过RBS及HFS测量的情况下包含氧、氮、硅及氢，其浓度如下：5至30原子％的氧；20至55原子％的氮；25至35原子％的硅；以及10至30原子％的氢。此外，当将构成氧氮化硅或氮氧化硅的原子总量设定为100原子％时，氮、氧、硅及氢的含量比例在上述范围内。
微晶半导体膜53a是包含非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面上稳定的第三状态的半导体，并是短程有序且晶格畸变的结晶半导体，其中粒径为0.5至20nm的柱状或针状结晶沿相对于衬底表面的法线方向生长。另外，微晶半导体和非晶半导体混合在一起。作为微晶半导体的典型例子的微晶硅的拉曼光谱偏移到比单晶硅的520.5cm-1低的波数一侧。就是说，微晶硅的拉曼光谱的峰值位于单晶硅的520.5cm-1和非晶硅的480cm-1之间。另外，包含至少1原子％以上的氢或卤素，以对悬空键(dangling bond)封端。再者，通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，可以获得稳定性提高的优良微晶半导体膜。上述微晶半导体膜的记载例如在美国专利4,409,134号中公开。
上述微晶半导体膜可以通过使用频率为几十MHz至几百MHz的高频等离子体CVD设备或频率为1GHz以上的微波等离子体CVD设备而形成。典型地说，可以使用氢稀释氢化硅如SiH4或Si2H6等来形成。除了氢化硅及氢以外，还可以使用选自氦、氩、氪及氖中的一种或多种稀有气体元素稀释来形成微晶半导体膜。此时，相对于氢化硅的氢的流量比为6倍以上1000倍以下，优选为50倍以上200倍以下，更优选为100以上150倍以下。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
当不有意地添加以价电子控制为目的的杂质元素时，微晶半导体膜呈现较弱的n型导电性，因此对于用作薄膜晶体管的沟道形成区域的微晶半导体膜，在成膜的同时或在成膜之后添加赋予p型的杂质元素，来可以进行阈值控制。作为赋予p型的杂质元素，典型地举出硼，从而将B2H6、BF3等杂质气体以1ppm至1000ppm，优选为1至100ppm的比例混入到氢化硅，即可。例如，硼的浓度为1×1014至6×1016atoms/cm3，即可。
优选地是，微晶半导体膜的氧浓度为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，氮及碳浓度分别为3×1018atoms/cm3以下。通过降低氧、氮及碳混入到微晶半导体膜的浓度，可以防止使微晶半导体膜n型化。
微晶半导体膜53a形成为具有1nm以上200nm以下的厚度，优选形成为具有1nm以上100nm以下、1nm以上50nm以下、1nm以上30nm以下、1nm以上20nm以下、或1nm以上且小于15nm的厚度。微晶半导体膜53a用作之后形成的薄膜晶体管的沟道形成区域。若微晶半导体膜53a的厚度为1nm以上50nm以下，则之后形成的薄膜晶体管成为完全耗尽型薄膜晶体管。微晶半导体膜53a的成膜速度慢，该成膜速度为非晶半导体膜的成膜速度的1/10至1/100，因此可以通过减少膜厚度提高产率。另外，通过将微晶半导体膜53a的膜厚度设定为1nm以上30nm以下，优选为5nm以上20nm以下，可以容易提高之后照射到微晶半导体膜的激光束的吸收率。
也可以在形成微晶半导体膜53a之前对栅极绝缘膜52b的表面进行氢等离子体处理。通过进行氢等离子体处理，可以减少栅极绝缘膜及微晶半导体膜的界面中的晶格畸变，并可以提高栅极绝缘膜及微晶半导体膜的界面特性。因此，可以提高之后形成的薄膜晶体管的电特性。
接着，从微晶半导体膜53a的表面照射激光束57。激光束57的能量为不熔融微晶半导体膜的能量。就是说，根据本实施方式的激光处理(LaserProcess，以下也称为LP)是利用固相结晶生长的，而不是由于辐射加热而熔融微晶半导体膜53a。换言之，这是利用被堆积的微晶半导体膜53a即将从固相变成液相之前的临界区的，因此可以称为临界生长。
激光束57还可以作用于微晶半导体膜53a和栅极绝缘膜52b的界面。由此，可以以微晶半导体膜53a中的结晶为晶种来引起固相结晶生长，来形成改善了结晶性的微晶半导体膜53b。典型地说，可以以微晶半导体膜53a的表面一侧的结晶为晶种来在从该表面到栅极绝缘膜的界面处引起固相结晶生长，来形成改善了结晶性的微晶半导体膜53b。另外，可以以微晶半导体膜53a中的结晶为晶种来在从其区域到微晶半导体膜53b的表面及栅极绝缘膜的界面处引起固相结晶生长，来形成改善了结晶性的微晶半导体膜53b(参照图1B)。由LP处理引起的固相结晶生长不是扩大结晶粒径的，而是改善膜厚度方向上的结晶性的。就是说，LP处理起到改善栅极绝缘膜的界面区域的结晶性来提高底栅型薄膜晶体管的电特性的作用。
在上述临界生长中，在现有的低温多晶硅中能够观察到的表面凹凸(称为脊(ridge)的凸状体)不形成，从而在进行LP处理之后的微晶半导体膜53b的表面具有平滑性。关于如本实施方式那样通过将激光束57直接作用于成膜后的微晶半导体膜53a而获得的结晶半导体膜，其生长机制及膜性质与现有的仅被堆积的微晶半导体膜、以及由于传导加热而变质的微晶半导体膜(非专利文献1中的微晶半导体膜)大不相同。在本说明书中，对成膜后的微晶半导体膜53a进行LP处理而获得的微晶半导体膜53b被称为LPSAS(Laser Process SemiAmorphous Semiconductor，即激光处理半非晶半导体)膜53b。
LPSAS膜53b由微晶构成，因此其电阻率比非晶半导体膜低。由此，在将LPSAS膜53b用于沟道形成区域的薄膜晶体管中，示出电流电压特性的曲线的上升部分的斜率大，作为开关组件的响应性优良，而且能够进行高速工作。另外，通过将LPSAS膜53b用于薄膜晶体管的沟道形成区域，可以抑制薄膜晶体管的阈值变动。因此，可以制造电特性的不均匀性低的显示装置。
另外，LPSAS膜53b的迁移率比非晶半导体膜高。因此，通过使用其沟道形成区域由LPSAS膜53b构成的薄膜晶体管作为显示组件的开关，可以缩小沟道形成区域的面积，即薄膜晶体管的面积。由此，可以缩小每个像素中的薄膜晶体管的面积，而可以提高像素的开口率。其结果，可以制造高分辨率的显示装置。
在利用受激准分子激光作为激光束57的情况下，脉冲振荡频率为1Hz以上且小于10MHz，优选为100Hz至10kHz，而激光能量为0.2至0.45J/cm2，优选为0.2至0.35J/cm2，更优选地是，典型地为0.2至0.3J/cm2。在利用YAG激光的情况下，使用三次谐波，而且脉冲振荡频率为1Hz以上且小于10MHz，而激光能量为0.2至0.35J/cm2(典型地为0.2至0.3J/cm2)，即可。
作为振荡激光束57的激光振荡器，可以使用能够进行脉冲振荡或连续振荡的激光振荡器。并且，激光波长为可见至紫外区域(800nm以下)，优选为紫外区域(400nm以下)，以使半导体膜高效地吸收激光束。通过照射波长为300nm至400nm的紫外区域的激光束，微晶半导体膜高效地吸收激光束。作为激光振荡器，可以使用如下激光振荡器：KrF、ArF、XeCl、XeF等的受激准分子激光振荡器、N2、He、He-Cd、Ar、He-Ne、HF、CO2等的气体激光振荡器、利用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti、Yb、或Tm的YAG、GdVO4、YVO4、YLF、YAlO3、ScO3、Lu2O3、Y2O3等的晶体的固体激光振荡器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器等的固体激光器、以及氦镉激光器等的金属蒸气激光振荡器等。在固体激光振荡器中，优选使用基波的二次谐波至五次谐波。
使用波长为400nm以下，典型地为308nm的受激准分子激光束、YAG激光的三次谐波(355nm)作为激光束57。
在LP处理中，通过将光集聚为矩形长边形状以在对象的表面上形成线形激光束，可以以一次的激光束扫描来处理例如730mm×920mm的玻璃衬底上的微晶半导体膜53a。在此情况下，将使线形激光束重迭的比例(重迭率)设定为0至95％(优选为0至67％)。由此，可以缩小每个衬底的处理时间，而可以提高生产率。激光束的形状不局限于线形，而可以通过采用面形激光束同样地进行处理。另外，上述LP处理不局限于上述玻璃衬底的尺寸，而可以应用于各种尺寸的衬底。
在采用连续振荡激光束作为激光束57的情况下，通过将多角镜(polygonmirror)或检流镜(galvanometer mirror)设置在振荡器及衬底之间并以高速进行激光束扫描，可以提高LP处理的产率，可以对形成在例如730mm×920mm或更大的玻璃衬底上的微晶半导体膜进行LP处理。
另外，也可以在氩气氛、氢气氛、氩及氢气氛、氮气氛等中对微晶半导体膜53a照射激光束57。这样，通过在惰性气氛中对微晶半导体膜53a照射激光束，不容易在LPSAS膜53b的表面上形成氧化膜。
另外，通过在对微晶半导体膜53a照射激光束57之前清洗微晶半导体膜53a的表面，可以防止附着在微晶半导体膜53a表面上的杂质由于激光束57的照射而混入到微晶半导体膜中。
也可以在对微晶半导体膜53a照射激光束57的同时，加热微晶半导体膜53a。典型地说，通过在以300℃至400℃加热衬底50的同时照射激光束57，可以提高微晶半导体膜53a的结晶性。或者，也可以在对微晶半导体膜53a照射激光束的同时照射强光，来使微晶半导体膜53a的温度瞬间上升。作为强光的代表例子，可以使用红外光，尤其是，可以使用在1μm至2μm处具有峰值的红外光(优选地是卤素光(1.3μm))。
此外，在氧化膜形成于LPSAS膜53b的表面上的情况下，优选通过湿蚀刻去除该氧化膜。其结果，可以减少由形成在LPSAS膜53b和缓冲层54的界面中的绝缘膜导致的载流子移动的阻碍。
再者，也可以通过蚀刻LPSAS膜53b减少LPSAS膜的厚度。通过将LPSAS膜的厚度设定为1nm以上50nm以下，可以制造完全耗尽型薄膜晶体管。
接着，如图1C所示，在LPSAS膜53b上形成缓冲层54及添加有赋予一导电类型的杂质元素的半导体膜55。然后，在添加有赋予一导电类型的杂质元素的半导体膜55上形成抗蚀剂掩模56。
可以使用氢化硅如SiH4或Si2H6等通过等离子体CVD法形成缓冲层54。另外，可以使用选自氦、氩、氪及氖中的一种或多种稀有气体元素稀释上述氢化硅来形成非晶半导体膜。通过使用氢，可以形成包含氢的非晶半导体膜，该氢的流量为氢化硅的流量的1倍以上10倍以下，优选为1倍以上5倍以下。另外，通过使用上述氢化硅、以及氮或氨，可以形成包含氮的非晶半导体膜。通过使用上述氢化硅、以及包含氟、氯的气体(F2、Cl2、HF、HCl等)，可以形成包含氟或氯的非晶半导体膜。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
作为缓冲层54，也可以通过将非晶半导体用作靶并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过将包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
另外，也可以通过等离子体CVD法或溅射法等在LPSAS膜53b的表面上形成非晶半导体膜作为缓冲层54之后，通过利用氢等离子体、氮等离子体、或卤素等离子体处理非晶半导体膜的表面，以使非晶半导体膜的表面氢化、氮化、或卤素化。或者，可以通过利用氦等离子体、氖等离子体、氩等离子体、或氪等离子体处理非晶半导体膜的表面。
缓冲层54优选由不包含晶粒的非晶半导体膜构成。因此，在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或微波等离子体CVD法形成缓冲层54的情况下，优选调节成膜条件，以形成不包含晶粒的非晶半导体膜。
在之后形成源区及漏区的步骤中，有时会有缓冲层54的一部分被蚀刻的情况，因此缓冲层54优选形成为在上述情况下其一部分残留的厚度。典型地说，缓冲层54优选形成为具有30nm以上500nm以下，优选为50nm以上300nm以下的厚度。在薄膜晶体管的施加电压高(例如大约为15V)的显示装置，典型地为液晶显示装置中，通过将缓冲层54的厚度设定为上述范围内，可以提高漏极耐压，并减少缓冲层中的电场集中，从而即使高电压被施加到薄膜晶体管也可以减少薄膜晶体管的退化。
另外，缓冲层54优选不添加有赋予一导电类型的杂质元素如磷或硼等。尤其是，为控制阈值而包含在LPSAS膜53b中的硼、或包含在添加有赋予一导电类型的杂质元素的半导体膜中的磷优选不混入到缓冲层54。其结果，通过消除由PN结导致的泄漏电流的产生区域，可以降低泄漏电流。另外，通过将不添加有赋予一导电类型的杂质元素如磷或硼等的非晶半导体膜形成在添加有赋予一导电类型的杂质元素的半导体膜和LPSAS膜53b之间，可以防止分别包含在LPSAS膜53b和源区及漏区中的杂质的扩散。
通过在LPSAS膜53b的表面上形成非晶半导体膜、包含氢、氮、或卤素的非晶半导体膜，可以防止包含在LPSAS膜53b中的晶粒表面的自然氧化。尤其是在非晶半导体和晶粒接触的区域中，容易因局部应力而产生裂缝。当该裂缝与氧接触时晶粒被氧化，而形成氧化硅。但是，通过将缓冲层54形成在LPSAS膜53b的表面上，可以防止晶粒的氧化。另外，通过形成缓冲层，可以防止在之后形成源区及漏区时产生的蚀刻残渣混入LPSAS膜53b。
缓冲层54由非晶半导体膜、或包含氢、氮、或卤素的非晶半导体膜构成。非晶半导体膜的能隙比LPSAS膜53b大(非晶半导体膜的能隙为1.6至1.8eV，而LPSAS膜53b的能隙为1.1至1.5eV)，其电阻高，而且其迁移率低，即LPSAS膜53b的1/5至1/10。因此，在之后形成的薄膜晶体管中，形成在源区及漏区和LPSAS膜53b之间的缓冲层用作高电阻区域，而LPSAS膜53b用作沟道形成区域。因此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关组件的情况下，可以提高显示装置的对比度。
优选地是，在形成LPSAS膜53b之后，通过等离子体CVD法以300℃至400℃的温度形成缓冲层54。通过上述成膜处理，可以将包含在缓冲层中的氢提供给LPSAS膜53b，而得到与使LPSAS膜53b氢化相同的效果。就是说，通过在LPSAS膜53b上堆积缓冲层54，可以将氢扩散到LPSAS膜53b，而对悬空键封端。
关于添加有赋予一导电类型的杂质元素的半导体膜55，在形成n沟道型薄膜晶体管的情况下，可以添加磷作为典型的杂质元素，并可以将PH3等的杂质气体添加到氢化硅。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，并可以将B2H6等的杂质气体添加到氢化硅。添加有赋予一导电类型的杂质元素的半导体膜55可以由微晶半导体或非晶半导体构成。再者，添加有赋予一导电类型的杂质元素的半导体膜55也可以由添加有赋予一导电类型的杂质元素的非晶半导体膜、以及添加有赋予一导电类型的杂质元素的微晶半导体膜的迭层构成。通过将添加有赋予一导电类型的杂质元素的非晶半导体膜形成在缓冲层54一侧并在其上形成添加有赋予一导电类型的杂质元素的微晶半导体膜，可以实现在厚度方向上有阶段性的电阻率，因此载流子容易流过，而可以提高迁移率。添加有赋予一导电类型的杂质元素的半导体膜55的厚度为2nm以上50nm以下。通过减少添加有赋予一导电类型的杂质元素的半导体膜55的厚度，可以提高产率。
这里，参照图20说明采用多室方式的半导体制造设备，其中从形成栅极绝缘膜52a及52b直到形成添加有赋予一导电类型的杂质元素的半导体膜55都能够不接触大气地成膜。优选地是，至少连续形成栅极绝缘膜52a及52b、微晶半导体膜53a。再者，通过不接触大气地连续进行栅极绝缘膜52a及52b及微晶半导体膜53a的成膜步骤、对微晶半导体膜53a的激光照射步骤、以及缓冲层54的成膜步骤，可以形成各迭层界面，而不被大气成分或浮游在大气中的污染杂质元素污染。因此，可以降低薄膜晶体管特性的不均匀性。
图20是示出采用多室方式的半导体制造设备的上截面的示意图，其中在公共室1120的周围设置有装载室1110、卸载室1115、反应室(1)1111至反应室(3)1113、以及激光照射室1206。在公共室1120和各室之间设置有闸阀1122至1127，以不使在各室中的处理相互干涉。在激光照射室1206设置有光学***1214和激光振荡装置1213。衬底被放在装载室1110和卸载室1115的盒子1128及1129中，并由公共室1120的载运机构1121搬运到反应室(1)1111至反应室(3)1113。在上述装置中，可以根据堆积膜的种类分别提供反应室，并可以不接触大气地连续形成多种不同的膜。
下面，参照图21A和21B说明能够照射线形激光束的例子作为激光振荡装置1213和光学***1214的一个例子。
图20所示的激光振荡装置1213相当于图21A和21B的激光振荡器401，而图20所示的光学***1214相当于图21A和21B的光束扩展器402、光束均质器403、光束均质器405、柱面透镜406、双合柱面透镜407、狭缝408。另外，在图20所示的激光照射室1206的载物台1212上安装图21A和21B所示的衬底50。还可以将加热衬底50的加热单元设置于载物台1212。
图21A是能够照射线形激光束的光学***的侧面图，而图21B是能够照射线形激光束的光学***的平面图。
如图21A和图21B所示，通过利用光束扩展器402放大从激光振荡器401振荡的激光束400的长度(在长轴方向上的长度)及宽度(在短轴方向上的长度)。光束扩展器402由在激光振荡器401一侧具有凹部的球面透镜402a、以及在激光振荡器401一侧具有凸部的球面透镜402b构成。
通过利用光束均质器403，使透过光束扩展器402的激光束的长轴方向上的能量均匀化。光束均质器403由在激光振荡器401一侧具有凸部的柱面透镜阵列403a、在激光振荡器401一侧具有凸部的柱面透镜阵列403b、以及在激光振荡器401一侧具有凸部的柱面透镜404构成。激光束的长轴方向由柱面透镜阵列403a和柱面透镜阵列403b分割而均匀化。
通过利用光束均质器405，使透过光束均质器403的激光束的短轴方向上的能量均匀化。光束均质器405由在激光振荡器401一侧具有凹部的柱面透镜阵列405a、在激光振荡器401一侧具有凸部的柱面透镜阵列405b、以及在激光振荡器401一侧具有凸部的柱面透镜406构成。激光束的短轴方向由柱面透镜阵列405a和柱面透镜阵列405b分割。另外，通过利用柱面透镜406，使能量均匀化。
另外，也可以改变使激光束的长轴方向的能量均匀化的光束均质器403和使激光束的短轴方向的能量均匀化的光束均质器405的位置。
通过利用双合柱面透镜407，将透过光束均质器405的激光束聚光。其结果，可以将矩形或线形激光束照射到形成在衬底50上的微晶半导体膜。双合柱面透镜407由在激光振荡器401一侧具有凸部并在衬底50一侧具有凹部的柱面透镜407a、以及在激光振荡器401一侧具有凸部并在衬底50一侧具有凸部的柱面透镜407b构成。
因为在长轴一侧的激光束的端部中能量分布的均匀性低，所以优选在衬底50和双合柱面透镜407之间设置狭缝408。通过利用该狭缝，可以将去除了长轴一侧的激光束端部的高均匀性激光束照射到形成在衬底50上的微晶半导体膜上。此外，优选在尽量接近于衬底50的区域中设置狭缝408，以避免激光束入射到狭缝的背面一侧。
另外，也可以在激光振荡器401和衬底50之间设置改变光路的光学***，典型地设置镜，以改变从激光振荡器401振荡的激光束的光路。
在反应室(1)至反应室(3)中，分别形成栅极绝缘膜52a及52b、和微晶半导体膜53a，然后将衬底移动到激光照射室1206。接着，在激光照射室1206中，将激光束照射到形成在衬底上的微晶半导体膜53a，以形成LPSAS膜53b，该激光束是从激光振荡装置1213振荡且其能量分布及光束形状由光学***1214加工的。接着，通过将衬底移动到反应室(1)至反应室(3)，在LPSAS膜53b上层迭缓冲层54及添加有赋予一导电类型的杂质元素的半导体膜55。在此情况下，通过转换原料气体，可以连续层迭多个不同种类的膜。此时，在形成栅极绝缘膜之后，将氢化硅如硅烷引入到反应室内，引起残留氧及氢化硅的反应，并将反应物排出到反应室的外部，来可以降低反应室内的残留氧浓度。其结果，可以降低包含在微晶半导体膜中的氧的浓度。另外，可以防止包含在微晶半导体膜中的晶粒的氧化。
或者，在反应室(1)或反应室(2)中，连续形成栅极绝缘膜52a及52b、和微晶半导体膜53a，然后将衬底移动到激光照射室1206。接着，在激光照射室1206中，将激光束照射到微晶半导体膜53a，以形成LPSAS膜53b。接着，通过将衬底移动到反应室(1)或反应室(2)，在LPSAS膜53b上形成缓冲层54。然后，通过将衬底移动到反应室(3)，形成添加有赋予一导电类型的杂质元素的半导体膜55。通过单独地只形成添加有赋予一导电类型的杂质元素的半导体膜，可以防止残留在处理室中的赋予一导电类型的杂质混入到其它膜。
这样，可以通过使用连接有多室的半导体制造设备，同时形成栅极绝缘膜52a及52b、微晶半导体膜53a、缓冲层54、以及添加有赋予一导电类型的杂质元素的半导体膜55，因此可以提高批量生产性。另外，即使在进行某个反应室的维护或清洁，也可以在其它反应室中进行成膜处理，而可以提高形成了膜的衬底的生产性。另外，可以形成各迭层界面，而不被大气成分或浮游在大气中的污染杂质元素污染。因此，可以降低薄膜晶体管特性的不均匀性。
另外，可以在反应室(1)中形成栅极绝缘膜52a及52b，在反应室(2)中形成微晶半导体膜53a，在激光照射室1206中对微晶半导体膜53a照射激光束以形成LPSAS膜53b，在反应室(2)中形成缓冲层54，并在反应室(3)中形成添加有赋予一导电类型的杂质元素的半导体膜55。
在栅极绝缘膜52a由氮化硅膜或氮氧化硅膜构成且栅极绝缘膜52b由氧化硅膜或氧氮化硅膜构成的情况下，也可以设置四个反应室，在反应室(1)中形成栅极绝缘膜52a的氮化硅膜或氮氧化硅膜，在反应室(2)中形成栅极绝缘膜52a的氧化硅膜或氧氮化硅膜，在反应室(3)中形成微晶半导体膜53a，在激光照射室1206中对微晶半导体膜照射激光束以形成LPSAS膜53b，在反应室(3)中形成缓冲层54，并在反应室(4)中形成添加有赋予一导电类型的杂质元素的半导体膜55。
由于微晶半导体膜的成膜速度慢，所以也可以设置五个反应室，在多个反应室中形成微晶半导体膜。例如，在反应室(1)中形成栅极绝缘膜52a及52b，在反应室(2)及(3)中形成微晶半导体膜53a，在反应室(4)中形成缓冲层54，并在反应室(5)中形成添加有赋予一导电类型的杂质元素的半导体膜55。
如上所述，通过在多个反应室中同时形成微晶半导体膜53a，可以提高产率。
使用具有这种结构的半导体制造设备，则可以在各反应室中形成类似种类的膜或一种膜，并可以以不暴露于大气的方式连续成膜，因此可以形成各迭层界面，而不被先形成的膜的残留物或浮游在大气中的污染杂质元素污染。
在使用上述半导体制造设备形成微晶半导体膜53a之前，也可以进行反应室的清洁及冲洗(清洗)处理(将氢用作冲洗物质的氢冲洗、将硅烷用作冲洗物质的硅烷冲洗、等等)。通过进行冲洗处理，可以防止将要形成的膜被反应室中的氧、氮、氟等的杂质污染。
通过进行冲洗处理，可以去除反应室中的氧、氮、氟等的杂质。例如，通过将甲硅烷用作冲洗物质，并将气体流量8至10SLM连续引入到反应室(5至20分钟，优选为10分钟至15分钟)，进行硅烷冲洗处理。此外，1SLM为0.06m3/h。
清洁处理例如通过使用氟自由基而进行。关于氟自由基，将氟化碳、氟化氮、或氟引入到设置在反应室外侧的等离子体产生器，进行分解，并将氟自由基引入到反应室，以对反应室内进行清洁处理。
也可以在形成栅极绝缘膜、缓冲层、添加有赋予一导电类型的杂质元素的半导体膜之前进行冲洗处理。此外，在进行清洁处理之后进行冲洗处理是有效的。
在将衬底传送到反应室并进行成膜处理之前，也可以通过使用其种类与所形成的膜相同的膜形成保护膜来将它涂敷在各反应室的内壁上(也称为预涂敷处理)。预涂敷处理指的是将成膜气体流到反应室内并进行等离子体处理以预先使用厚度薄的保护膜覆盖反应室内。例如，在形成微晶硅膜作为微晶半导体膜之前，可以进行使用0.2至0.4μm的非晶硅膜覆盖反应室内的预涂敷处理。在进行预涂敷处理之后，也可以进行冲洗处理(氢冲洗、硅烷冲洗等)。当进行清洁处理及预涂敷处理时需要将衬底传送到反应室外，但是当进行冲洗处理(氢冲洗、硅烷冲洗等)时由于不进行等离子体处理而不需要将衬底传送到反应室外。
若在形成微晶半导体膜的反应室内预先形成非晶半导体膜的保护膜并在成膜之前进行氢等离子体处理，则保护膜被蚀刻，而且极少量半导体堆积在衬底上，而会成为结晶生长的核心。
通过进行预涂敷处理，可以防止残留在反应室中的氧、氮、氟等的杂质元素混入将要形成的膜而污染。
也可以在形成栅极绝缘膜、添加有赋予一导电类型的杂质元素的半导体膜之前进行预涂敷处理。
虽然图20所示的半导体制造设备分别具有装载室及卸载室，但是也可以一体形成装载室及卸载室，即装载/卸载室。也可以在半导体制造设备中设置备用室。通过在备用室中预先加热衬底，可以在各反应室中缩短直到成膜为止的加热时间，而可以提高产率。
图1C所示的抗蚀剂掩模56通过使用光刻技术或喷墨法而形成。这里，通过使用第二光掩模，对涂敷在添加有赋予一导电类型的杂质元素的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过使用抗蚀剂掩模56将LPSAS膜53b、缓冲层54、以及添加有赋予一导电类型的杂质元素的半导体膜55蚀刻并分离，如图2A所示那样形成LPSAS膜61、缓冲层62、及添加有赋予一导电类型的杂质元素的半导体膜63。然后，去除抗蚀剂掩模56。图2B相当于沿图4A的A-B线的剖视图。
LPSAS膜61和缓冲层62的端部侧面倾斜，从而距离增加，因此可以降低在形成在缓冲层62上的源区及漏区和LPSAS膜61之间产生的泄漏电流。还可以降低在源电极及漏电极和LPSAS膜61之间产生的泄漏电流。LPSAS膜61和缓冲层62的端部侧面的倾斜角度为90°至30°，优选为80°至45°。通过采用上述角度，可以防止由台阶形状导致的源电极或漏电极的断开。
接着，如图2B所示，在添加有赋予一导电类型的杂质元素的半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c，并在导电膜65a至65c上形成抗蚀剂掩模66。导电膜65a至65c优选由铝、铜或添加有硅、钛、钕、钪、钼等的耐热性提高元素或小丘防止元素的铝合金的单层或迭层构成。还可以采用如下迭层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一导电类型的杂质元素的半导体膜接触一侧的膜，并在其上形成铝或铝合金。再者，可以采用如下迭层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。这里，示出导电膜65a至65c这三个层重迭的导电膜，并示出如下迭层导电膜：导电膜65a及65c由钼膜构成，且导电膜65b由铝膜构成；或者，导电膜65a及65c由钛膜构成，且导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空气相沉积法而形成。
抗蚀剂掩模66可以与抗蚀剂掩模56同样地形成。
接着，如图2C所示，蚀刻导电膜65a至65c的一部分，以形成一对源电极及漏电极71a至71c。这里，使用抗蚀剂掩模66对导电膜65a至65c进行湿蚀刻，从而导电膜65a至65c被以各向同性的方式蚀刻，该抗蚀剂掩模66通过使用第三光掩模的光刻步骤而形成。其结果，可以形成其面积比抗蚀剂掩模66小的源电极及漏电极71a至71c。
然后，如图3A所示，使用抗蚀剂掩模66将添加有赋予一导电类型的杂质元素的半导体膜63蚀刻并分离。其结果，可以如图3A所示那样形成一对源区及漏区72。此外，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。由于其一部分被蚀刻而形成有凹部(槽)的缓冲层被称为缓冲层73。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。通过将缓冲层的凹部(槽)的深度设定为缓冲层的最厚区域的1/2至1/3，可以增加源区及漏区的距离，因此可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模66。
图3A相当于沿图4B的A-B线的剖视图。如图4B所示，源区及漏区72的端部位于源电极及漏电极71c的端部的外侧。另外，缓冲层73的端部位于源电极及漏电极71c、源区及漏区72的端部的外侧。源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于以其上表面的面积比栅电极小的方式形成LPSAS膜，而且微晶半导体膜、源电极及漏电极层迭在栅电极上，所以可以提高形成在栅极绝缘膜上的LPSAS膜的覆盖度，并可以抑制泄漏电流。此外，源电极及漏电极中的一方还用作源极布线或漏极布线。
如图3B所示，源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，源电极及漏电极71a至71c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管74。
在本实施方式所示的薄膜晶体管中，在栅电极上层迭了栅极绝缘膜、LPSAS膜、缓冲层、源区及漏区、源电极及漏电极，其中用作沟道形成区域的LPSAS膜的表面被缓冲层覆盖。另外，在缓冲层的一部分中形成有凹部(槽)，而且该凹部以外的区域被源区及漏区覆盖。就是说，由于形成在缓冲层中的凹部而在源区及漏区之间有一定的距离，因此可以降低源区及漏区之间的泄漏电流。另外，因为通过蚀刻缓冲层的一部分形成凹部，所以可以去除在形成源区及漏区的步骤中产生的蚀刻残渣，从而可以降低由残渣导致的源区及漏区之间的泄漏电流(寄生沟道)。
另外，在用作沟道形成区域的LPSAS膜和源区及漏区之间形成有缓冲层。LPSAS膜的表面被缓冲层覆盖。由高电阻率的膜构成的缓冲层形成在LPSAS膜和源区及漏区之间，因而可以降低产生在薄膜晶体管中的泄漏电流，并可以抑制由于施加高电压而导致的退化。另外，由于在LPSAS膜的表面上形成有非晶半导体膜作为缓冲层，所以可以防止LPSAS膜的氧化，并可以防止在形成源区及漏区的步骤中产生的蚀刻残渣混入LPSAS膜。由此，可以获得电特性良好且耐压性良好的薄膜晶体管。
另外，源电极及漏电极的端部与源区及漏区的端部不一致且彼此错开，因此源电极及漏电极的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。
接着，如图3B所示，在源电极及漏电极71a至71c、源区及漏区72、缓冲层73、LPSAS膜61、以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a及52b同样地形成。此外，绝缘膜76是为防止浮游在大气中的有机物、金属物、水蒸气等的污染杂质的侵入而提供的，因此优选采用致密的膜。另外，通过将氮化硅膜用于绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下。
然后，通过使用利用第四光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔，并形成在该接触孔中与源电极或漏电极71c接触的像素电极77。图3C相当于沿图4C的A-B线的剖视图。
像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。优选地是，通过使用导电组成物而形成的像素电极的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm中的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭***导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
这里，作为像素电极77，在通过溅射法形成ITO之后将抗蚀剂涂敷在ITO上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻ITO，以形成像素电极77。
通过上述步骤，可以形成适用于显示装置的组件衬底。
下面，参照图5A至图8D说明与上述方式不相同的薄膜晶体管的制造方法。这里，以下示出源电极或漏电极与源极布线或漏极布线不相同的方式。
如图5A所示，在衬底50上形成栅电极51。然后，在栅电极51上依次形成栅极绝缘膜52a及52b、微晶半导体膜53a。接着，通过将激光束57照射到微晶半导体膜53a，如图5B所示那样形成LPSAS膜53b。接着，在LPSAS膜53b上依次形成缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a。然后，在导电膜65a上形成抗蚀剂掩模56。
接着，通过使用抗蚀剂掩模56将LPSAS膜53b、缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a蚀刻并分离，然后对抗蚀剂掩模56进行灰化处理来去除它。其结果，如图5C所示那样形成LPSAS膜61、缓冲层62、添加有赋予一导电类型的杂质元素的半导体膜63、以及导电膜85a。图5C相当于沿图8A的A-B线的剖视图(抗蚀剂掩模66以外)。
其次，在导电膜85a上涂敷抗蚀剂，然后通过利用第三光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模66。接着，通过使用抗蚀剂掩模66将添加有赋予一导电类型的杂质元素的半导体膜63及导电膜85a蚀刻并分离。其结果，如图6A所示那样可以形成一对导电膜89a、以及一对源区及漏区88。在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。这里，缓冲层87的一部分向导电膜89a的外侧突出。
在对添加有赋予一导电类型的杂质元素的半导体膜63及导电膜85a进行干蚀刻的情况下，也可以通过使用抗蚀剂掩模66蚀刻导电膜89a的一部分，以形成源电极及漏电极79a。源电极及漏电极79a的端部和源区及漏区88的端部不一致且彼此错开。另一方面，在对导电膜85a进行湿蚀刻的情况下，即使不进行上述步骤，也可以使源电极及漏电极79a的端部和源区及漏区88的端部不一致且彼此错开。其结果，形成其面积比导电膜89a小的源电极及漏电极79a。
然后，去除抗蚀剂掩模66。图6B相当于沿图8B的A-B线的剖视图。如图8B所示，源区及漏区88的端部位于源电极及漏电极79a的端部的外侧。缓冲层87的端部位于源电极及漏电极79a、源区及漏区88的外侧。另外，源电极及漏电极79a被分离，并不与形成于相邻像素的电极连接。
如图6B所示，源电极及漏电极79a的端部与源区及漏区88的端部不一致且彼此错开，源电极及漏电极79a的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
接着，如图6C所示，在源电极及漏电极79a、源区及漏区88、缓冲层87、以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜51a及52b同样地形成。
其次，如图7A所示，在绝缘膜76上涂敷抗蚀剂，然后通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。而且，通过使用该抗蚀剂掩模蚀刻绝缘膜76的一部分，以形成接触孔。另外，形成在该接触孔中与源电极或漏电极79a的接触的迭层布线79b及79c。作为布线79b及79c，在绝缘膜76及源电极及漏电极79a上形成导电膜并在导电膜上涂敷抗蚀剂，然后通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。接着，通过使用该抗蚀剂掩模蚀刻导电膜的一部分，以形成布线79b及79c。图7A相当于沿图8C的A-B线的剖视图。另外，布线79b及79c是连接形成于相邻像素的源电极或漏电极的布线。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管96。
接着，如图7B所示，形成像素电极77，该像素电极77在接触孔中与源电极及漏电极79a中的另一方接触。图7B相当于沿图8D的A-B线的剖视图。
然后，参照图9A至图12C说明与上述方式不相同的薄膜晶体管的制造方法。这里，示出通过采用其光掩模个数比上述方式少的工艺制造薄膜晶体管的步骤。
与图1A和1B同样地，在衬底50上形成导电膜，并通过使用抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。该抗蚀剂掩模通过在导电膜上涂敷抗蚀剂并进行利用第一光掩模的光刻步骤而形成。然后，在栅电极51上依次形成栅极绝缘膜52a及52b、微晶半导体膜。接着，通过将激光束照射到微晶半导体膜，如图9A所示那样形成LPSAS膜53b。接着，在LPSAS膜53b上依次形成缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a至65c。然后，在导电膜65a上涂敷抗蚀剂80。
抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型抗蚀剂。
然后，通过使用多灰度掩模59作为第二光掩模，将光照射到抗蚀剂80，以对抗蚀剂80进行曝光。
这里，参照图22A至22D说明利用多灰度掩模59的曝光。
多灰度掩模指的是能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图22A所示的灰度掩模59a、以及图22C所示的半色调掩模59b。
如图22A所示，灰度掩模59a由具有透光性的衬底163、形成在其上的遮光部164、以及衍射光栅165构成。在遮光部164中，光的透过量为0％。另一方面，衍射光栅165可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过量。周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅165。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到灰度掩模59a的情况下，如图22B所示，在遮光部164中，光透过量166为0％，而在不设置有遮光部164及衍射光栅165的区域中，光透过量166为100％。另外，在衍射光栅165中，可以将光透过量调整为10至70％的范围内。衍射光栅165中的光透过量可以通过调整衍射光栅的狭缝、点、或网眼的间隔及栅距而控制。
如图22C所示，半色调掩模59b由具有透光性的衬底163、形成在其上的半透过部167、以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到半色调掩模59b的情况下，如图22D所示，在遮光部168中，光透过量169为0％，而在不设置有遮光部168及半透过部167的区域中，光透过量169为100％。另外，在半透过部167中，可以将光透过量调整为10至70％的范围内。半透过部167中的光透过量可以根据半透过部167的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，可以如图9B所示那样形成具有不相同的厚度区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81将LPSAS膜53b、缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a至65c蚀刻并分离。其结果，如图10A所示那样形成LPSAS膜61、缓冲层62、添加有赋予一导电类型的杂质元素的半导体膜63、以及导电膜85a至85c。图10A相当于沿图12A的A-B线的剖视图(抗蚀剂掩模86以外)。
然后，对抗蚀剂掩模81进行灰化处理。其结果，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重迭的区域)被去除，由此如图10A所示，可以形成被分离的抗蚀剂掩模86。
接着，通过使用抗蚀剂掩模86将导电膜85a至85c蚀刻并分离。其结果，如图10B所示那样可以形成一对源电极及漏电极92a至92c。通过使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，以各向同性的方式蚀刻导电膜85a至85c。其结果，可以形成其面积比抗蚀剂掩模86小的源电极及漏电极92a至92c。
然后，通过使用抗蚀剂掩模86蚀刻添加有赋予一导电类型的杂质元素的半导体膜63，形成一对源区及漏区88。此外，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。另外，在缓冲层87中形成有凹部。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。这里，由于通过使用其面积比抗蚀剂掩模81小的抗蚀剂掩模86蚀刻缓冲层87的一部分，所以缓冲层87向源区及漏区88的外侧突出。然后，去除抗蚀剂掩模86。另外，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，并在源电极及漏电极92a至92c的端部的外侧形成有源区及漏区88的端部。
图10C相当于沿图12B的A-B线的剖视图。如图12B所示，源区及漏区88的端部位于源电极及漏电极92c的端部的外侧。另外，缓冲层87的端部位于源电极及漏电极92c、源区及漏区88的端部的外侧。源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层迭在栅电极上，所以栅电极的凹凸所引起的负面影响少，而可以抑制覆盖度的降低及泄漏电流的产生。此外，源电极及漏电极中的一方还用作源极布线或漏极布线。
如图10C所示，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，从而源电极及漏电极92a至92c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管83。另外，通过使用两个光掩模，可以形成薄膜晶体管。
如图11A所示，在源电极及漏电极92a至92c、源区及漏区88、缓冲层87、LPSAS膜61、以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a及52b同样地形成。
然后，通过使用利用第三光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔。接着，形成在该接触孔中与源电极或漏电极92c接触的像素电极77。这里，作为像素电极77，在通过溅射法形成ITO之后将抗蚀剂涂敷在ITO上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻ITO，以形成像素电极77。图11B相当于沿图12C的A-B线的剖视图。
通过上述步骤，可以形成适用于显示装置的组件衬底。
下面，参照图13A至图16D说明与上述方式不相同的薄膜晶体管的制造方法。与图10A至12C所示的步骤不相同，这里示出源电极或漏电极与源极布线或漏极布线不相同的方式。
与图1A和1B同样地，在衬底50上形成导电膜，并通过使用抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。该抗蚀剂掩模通过在导电膜上涂敷抗蚀剂并进行利用第一光掩模的光刻步骤而形成。然后，在栅电极51上依次形成栅极绝缘膜52a及52b、微晶半导体膜。接着，通过将激光束照射到微晶半导体膜，如图13A所示那样形成LPSAS膜53b。接着，在LPSAS膜53b上依次形成缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a。然后，在导电膜65a上涂敷抗蚀剂，并通过使用图9A所示的多灰度掩模形成具有不相同的厚度区域的抗蚀剂掩模81(参照图13A)。
接着，通过使用抗蚀剂掩模81将LPSAS膜53b、缓冲层54、添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜65a蚀刻并分离。其结果，如图13B所示那样形成LPSAS膜61、缓冲层62、添加有赋予一导电类型的杂质元素的半导体膜63、以及导电膜85a。图13B相当于沿图16A的A-B线的剖视图(抗蚀剂掩模86以外)。
然后，通过对抗蚀剂掩模81进行灰化处理，形成被分离的一对抗蚀剂掩模86。接着，通过使用抗蚀剂掩模86将导电膜85a蚀刻并分离。其结果，如图13C所示那样可以形成一对源电极及漏电极89a。这里，通过使用湿蚀刻法蚀刻导电膜85a，形成其面积比抗蚀剂掩模86小的源电极及漏电极89a。
接着，如图14A所示，通过使用抗蚀剂掩模86蚀刻添加有赋予一导电类型的杂质元素的半导体膜63，形成源区及漏区88。这里，通过使用抗蚀剂掩模86进行干蚀刻，以各向异性的方式蚀刻添加有赋予一导电类型的杂质元素的半导体膜63的暴露部分。然后，去除抗蚀剂掩模86。此外，在该蚀刻步骤中，还蚀刻缓冲层62的一部分。将其一部分被蚀刻的缓冲层称为缓冲层87。这里，由于使用其面积缩小了的抗蚀剂掩模86蚀刻缓冲层87的一部分，所以缓冲层87向源区及漏区88的外侧突出。图14B相当于沿图16B的A-B线的剖视图。如图14B所示，源区及漏区88的端部位于源电极及漏电极89a的端部的外侧。缓冲层87的端部位于源电极及漏电极89a、以及源区及漏区88的外侧。另外，源电极及漏电极89a被分离，并不与形成于相邻像素的电极连接。
如图14B所示，源电极及漏电极89a的端部与源区及漏区88的端部不一致且彼此错开，从而源电极及漏电极89a的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
接着，如图14B所示，在源电极及漏电极89a、源区及漏区88、缓冲层87、LPSAS膜61、以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a及52b同样地形成。
然后，通过使用利用第三光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔。然后，形成在该接触孔中与源电极及漏电极89a中的一方接触的迭层布线93b及93c。图14C相当于沿图16C的A-B线的剖视图。另外，布线93b及93c是连接形成于相邻像素的源电极或漏电极的布线。
然后，如图15所示，形成在接触孔中与源电极及漏电极89a中的另一方接触的像素电极77。这里，作为像素电极77，在通过溅射法形成ITO之后将抗蚀剂涂敷在ITO上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻ITO，以形成像素电极77。图15相当于沿图16D的A-B线的剖视图。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管。沟道蚀刻型薄膜晶体管的制造步骤数少，并可以降低成本。另外，通过使用微晶半导体膜构成沟道形成区域，可以得到1至20cm2/V·sec的场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关用组件、以及形成扫描线(栅极线)一侧的驱动电路的组件。
此外，虽然在图1A至图16D中示出了源电极及漏电极的端部与源区及漏区的端部彼此错开的薄膜晶体管，但是不局限于此。
在图2C中，也可以在形成源电极及漏电极71a至71c之后，去除抗蚀剂掩模66，并将源电极及漏电极71a至71c用作掩模来蚀刻添加有赋予一导电类型的杂质元素的半导体膜63。其结果，如图17所示那样可以形成源电极及漏电极71a至71c与源区及漏区89的端部一致的薄膜晶体管。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管。沟道蚀刻型薄膜晶体管的制造步骤数少，并可以降低成本。另外，通过使用微晶半导体膜构成沟道形成区域，可以得到1至20cm2/V·sec的场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关用组件、以及形成扫描线(栅极线)一侧的驱动电路的组件。
下面，参照图18A至图19说明与上述方式不相同的薄膜晶体管的制造方法。与图1A至图17所示的步骤不相同，这里示出形成沟道保护型薄膜晶体管代替沟道蚀刻型薄膜晶体管的方式。
与图1A和1B同样地，在衬底50上形成导电膜，并通过使用抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。该抗蚀剂掩模通过在导电膜上涂敷抗蚀剂并进行利用第一光掩模的光刻步骤而形成。然后，在栅电极51上依次形成栅极绝缘膜52a及52b、微晶半导体膜。接着，通过将激光束照射到微晶半导体膜，形成LPSAS膜53b。接着，在LPSAS膜53b上形成缓冲层54(参照图18A)。
接着，在缓冲层54上形成绝缘膜94。接着，在绝缘膜94上涂敷抗蚀剂，然后通过进行利用第二光掩模的光刻步骤，形成抗蚀剂掩模95。绝缘膜94通过使用氮化硅、氮氧化硅、氧化硅、氧氮化硅并使用溅射法或CVD法等而形成。
接着，通过使用抗蚀剂掩模95蚀刻绝缘膜94，如图18B所示那样形成沟道保护膜97。还可以采用如下方法代替上述通过光刻步骤形成沟道保护膜97的方法：将包含聚酰亚胺、丙烯酸、或硅氧烷的组成物喷射并焙烧，以形成沟道保护膜97。
然后，依次形成添加有赋予一导电类型的杂质元素的半导体膜55、以及导电膜56a至56c。接着，在导电膜56c上涂敷抗蚀剂，然后通过利用第三光掩模的光刻步骤，形成抗蚀剂掩模98。
接着，通过使用抗蚀剂掩模98，将导电膜56a至56c、添加有赋予一导电类型的杂质元素的半导体膜55、缓冲层54、LPSAS膜53b蚀刻并分离。其结果，如图18C所示那样形成LPSAS膜61、缓冲层62、源区及漏区100、以及源电极及漏电极99a至99c。
通过上述步骤，可以形成沟道保护型薄膜晶体管。此外，在图18A至18C中，通过干蚀刻对导电膜56a至56c、添加有赋予一导电类型的杂质元素的半导体膜55进行蚀刻，因此源电极及漏电极99a至99c的端部与源区及漏区100的端部一致。
另外，如图19所示，通过采用湿蚀刻，可以以各向同性的方式蚀刻导电膜56a至56c以形成源电极及漏电极99d至99f。在此情况下，源电极及漏电极99d至99f的端部与源区及漏区100的端部不一致，而且源区及漏区100向源电极及漏电极99d至99f的外侧突出。
通过采用本实施方式，可以制造电特性的可靠性高的薄膜晶体管。另外，可以制造具有电特性良好且可靠性高的薄膜晶体管的组件衬底。
实施方式2
在本实施方式中，示出具有实施方式1所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。
首先，对VA(Vertical Alignment：垂直取向)型液晶显示装置进行描述。VA型液晶显示装置是指一种控制液晶面板的液晶分子的排列的方式。VA型液晶显示装置是当没有施加电压时液晶分子朝垂直于面板表面的方向的方式。在本实施方式中，特别地，将像素分成几个区域(子像素)，并分别将分子向不同的方向推倒。这称为多区域(multi domain)化或多区域设计。在下面的说明中，对考虑多区域设计的液晶显示装置进行说明。
图24及图25分别示出像素电极及对置电极。图24是形成有像素电极的衬底一侧的平面图，并将沿A-B线的截面结构示出于图23。图25是形成有对置电极的衬底一侧的平面图。下面，参照这些附图进行说明。
图23示出衬底600和对置衬底601重迭且注入了液晶的状态，在该衬底600上形成有TFT628、与TFT628连接的像素电极624、以及保持电容部630，并在该对置衬底601上形成有对置电极640等。
在对置衬底601的形成间隔物642的位置上形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638、以及对置电极640。通过该结构，用于控制液晶取向的突起644和间隔物642的高度彼此不同。在像素电极624上形成有取向膜648，与此同样地在对置电极640上形成有取向膜646。在此之间形成有液晶层650。
至于间隔物642，这里示出柱状间隔物，但是也可以散布珠状间隔物。再者，可以在形成在衬底600上的像素电极624上形成间隔物642。
在衬底600上形成有TFT628、与它连接的像素电极624、以及保持电容部630。像素电极624通过贯穿覆盖TFT628、布线618及保持电容部630的绝缘膜620、覆盖绝缘膜620的第三绝缘膜622的接触孔623连接到布线618。可以将实施方式1所示的薄膜晶体管适用于TFT628。另外，保持电容部630由与TFT628的栅极布线602同时形成的第一电容布线604、栅极绝缘膜606、以及与布线616及618同时形成的第二电容布线617构成。
像素电极624、液晶层650、以及对置电极640重迭，从而形成液晶组件。
图24示出衬底600上的结构。像素电极624通过使用实施方式1所示的材料来形成。在像素电极624中设置有狭缝625。狭缝625是为了控制液晶取向的。
图24所示的TFT629、与它连接的像素电极626及保持电容部631可以与TFT628、像素电极624及保持电容部630同样地形成。TFT628和TFT629都连接到布线616。所述液晶面板的像素由像素电极624及像素电极626构成。像素电极624及像素电极626是子像素。
图25示出对置衬底一侧的结构。在遮光膜632上形成有对置电极640。对置电极640优选由与像素电极624同样的材料构成。在对置电极640上形成有用于控制液晶取向的突起644。另外，根据遮光膜632的位置形成有间隔物642。
图26示出上述像素结构的等效电路。TFT628和TFT629都连接到栅极布线602、布线616。在此情况下，通过使第一电容布线604和电容布线605的电位不相同，可以使液晶组件651和液晶组件652进行不同的动作。就是说，通过分别控制第一电容布线604和电容布线605的电位，来精密地控制液晶的取向并且扩大视角。
当对设置有狭缝625的像素电极624施加电压时，在狭缝625附近发生电场的应变(倾斜电场)。通过互相咬合地配置所述狭缝625和对置衬底601一侧的突起644，有效地产生倾斜电场来控制液晶的取向，从而根据其位置使液晶具有彼此不同的取向方向。就是说，通过进行多区域化来扩大液晶面板的视角。
参照图27至图30说明与上述不同的VA型液晶显示装置。
图27及图28示出VA型液晶面板的像素结构。图28是衬底600的平面图，而图27示出沿Y-Z线的截面结构。下面，参照上述两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极，并且各个像素电极连接到TFT。各个TFT由不同的栅极信号驱动。就是说，在以多区域方式设计的像素中，具有独立控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中通过布线618连接到TFT628。像素电极626在接触孔627中通过布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以便能够提供不同的栅极信号。另一方面，TFT628和TFT629共同使用用作数据线的布线616。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628和TFT629。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626被形成为围绕呈V字状扩大的像素电极624的外侧。通过使用TFT628及TFT629使施加到像素电极624和像素电极626的电压时序不相同，来控制液晶的取向。图30示出了该像素结构的等效电路。TFT628连接到栅极布线602，而TFT629连接到栅极布线603。通过对栅极布线602和栅极布线603施加不同的栅信号，可以使TFT628和TFT629的动作时序互不相同。
在对置衬底601上形成有遮光膜632、第二着色层636、对置电极640。此外，第二着色层636和对置电极640之间形成平坦化膜637，以便防止液晶取向的错乱。图29示出对置衬底一侧的结构。不同的像素共同使用对置电极640，并且该对置电极640形成有狭缝641。通过互相咬合地配置所述狭缝641和在像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据其位置使液晶具有彼此不同的取向方向，从而扩大视角。
像素电极624、液晶层650、以及对置电极640重迭，从而形成第一液晶组件。像素电极626、液晶层650、以及对置电极640重迭，从而形成第二液晶组件。另外，采用在一个像素中设置有第一液晶组件及第二液晶组件的多区域化结构。
下面，示出横向电场方式的液晶显示装置。横向电场方式是指通过对单元内的液晶分子沿水平方向施加电场来驱动液晶以便显示灰度的方式。通过横向电场方式，可以使视角增大到大约180度。在下面的说明中，对采用横向电场方式的液晶显示装置进行说明。
图31示出衬底600和对置衬底601重迭且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624，而在该对置衬底601上形成有遮光膜632、第二着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在对置衬底601上设置有像素电极。在衬底600和对置衬底601之间形成有液晶层650。
在衬底600上形成有第一像素电极607、与第一像素电极607连接的电容布线604、以及实施方式1所示的TFT628。第一像素电极607可以使用与实施方式1所示的像素电极77同样的材料。另外，第一像素电极607形成为实质上分割成像素形状的形状。栅极绝缘膜606形成在第一像素电极607及电容布线604上。
在栅极绝缘膜606上形成TFT628的布线616及618。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区或漏区610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与第二像素电极624连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔连接到布线618的第二像素电极624。像素电极624由与实施方式1所示的像素电极77同样的材料构成。
如上所述，在衬底600上形成TFT628、以及与它连接的第一像素电极624。另外，保持电容形成在第一像素电极607和第二像素电极624之间。
图32是示出像素电极的结构的平面图。在像素电极624中设置狭缝625。该狭缝625用来控制液晶的取向。在此情况下，电场发生在第一像素电极607和第二像素电极624之间。在第一像素电极607和第二像素电极624之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50至200nm，该厚度与2至10μm的液晶层的厚度相比十分薄，因此在实质上沿平行于衬底600的方向(水平方向)发生电场。该电场控制液晶的取向。通过利用该实质上平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。而且，第一像素电极607和第二像素电极624都是透光电极，因此可以提高开口率。
下面，示出横向电场方式的液晶显示装置的其它例子。
图33及图34示出IPS型液晶显示装置的像素结构。图34是平面图，而图33示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
图33示出衬底600和对置衬底601重迭且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624，而在该对置衬底601上形成有遮光膜632、第二着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在对置衬底601上设置有像素电极。在衬底600和对置衬底601之间形成有液晶层650。
在衬底600上形成有公共电位线609、以及实施方式1所示的TFT628。公共电位线609可以与TFT628的栅极布线602同时形成。另外，第二像素电极624形成为实质上分割成像素形状的形状。
TFT628的布线616及618形成在栅极绝缘膜606上。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区或漏区610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与第二像素电极624连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔623连接到布线618的第二像素电极624。像素电极624由与实施方式1所示的像素电极77同样的材料构成。如图34所示，像素电极624形成为与在形成公共电位线609时一同形成的梳形电极产生横向电场。而且，像素电极624的梳齿部分和在形成公共电位线609时一同形成的梳形电极互相咬合。
当在施加到像素电极624的电位和公共电位线609的电位之间产生电场时，该电场控制液晶的取向。通过利用该实质上平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。
如上所述，在衬底600上形成TFT628、以及与它连接的像素电极624。另外，保持电容通过在公共电位线609和电容电极615之间形成栅极绝缘膜606而形成。电容电极615和像素电极624通过接触孔633连接。
下面，示出TN型液晶显示装置的方式。
图35及图36示出TN型液晶显示装置的像素结构。图36是平面图，而图35示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
像素电极624在接触孔623中通过布线618连接到TFT628。用作数据线的布线616与TFT628连接。TFT628可以适当地使用实施方式1所示的任何TFT。
像素电极624通过使用实施方式1所示的像素电极77而形成。
在对置衬底601上形成有遮光膜632、第二着色膜636、以及对置电极640。而且，在第二着色膜636和对置电极640之间形成有平坦化膜637，以防止液晶的取向混乱。液晶层650形成在像素电极624和对置电极640之间。
像素电极624、液晶层650、以及对置电极640重迭，从而形成液晶组件。
对置电极640可以适当地使用与像素电极77同样的材料。像素电极624、液晶层650、以及对置电极640重迭，从而形成液晶组件132。
另外，可以在衬底600或对置衬底601上形成有彩色滤光片或用来防止向错(disclination)的遮蔽膜(黑矩阵)等。而且，将偏振片贴合在与衬底600的形成有薄膜晶体管的面相反一侧的面上，并将偏振片贴合在与对置衬底601的形成有对置电极640的面相反一侧的面上。
通过上述步骤，可以制造液晶显示装置。本实施方式的液晶显示装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该液晶显示装置的对比度高且可见度高。
实施方式3
下面，参照图9A至图11B及图37A和37B说明发光装置作为显示装置的一个方式。这里，以利用电致发光的发光组件示出发光装置。利用电致发光的发光组件是以发光材料是有机化合物还是无机化合物来区分的。一般，前者称为有机EL组件而后者称为无机EL组件。另外，这里参照图9A至图11B作为薄膜晶体管的制造步骤，但是也可以适当地参照图1A至图8D及图12A至图19。
关于有机EL组件，当电压施加到发光组件时，电子和空穴从一对电极注入到包含发光有机化合物的层中，并电流流动。而且，通过那些载流子(电子和空穴)复合，发光有机化合物形成了激发态，并且当该激发态返回基态时发出光。由于这种机制，将这种发光组件称为电流激发发光组件。
无机EL组件根据其组件结构，被分为分散型无机EL组件和薄膜型无机EL组件。分散型无机EL组件具有将发光材料的粒子分散在粘结剂中的发光层，其发光机制为利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL组件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机制为利用金属离子的内壳层电子跃迁的局部存在型发光。这里，举出有机EL组件作为发光组件进行说明。另外，虽然举出图10A至10C所示的沟道蚀刻型薄膜晶体管作为控制发光组件的驱动的薄膜晶体管，但是也可以适当地使用沟道保护型薄膜晶体管。
通过图9A至图11B所示的步骤，如图37A和37B所示那样在衬底50上形成薄膜晶体管83及86，并在薄膜晶体管83及86上形成用作保护膜的绝缘膜76。接着，在绝缘膜76上形成平坦化膜111，并在平坦化膜111上形成与薄膜晶体管86的源电极或漏电极连接的像素电极112。
平坦化膜111优选使用丙烯酸、聚酰亚胺、聚酰胺等有机树脂、或硅氧烷而形成。
在图37A中，因为像素的薄膜晶体管为n型，所以作为像素电极112优选使用阴极，与此相反，当像素的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的已知的材料如Ca、Al、CaF、MgAg、AlLi等。
其次，如图37B所示，在平坦化膜111及像素电极112的端部上形成隔离墙113。隔离墙113具有开口部，在该开口部中露出像素电极112。隔离墙113使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷而形成。尤其是，优选使用感旋光性的材料，并在像素电极上形成开口部，该开口部的侧壁具有以连续的曲率形成的倾斜面。
其次，以在隔离墙113的开口部中接触像素电极112的方式形成发光层114。发光层114既可以由单独层构成，又可以由多层的迭层构成。
以覆盖发光层114的方式形成使用阳极材料的共同电极115。共同电极115可以通过使用由在实施方式1中作为像素电极77举出的具有透光性的导电材料构成的透光导电膜而形成。作为共同电极115，上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图37B中，作为共同电极115使用ITO。在隔离墙113的开口部中，通过像素电极112、发光层114、共同电极115彼此重迭，形成发光组件117。然后，优选在共同电极115及隔离墙113上形成保护膜116，以便防止氧、氢、水分、二氧化碳等浸入到发光组件117中。作为保护膜116，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，实际上当完成图37B的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(层压薄膜、紫外线硬化树脂薄膜等)或覆盖材料来封装(密封)。
接下来，对发光组件的结构将参照图38A至38C进行说明。在此，举出驱动TFT为n型的情况作为一例，对像素的截面结构进行说明。
为了取出发光，发光组件的阳极和阴极中的至少一个是透明的即可。薄膜晶体管及发光组件形成在衬底上。存在具有顶部发射结构、底部发射结构和双面发射结构的发光组件，其中顶部发射结构通过与衬底相对表面取出发射的光，其中底部发射结构通过衬底一侧的表面取出发射的光，其中双面发射结构通过衬底一侧的表面和与衬底相对表面取出发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光组件。
对具有顶部发射结构的发光组件参照图38A进行说明。
在图38A中示出当驱动TFT7001为n型且从发光组件7002发射的光传输到阳极7005一侧时的像素的剖视图。在图38A中，发光组件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层迭有EL层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。EL层7004既可以由单独层构成，又可以由多层的迭层构成。在由多层构成的情况下，在阴极7003上按顺序层迭电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。此外，不需要一定设置所有的这些层。阳极7005使用透过光的透光导电材料而形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有EL层7004的区域相当于发光组件7002。在图38A所示的像素中，如空心箭头所示，从发光组件7002发射的光发射到阳极7005一侧。
接下来，对具有底部发射结构的发光组件将参照图38B进行说明。图38B示出当驱动TFT7011为n型且从发光组件7012发射的光发射到阴极7013一侧时的像素的剖视图。在图38B中，在与驱动TFT7011电连接的透光导电材料7017上形成有发光组件7012的阴极7013，在阴极7013上按顺序层迭有EL层7014、阳极7015。此外，在阳极7015具有透光性的情况下，可以以覆盖阳极7015上的方式形成有用于反射光或遮光的屏蔽膜7016。与图38A相同，阴极7013只要是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚度设定为透过光的膜厚度(优选大约为5nm至30nm)。例如，可以使用膜厚度为20nm的Al作为阴极7013。而且，与图38A相同，EL层7014既可以由单独层构成，又可以由多层的迭层构成。阳极7015不必要透过光，但是与图38A相同，可以使用透光导电材料而形成。屏蔽膜7016可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加黑色颜料的树脂等。
由阴极7013及阳极7015夹有EL层7014的区域相当于发光组件7012。在图38B所示的像素中，如空心箭头所示，从发光组件7012发射的光发射到阴极7013一侧。
其次，对具有双面发射结构的发光组件，使用图38C进行说明。在图38C中，在与驱动TFT7021电连接的透光导电材料7027上形成有发光组件7022的阴极7023，在阴极7023上按顺序层迭有EL层7024、阳极7025。与图38A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚度设定为透过光的膜厚度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图38A相同，EL层7024既可以由单独层构成，又可以由多层的迭层构成。与图38A相同，阳极7025可以使用透过光的透光导电材料而形成。
阴极7023、EL层7024、阳极7025彼此重迭的区域相当于发光组件7022。在图38C所示的像素中，如空心箭头所示，从发光组件7022发射的光发射到阳极7025一侧和阴极7023一侧的双方。
这里，说明了有机EL组件作为发光组件，但是也可以设置无机EL组件作为发光组件。
此外，虽然在本实施方式中示出控制发光组件的驱动的薄膜晶体管(驱动TFT)和发光组件电连接的一例，但是也可以采用在驱动TFT和发光组件之间连接有电流控制TFT的结构。
此外，本实施方式所示的发光装置不限于图38A至38C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
通过上述步骤，可以制造发光装置。本实施方式的发光装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该发光装置的对比度高且可见度高。
实施方式4
下面，示出作为本发明的显示装置的一个方式的显示面板的结构。
在图39A中示出另外仅形成信号线驱动电路6013且与在衬底6011上形成的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成。通过由其迁移率高于将微晶半导体膜用于沟道形成区域的薄膜晶体管的晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率被要求高于扫描线驱动电路的驱动频率。此外，信号线驱动电路6013可以为使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。
此外，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图39B中表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的液晶显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。
另外，也可以使用将微晶半导体膜用于沟道形成区域的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其它部分且与像素部电连接。在图39C中表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另外形成在不同的衬底上，而彼此贴合的液晶显示装置面板的方式。像素部6032及扫描线驱动电路6034使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。
如图39A至39C所示，可以在与像素部相同的衬底上使用将微晶半导体膜用于沟道形成区域的薄膜晶体管形成本发明的液晶显示装置的驱动电路的一部分或全部。
此外，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的C0G方法、引线键合方法、或TAB方法等。此外，连接的位置只要是能够电连接，就不限于图39A至39C所示的位置。另外，也可以另外形成控制器、CPU、存储器等而连接。
此外，在本发明中使用的信号线驱动电路不局限于仅具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，还可以具有缓冲器、电平转移电路、源极跟随器等其它电路。另外，不需要一定设置移位寄存器和模拟开关，例如既可以使用像译码器电路那样的可以选择信号线的其它电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
图42示出本发明的液晶显示装置的框图。图42所示的显示装置包括具有多个具备显示组件的像素的像素部700、选择每个像素的扫描线驱动电路702、以及控制视频信号输入到被选择的像素的信号线驱动电路703。
在图42中信号线驱动电路703具有移位寄存器704、模拟开关705。对移位寄存器704输入时钟信号(CLK)、起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器704中生成定时信号，而输入到模拟开关705。
另外，将视频信号(video signal)供给给模拟开关705。根据输入的定时信号，模拟开关705取样视频信号，并供给给信号线。
接下来，对扫描线驱动电路702的结构进行说明。扫描线驱动电路702具有移位寄存器706、缓冲器707。此外，根据情况也可以具有电平转移电路。在扫描线驱动电路702中，通过对移位寄存器706输入时钟信号(CLK)及起始脉冲信号(SP)生成选择信号。生成了的选择信号在缓冲器707中被缓冲放大，而供给给对应的扫描线。一条线上的像素所具有的晶体管的栅极连接到扫描线。而且，需要使一条线上的像素的晶体管同时导通，因此采用能够流过大电流的缓冲器707。
关于全彩色液晶显示装置，在将对应于R(红)、G(绿)、B(蓝)的视频信号按顺序取样而供给给对应的信号线的情况下，用于连接移位寄存器704和模拟开关705的端子数目相当于用于连接模拟开关705和像素部700的信号线的端子数目的三分之一左右。因此，通过将模拟开关705形成在与像素部700相同的衬底上，与将模拟开关705形成在与像素部700不同的衬底上时相比，可以减少用于连接另外形成的衬底的端子数目，并且抑制连接不良的发生比例，从而可以提高成品率。
图42所示的扫描线驱动电路702具有移位寄存器706及缓冲器707，但是扫描线驱动电路702也可以由移位寄存器706构成。
图42所示的结构只是本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。
下面，参照图43及图44说明包括同一极性的将LPSAS膜用于沟道形成区域的薄膜晶体管的移位寄存器的一个方式。图43示出本实施方式的移位寄存器的结构。图43所示的移位寄存器由多个触发器701-i(触发器701-1至触发器701-n中的任何一个)构成。另外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号而工作。
对图43所示的移位寄存器的连接关系进行说明。关于图43所示的移位寄存器的第i级触发器701-i(触发器701-1至触发器701-n中的任何一个)，图44所示的第一布线501连接到第七布线717-i-1，图44所示的第二布线502连接到第七布线717-i+1，图44所示的第三布线503连接到第七布线717-i，并且图44所示的第六布线506连接到第五布线715。
至于图44所示的第四布线504，在第奇数级的触发器中连接到第二布线712，并在第偶数级的触发器中连接到第三布线713。图44所示的第五布线505连接到第四布线714。
另外，第一级触发器701-1的图44所示的第一布线501连接到第一布线711，第n级触发器701-n的图44所示的第二布线502连接到第六布线716。
另外，可以将第一布线711、第二布线712、第三布线713、第六布线716分别称为第一信号线、第二信号线、第三信号线、第四信号线。还可以将第四布线714、第五布线715分别称为第一电源线、第二电源线。
图44示出图43所示的触发器的详细结构。图44所示的触发器具有第一薄膜晶体管171、第二薄膜晶体管172、第三薄膜晶体管173、第四薄膜晶体管174、第五薄膜晶体管175、第六薄膜晶体管176、第七薄膜晶体管177、以及第八薄膜晶体管178。在本实施方式中，第一薄膜晶体管171、第二薄膜晶体管172、第三薄膜晶体管173、第四薄膜晶体管174、第五薄膜晶体管175、第六薄膜晶体管176、第七薄膜晶体管177、以及第八薄膜晶体管178为n沟道型晶体管，而且当栅极-源极之间的电压(Vgs)超过阈值电压(Vth)时，成为导通状态。
下面，示出图43所示的触发器的连接结构。
第一薄膜晶体管171的第一电极(源电极及漏电极中的一方)连接到第四布线504，而第一薄膜晶体管171的第二电极(源电极及漏电极中的另一方)连接到第三布线503。
第二薄膜晶体管172的第一电极连接到第六布线506，而第二薄膜晶体管172的第二电极连接到第三布线503。
第三薄膜晶体管173的第一电极连接到第五布线505，第三薄膜晶体管173的第二电极连接到第二薄膜晶体管172的栅电极，并且第三薄膜晶体管173的栅电极连接到第五布线505。
第四薄膜晶体管174的第一电极连接到第六布线506，第四薄膜晶体管174的第二电极连接到第二薄膜晶体管172的栅电极，并且第四薄膜晶体管174的栅电极连接到第一薄膜晶体管171的栅电极。
第五薄膜晶体管175的第一电极连接到第五布线505，第五薄膜晶体管175的第二电极连接到第一薄膜晶体管171的栅电极，并且第五薄膜晶体管175的栅电极连接到第一布线501。
第六薄膜晶体管176的第一电极连接到第六布线506，第六薄膜晶体管176的第二电极连接到第一薄膜晶体管171的栅电极，并且第六薄膜晶体管176的栅电极连接到第二薄膜晶体管172的栅电极。
第七薄膜晶体管177的第一电极连接到第六布线506，第七薄膜晶体管177的第二电极连接到第一薄膜晶体管171的栅电极，并且第七薄膜晶体管177的栅电极连接到第二布线502。第八薄膜晶体管178的第一电极连接到第六布线506，第八薄膜晶体管178的第二电极连接到第二薄膜晶体管172的栅电极，并且第八薄膜晶体管178的栅电极连接到第一布线501。
另外，将第一薄膜晶体管171的栅电极、第四薄膜晶体管174的栅电极、第五薄膜晶体管175的第二电极、第六薄膜晶体管176的第二电极、以及第七薄膜晶体管177的第二电极的连接部分称为节点143。再者，将第二薄膜晶体管172的栅电极、第三薄膜晶体管173的第二电极、第四薄膜晶体管174的第二电极、第六薄膜晶体管176的栅电极、以及第八薄膜晶体管178的第二电极的连接部分称为节点144。
另外，可以将第一布线501、第二布线502、第三布线503、第四布线504分别称为第一信号线、第二信号线、第三信号线、第四信号线。还可以将第五布线505、第六布线506分别称为第一电源线、第二电源线。
图45示出图44所示的触发器的俯视图的一个例子。
导电膜901包括用作第一薄膜晶体管171的第一电极的部分，并通过与像素电极同时形成的布线951连接到第四布线504。
导电膜902包括用作第一薄膜晶体管171的第二电极的部分，并通过与像素电极同时形成的布线952连接到第三布线503。
导电膜903包括用作第一薄膜晶体管171的栅电极及第四薄膜晶体管174的栅电极的部分。
导电膜904包括用作第二薄膜晶体管172的第一电极、第六薄膜晶体管176的第一电极、第四薄膜晶体管174的第一电极、以及第八薄膜晶体管178的第一电极的部分，并与第六布线506连接。
导电膜905包括用作第二薄膜晶体管172的第二电极的部分，并通过与像素电极同时形成的布线954连接到第三布线503。
导电膜906包括用作第二薄膜晶体管172的栅电极及第六薄膜晶体管176的栅电极的部分。
导电膜907包括用作第三薄膜晶体管173的第一电极的部分，并通过布线955连接到第五布线505。
导电膜908包括用作第三薄膜晶体管173的第二电极及第四薄膜晶体管174的第二电极的部分，并通过与像素电极同时形成的布线956连接到导电膜906。
导电膜909包括用作第三薄膜晶体管173的栅电极的部分，并通过布线955连接到第五布线505。
导电膜910包括用作第五薄膜晶体管175的第一电极的部分，并通过与像素电极同时形成的布线959连接到第五布线505。
导电膜911包括用作第五薄膜晶体管175的第二电极及第七薄膜晶体管177的第二电极的部分，并通过与像素电极同时形成的布线958连接到导电膜903。
导电膜912包括用作第五薄膜晶体管175的栅电极的部分，并通过与像素电极同时形成的布线960连接到第一布线501。
导电膜913包括用作第六薄膜晶体管176的第二电极的部分，并通过与像素电极同时形成的布线957连接到导电膜903。
导电膜914包括用作第七薄膜晶体管177的栅电极的部分，并通过与像素电极同时形成的布线962连接到第二布线502。
导电膜915包括用作第八薄膜晶体管178的栅电极的部分，并通过与像素电极同时形成的布线961连接到导电膜912。
导电膜916包括用作第八薄膜晶体管178的第二电极的部分，并通过与像素电极同时形成的布线953连接到导电膜906。
微晶半导体膜981至988的一部分，分别用作第一薄膜晶体管至第八薄膜晶体管的沟道形成区域。
图42至图44所示的电路由将LPSAS膜用于沟道形成区域的晶体管构成的液晶显示装置能够使电路进行高速工作。例如，当对将非晶半导体膜用于沟道形成区域的情况和将LPSAS膜用于沟道形成区域的情况进行比较时，将LPSAS膜用于沟道形成区域的晶体管的迁移率高，因此可以提高驱动电路(例如扫描线驱动电路702的移位寄存器706)的驱动频率。由于能够使扫描线驱动电路702进行高速工作，所以可以实现提高帧频率或黑屏***等。
在提高帧频率的情况下，优选与图像的运动方向相应地产生屏幕的数据。就是说，优选进行运动补偿来内插数据。这样，通过提高帧频率并内插图像数据，可以改善动画的显示特性并可以进行平滑的显示。例如，通过将帧频率设定为2倍(例如120Hz、100Hz)以上，更优选为4倍(例如480Hz、400Hz)以上，可以减少动画中的图像模糊或视觉残留。在此情况下，还通过以提高驱动频率的方式使扫描线驱动电路702工作，可以提高帧频率。
在进行黑屏***的情况下，采用能够将图像数据或成为黑色显示的数据提供给像素部700的方式。其结果，成为与脉冲驱动类似的方式，并可以减少视觉残留。在此情况下，还通过以提高驱动频率的方式使扫描线驱动电路702工作，可以进行黑屏***。
再者，通过增大扫描线驱动电路702的薄膜晶体管的沟道宽度，或者配置多个扫描线驱动电路，等等，可以实现更高的帧频率。例如，可以将帧频率设定为8倍(例如960Hz、800Hz)以上。在配置多个扫描线驱动电路的情况下，通过将用来驱动第偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动第奇数行的扫描线的扫描线驱动电路配置在相反的一侧，可以实现提高帧频率。作为一个例子，第二薄膜晶体管172的沟道宽度优选为300μm以上，更优选为1000μm以上。
通过使用将微晶半导体用于沟道形成区域的晶体管构成图42至图44所示的电路，可以缩小布局面积。由此，可以缩小作为显示装置的一个例子的液晶显示装置的边框。例如，当对将非晶半导体膜用于沟道形成区域的情况和将LPSAS膜用于沟道形成区域的情况进行比较时，将LPSAS膜用于沟道形成区域的晶体管的迁移率高，因此可以缩小晶体管的沟道宽度。其结果，可以实现液晶显示装置的窄边框化。作为一个例子，第二薄膜晶体管172的沟道宽度优选为3000μm以下，更优选为2000μm以下。
关于图44所示的第二薄膜晶体管172，将低电平的信号输出到第三布线503的期间长。在该期间中，第二薄膜晶体管172一直处于导通状态。因此，高应力被施加到第二薄膜晶体管172，从而其晶体管特性容易退化。若晶体管特性退化，则阈值电压逐渐上升。其结果，电流值下降。因此，为了即使晶体管退化也能够提供充分的电流，优选地是，第二薄膜晶体管172的沟道宽度大。或者，优选进行补偿，以实现即使晶体管退化也不影响到电路工作。例如，优选与第二薄膜晶体管172并联地配置晶体管并使它们交替处于导通状态，以不容易受到退化的影响。
当对将非晶半导体膜用于沟道形成区域的情况和将LPSAS膜用于沟道形成区域的情况进行比较时，将LPSAS膜用于沟道形成区域的晶体管不容易退化。因此，在将LPSAS膜用于沟道形成区域的情况下，可以缩小晶体管的沟道宽度。或者，即使不配置对退化的补偿用电路，也可以正常地工作。因此，可以缩小布局面积。
实施方式5
接下来，对相当于本发明的显示装置的一个方式的液晶显示面板的外观及截面，使用图46A和46B进行说明。图46A是通过使用密封剂4005将形成在第一衬底4001上的具有LPSAS膜的薄膜晶体管4010及液晶组件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，图46B相当于沿图46A的A-A′的剖视图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有将多晶半导体膜用于沟道形成区域的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由将单晶半导体用于沟道形成区域的晶体管形成信号线驱动电路并贴合。图46A和46B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图46B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于将LPSAS膜用于沟道形成区域的薄膜晶体管。
另外，液晶组件4013所具有的像素电极4030与薄膜晶体管4010通过布线4040电连接。液晶组件4013的对置电极4031形成在第二衬底4006上。像素电极4030、对置电极4031、以及液晶4008重迭的部分相当于液晶组件4013。
此外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(代表为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜、或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹有铝箔的结构的薄片。
另外，球状的隔离物4035用于控制像素电极4030和对置电极4031之间的距离(单元间隙)而设置。此外，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与液晶组件4013所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4040相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
此外，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
此外，图46A和46B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其它实施方式所记载的结构组合而实施。
实施方式6
接下来，对相当于本发明的显示装置的一个方式的发光显示面板的外观及截面，使用图47A和47B进行说明。图47A是通过使用密封剂将形成在第一衬底上的使用LPSAS膜的薄膜晶体管及发光组件密封在第一衬底与第二衬底之间的面板的俯视图，图47B相当于沿图47A的A-A′的剖视图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与填料4007一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有将多晶半导体膜用于沟道形成区域的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由将单晶半导体用于沟道形成区域的晶体管形成信号线驱动电路并贴合。图47B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图47B例示包含于像素部4002的薄膜晶体管4010。此外，在本实施方式中，虽然假定了薄膜晶体管4010为驱动TFT，但是薄膜晶体管4010既可以为电流控制TFT，又可以为擦除TFT。薄膜晶体管4010相当于将LPSAS膜用于沟道形成区域的薄膜晶体管。
另外，发光组件4011所具有的像素电极4030与薄膜晶体管4010的源电极或漏电极4040连接。在本实施方式中，发光组件4011的具有透光性的导电膜4012形成在像素电极4030上，其中间夹着发光层。此外，发光组件4011的结构不局限于本实施方式所示的结构。根据从发光组件4011取出的光的方向或薄膜晶体管4010的极性等，可以适当地改变发光组件4011的结构。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，虽然在图47B的剖视图中不示出，但是通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与发光组件4011所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4040相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
位于从发光组件4011取出光的方向的衬底必须为透明。在此情况下，使用玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4007除了氮或氩等惰性气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光组件的射出表面上适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
此外，图47A和47B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其它实施方式所记载的结构组合而实施。
实施方式7
根据本发明而获得的显示装置等可以用于有源矩阵型显示装置模块。换句话说，其显示部分安装有上述模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航***、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图40A至40D示出了其一例。
图40A表示电视装置。如图40A所示，可以将显示模块组装在框体中来完成电视装置。将安装了FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其它附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图40A所示，在框体2001中组装利用了显示组件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，也可以采用视角优良的发光显示面板形成主画面2003，并且采用能够以低耗电量进行显示的液晶显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用液晶显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
图41是电视装置的主要结构的框图。像素部921形成在显示面板900上。也可以采用COG方法将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其它外部电路的结构，在该视频信号的输入一侧具有视频信号放大电路925、视频信号处理电路926、控制电路927等。其中，视频信号放大电路925放大调谐器924所接收信号中的视频信号，视频信号处理电路926将从视频信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的色信号，控制电路927将该视频信号转换成驱动器IC输入规格。控制电路927将信号输出到扫描线侧和信号线侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并经音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收有关接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图40B表示便携式电话机2301的一例。该便携式电话机2301包括显示部2302、操作部2303等而构成。在显示部2302中，应用上述实施方式所说明的显示装置，从而可以提高批量生产性。
另外，图40C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的显示装置，可以提高批量生产性。
图40D是桌照明灯，其包括照明部分2501、灯罩2502、可变臂2503、支座2504、基座2505和电源2506。对于照明部分2501，使用本发明的发光装置来制造桌照明灯。此外，照明灯包括固定到天花板上的照明灯和壁挂照明灯等。通过应用上述实施方式所示的显示装置，可以提高批量生产性，并可以提供廉价的桌照明灯。
实施例1
图48至图50示出如下测量结果，即对当在玻璃衬底上形成微晶硅膜并将激光束照射到微晶硅膜时的激光束能量密度、以及所形成的硅膜的表面形状、结晶性、和表面凹凸进行测量而得到的结果。
在玻璃衬底上形成10nm厚的微晶硅膜，其成膜条件如下：RF电源频率为13.56MHz，RF电源功率为100W，成膜温度为280℃，氢流量和硅烷气体流量的比为100∶1，并且压力为280Pa。
接着，将受激准分子激光束(波长308nm)照射到微晶硅膜。表1示出此时的能量密度和样品的对应表。
[表1]
样品 样品1 样品2 样品3 样品4 样品5 样品6 样品7 样品8 样品9 样品10
能量密度(mJ/cm2) 248 268 291 315 342 370 401 433 467 502
图48示出通过使用扫描电子显微镜(SEM)观察了样品1至1 0的表面状态的结果。在上段中示出各样品的放大率20000倍的SEM图像，并在下段中示出各样品的放大率300000倍的SEM图像。
样品1至5的表面状态与不被照射激光束的微晶硅膜同样，微晶的尺寸为几十nm。
从样品6至8的SEM图像可知，形成有大小不均匀的微晶。
从样品9及10的SEM图像可知，晶粒变大，晶粒的尺寸为100nm以上。
如上所述，可知微晶硅膜不熔化的激光束的能量密度为248至342mJ/cm2。
图49A是拉曼光谱，示出对样品1至10的光谱进行比较的测量结果。非晶硅的峰值位置为480cm-1，多晶硅的峰值为515至518cm-1，并且单晶硅的峰值为520.5cm-1。
样品1及2在450至500cm-1中呈现宽峰，因此包含非晶硅。样品3至10在515至518cm-1中呈现峰值。另外，随着激光束的能量密度上升，半宽(FWHM)变狭并且结晶性提高。
图49B示出激光束的能量密度、以及LPSAS膜的结晶/非晶峰值强度比(以下称为Ic/Ia)。
在能量密度为248mJ/cm2(样品1)及268mJ/cm2(样品2)的情况下，Ic/Ia为小于1，其大部分为非晶硅。
在能量密度为291mJ/cm2(样品3)、315mJ/cm2(样品4)、以及342mJ/cm2(样品5)的情况下，Ic/Ia为大于3且小于7，非晶硅和多晶硅混合。
在能量密度为370mJ/cm2(样品6)、401mJ/cm2(样品7)、以及433mJ/cm2(样品8)的情况下，Ic/Ia为大于13且小于20，非晶硅和多晶硅混合。而且，多晶硅的比例增加了。
在能量密度为467mJ/cm2(样品9)及502mJ/cm2(样品10)的情况下，Ic/Ia为大于23且小于27，非晶硅和多晶硅混合。而且，多晶硅的比例进一步增加了。
如上所述，激光束的能量密度越高，所包含的多晶硅越多，微晶硅膜的结晶性越高。另外，可以照射能量密度为291mJ/cm2以上的激光束，以形成晶粒的比例高的硅膜。
从图48、图49A及49B可知，能够以不使10nm厚的微晶硅膜熔化的方式提高结晶性的激光束的能量密度的范围，即能够形成LPSAS膜的能量密度的范围在于290mJ/cm2以上350mJ/cm2以下，优选在于291mJ/cm2以上342mJ/cm2以下。
下面，参照图50说明当将激光束照射到微晶硅膜时的膜的凹凸的变化。
这里，通过使用非接触模式AFM(Atomic Force Microscopy；原子力显微镜)的DFM(动态力模式)测量了如下硅膜的表面粗糙度：以RF电源频率为13.56MHz，RF电源功率为100W，成膜温度为280℃，氢流量和硅烷气体流量的比为100∶1，并且压力为280Pa的条件形成的10nm厚的微晶硅膜；以及通过将能量密度为315mJ/cm2、401mJ/cm2、或467mJ/cm2的激光束照射到所述微晶硅膜而形成的硅膜。作为比较例子，示出没有照射激光束的微晶硅膜(称为as-depo)的表面粗糙度。另外，图50示出平均粗糙度、均方根粗糙度、最大高度差。
从图50可知，随着激光束的能量密度上升，表面的凹凸增加。当激光束的能量至少成为401mJ/cm2时，微晶硅膜熔化，并发生结晶的二次生长及硅的体积移动，从而在硅膜中产生针孔，并引起表面凹凸(所谓的脊)的发生及增大。但是，通过将能量密度为315mJ/cm2的激光束照射到10nm厚的微晶硅膜，可以抑制表面凹凸的增加，并可以提高结晶性。此外，有时会有如下情况：由形成在微晶硅膜和衬底之间的膜吸收热，因此需要照射其能量比上述范围高的激光束。
实施例2
图51示出对如下样品的激光束能量密度和所形成的硅膜的结晶性进行比较的结果，该样品是通过在玻璃衬底上形成氧氮化硅膜作为基底膜并在其上形成微晶硅膜而获得的样品、以及对微晶硅膜照射了激光束的样品。
在衬底上形成氧氮化硅膜作为基底膜。这里，使用玻璃衬底作为衬底。另外，形成100nm厚的氧氮化硅膜作为基底膜。这里，以RF电源频率为60MHz，RF电源电力为150W，成膜温度为400℃，硅烷流量和一氧化二氮流量的比为1∶200，并且压力为40Pa的条件形成氧氮化硅膜。
接着，在基底膜上形成微晶硅膜。
在玻璃衬底上形成30nm厚的微晶硅膜，其成膜条件如下：RF电源频率为13.56MHz，RF电源功率为100W，成膜温度为280℃，氢流量和硅烷气体流量的比为100∶1，并且压力为280Pa。
接着，将受激准分子激光束(波长308nm)照射到微晶硅膜。表2示出此时的能量密度和样品的对应表。
[表2]
  样品   样品11   样品12   样品13   样品14   样品15   样品16   样品17
  能量密度(mJ/cm2)   0   310   320   330   340   350   360
图51示出以拉曼光谱测量了微晶硅膜的结晶性的结果。非晶硅的峰值位置为480cm-1，多晶硅的峰值为515至518cm-1，并且单晶硅的峰值为520.5cm-1。
具有没有照射激光束的微晶硅膜的样品11在450至500cm-1中呈现宽峰，因此包含非晶硅。另外，在515至520cm-1中呈现弱峰值，因此包含微晶硅。
照射了310至360mJ/cm2的激光束能量的样品12至17的硅膜在450至500cm-1中没有呈现宽峰，在516至520cm-1附近呈现峰值，由此可见，通过激光束照射，引起微晶硅膜的非晶成分的固相结晶生长，从而获得微晶。
实施例3
在本实施例中，示出对根据图1A至3C所示的薄膜晶体管的制造步骤而制造的薄膜晶体管的电特性进行测量的结果。
首先，说明薄膜晶体管的制造步骤。
如图1A所示，在衬底50上形成栅电极51。这里，使用玻璃衬底作为衬底50。关于栅电极51，通过以氩溅射钼靶形成150nm厚的钼膜，然后使用通过进行光刻步骤而形成的抗蚀剂掩模来蚀刻钼膜，以形成钼层作为栅电极51。然后，去除抗蚀剂掩模。
接着，在栅电极51及衬底50上连续形成栅极绝缘膜52a及52b、以及微晶半导体膜53a。
作为栅极绝缘膜52a，形成123nm厚的氮化硅膜。这里，以RF电源频率为60MHz，RF电源电力为100W，成膜温度为400℃，硅烷流量∶氨流量∶氩流量的比为1∶80∶10，并且压力为40Pa的条件形成氮化硅膜。
作为栅极绝缘膜52b，形成100nm厚的氧氮化硅膜。这里，以RF电源频率为60MHz，RF电源电力为150W，成膜温度为400℃，硅烷流量∶一氧化二氮流量的比为1∶200，并且压力为40Pa的条件形成氧氮化硅膜。
接着，在反应室的内壁上形成保护膜。作为保护膜，形成100nm厚的非晶硅膜。这里，以RF电源频率为13.56MHz，RF电源电力为60W，成膜温度为280℃，硅烷流量为100sccm，并且压力为280Pa的条件形成非晶硅膜。
然后，将衬底搬运到反应室，并在栅极绝缘膜52b上形成微晶半导体膜53a。作为微晶半导体膜53a，形成30nm厚的微晶硅膜。这里，以RF电源频率为13.56MHz，RF电源电力为100W，成膜温度为280℃，硅烷流量∶氢流量的比为1∶100，并且压力为280Pa的条件形成微晶硅膜。此外，在进行上述步骤之前，在反应室的内壁上形成a-Si膜。
接着，通过使用氢氟酸去除形成在微晶半导体膜53a的表面上的自然氧化膜，然后将激光束照射到微晶半导体膜53a，以形成图1B所示的LPSAS膜53b。这里，在大气气氛中照射380mJ/cm2的受激准分子激光。然后，通过使用氢氟酸溶液去除形成在LPSAS膜53b表面上的氧化膜。
接着，如图1C所示，在LPSAS膜53b上形成缓冲层54及添加有赋予一导电类型的杂质元素的半导体膜55。
作为缓冲层54，形成80nm厚的非晶硅膜。这里，以RF电源频率为13.56MHz，RF电源电力为60W，成膜温度为280℃，硅烷流量∶氢流量的比为14∶15，并且压力为170Pa的条件形成非晶硅膜。
作为添加有赋予一导电类型的杂质元素的半导体膜55，形成50nm厚的添加有磷的非晶硅膜。这里，以RF电源频率为13.56MHz，RF电源电力为60W，成膜温度为280℃，硅烷流量∶0.5％磷化氢(氢稀释)流量的比为10∶17，并且压力为170Pa的条件形成添加有磷的非晶硅膜。
接着，在添加有赋予一导电类型的杂质元素的半导体膜55上涂敷抗蚀剂，然后通过进行光刻步骤形成抗蚀剂掩模56，并且通过使用抗蚀剂掩模56蚀刻LPSAS膜53b、缓冲层54、以及添加有赋予一导电类型的杂质元素的半导体膜55，以形成图2A所示的岛状半导体层。这里，使用平行平板型RIE(reactive ionetching；反应离子蚀刻)设备，以如下蚀刻条件蚀刻LPSAS膜53b、缓冲层54、以及添加有赋予一导电类型的杂质元素的半导体膜55，以形成LPSAS膜61、缓冲层62、以及添加有赋予一导电类型的杂质元素的半导体膜63：ICP(Inductively Coupled Plasma；感应耦合等离子体)功率为150W；偏压功率为40W；压力为1.0Pa；将流量100sccm的氯用于蚀刻气体；以及蚀刻时间为100秒。然后，去除抗蚀剂掩模56。
接着，如图2B所示，形成覆盖岛状LPSAS膜61、缓冲层62、以及添加有赋予一导电类型的杂质元素的半导体膜63的导电膜65。这里，形成由单层构成的导电膜65代替具有三层的迭层结构的导电膜65a至65c。具体地说，通过以氩溅射钼靶，形成300nm厚的钼层。
接着，在导电膜65上涂敷抗蚀剂，然后通过进行光刻步骤形成抗蚀剂掩模66，并且通过使用该抗蚀剂掩模66对导电膜65进行湿蚀刻，以如图2C所示那样形成导电膜71。在本实施例中，导电膜71的平面形状不是C字形状而是平行形状。
接着，通过使用抗蚀剂掩模66蚀刻添加有赋予一导电类型的杂质元素的半导体膜63，以形成图3A所示的一对杂质半导体层72。通过上述步骤，缓冲层的表面的一部分被蚀刻，从而成为缓冲层73。这里，使用平行平板型RIE设备，以如下蚀刻条件蚀刻缓冲层62及添加有赋予一导电类型的杂质元素的半导体膜63：ICP功率为150W；偏压功率为40W；压力为1.0Pa；将流量100sccm的氯用于蚀刻气体；以及蚀刻时间为44秒。然后，去除抗蚀剂掩模。
接着，通过将氯等离子体照射到缓冲层73及一对杂质半导体层72的表面，去除残留在缓冲层73上的杂质。这里，以如下蚀刻条件蚀刻缓冲层62的表面：源功率为2000W；压力为0.67Pa；将流量100sccm的氯用于蚀刻气体；以及蚀刻时间为30秒。
接着，形成绝缘膜76。这里，以RF电源频率为13.56MHz，RF电源电力为150W，成膜温度为280℃，硅烷流量∶氨流量∶氮流量∶氢流量的比为2∶22∶45∶45，并且压力为160Pa的条件形成300nm厚的氮化硅膜作为绝缘膜76。
接着，通过使用抗蚀剂掩模对绝缘膜76的一部分进行干蚀刻，以暴露导电膜，该抗蚀剂掩模通过在绝缘膜76上涂敷抗蚀剂并进行光刻步骤而形成的。另外，通过对绝缘膜、栅极绝缘膜52a及52b的一部分进行干蚀刻，暴露栅电极51。这里，使用平行平板型RIE设备，以如下蚀刻条件蚀刻绝缘膜76及栅极绝缘膜52b：ICP功率为475W；偏压功率为300W；压力为5.5Pa；通过使用流量50sccm的CHF3及流量100sccm的氦产生等离子体，然后使用流量7.5sccm的CHF3及流量142.5sccm的氦作为蚀刻气体；以及蚀刻时间为92秒。接着，以与上述同样的条件蚀刻栅极绝缘膜52a，其中蚀刻时间为71秒。然后，去除抗蚀剂掩模。
接着，在绝缘膜76上形成导电层。这里，通过溅射法形成50nm厚的ITO作为导电层。另外，也可以不形成该ITO。
通过上述步骤，形成如图3C所示的薄膜晶体管。
然后，测量薄膜晶体管的电特性，其结果被示出于图52。此外，本实施例的薄膜晶体管的沟道长度为6μm，沟道宽度为25μm。另外，以实线示出漏极电压为1V及14V的电流电压特性，并以虚线示出当漏极电压为1V时的场效应迁移率。最大场效应迁移率为15cm2/V·s。如上所述，可以制造其迁移率比将非晶硅或微晶硅膜用于沟道形成区域的薄膜晶体管高的将LPSAS膜用于沟道形成区域的薄膜晶体管。
本说明书根据2007年7月20日在日本专利局受理的日本专利申请号2007-190236而制作，所述申请的全部内容包括在本说明书中。

Claims (24)

1.一种显示装置的制造方法，其特征在于，包括如下步骤：
在衬底上形成栅电极；
在所述衬底及所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
将激光束照射到所述微晶半导体膜；
在进行所述照射步骤之后，在所述微晶半导体膜上形成缓冲层；
在所述缓冲层上形成添加有赋予一导电类型的杂质元素的半导体膜；
通过利用掩模来选择性地蚀刻所述添加有赋予一导电类型的杂质元素的半导体膜和所述缓冲层，形成源区及漏区；
利用所述掩模在所述源区及漏区上分别形成源电极及漏电极；以及
形成与所述源电极及漏电极中的一方接触的像素电极。
2.根据权利要求1所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极上形成层间绝缘膜；
在所述源电极及漏电极中的任一方上形成接触孔，
其中所述像素电极形成在所述层间绝缘膜上，该像素电极通过所述接触孔连到所述源电极及漏电极中的一方。
3.根据权利要求2所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极中的另一方上形成第二接触孔；
在所述层间绝缘膜上形成布线，该布线通过所述第二接触孔连接到所述源电及漏电极中的另一方。
4.根据权利要求1所述的显示装置的制造方法，其特征在于，所述微晶半导体膜包括粒径为0.5nm至20nm的半导体结晶。
5.根据权利要求1所述的显示装置的制造方法，其特征在于，
所述缓冲层包括非晶半导体膜。
6.根据权利要求1所述的显示装置的制造方法，其特征在于，
所述缓冲层包括包含氮、氢、氟、氯、溴、或碘的非晶半导体膜。
7.根据权利要求1所述的显示装置的制造方法，其特征在于，
所述显示装置为液晶显示装置。
8.根据权利要求1所述的显示装置的制造方法，其特征在于，
所述显示装置为发光装置。
9.一种显示装置的制造方法，其特征在于，包括如下步骤：
在衬底上形成栅电极；
在所述衬底及所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
将激光束照射到所述微晶半导体膜；
在进行所述照射步骤之后，在所述微晶半导体膜上形成缓冲层；
在所述缓冲层上形成添加有赋予一导电类型的杂质元素的半导体膜；
通过选择性地蚀刻所述添加有赋予一导电类型的杂质元素的半导体膜，形成源区及漏区；
在形成所述源区及漏区之后，选择性地蚀刻所述缓冲层和所述微晶半导体膜；
在选择性地蚀刻所述缓冲层和所述微晶半导体膜之后，在所述源区及漏区上分别形成源电极及漏电极；以及
形成与所述源电极及漏电极中的一方接触的像素电极。
10.根据权利要求9所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极上形成层间绝缘膜；
在所述源电极及漏电极中的任一方上形成接触孔，
其中所述像素电极形成在所述层间绝缘膜上，该像素电极通过所述接触孔连到所述源电极及漏电极中的一方。
11.根据权利要求10所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极中的另一方上形成第二接触孔；
在所述层间绝缘膜上形成布线，该布线通过所述第二接触孔连接到所述源电及漏电极中的另一方。
12.根据权利要求9所述的显示装置的制造方法，其特征在于，所述微晶半导体膜包括粒径为0.5nm至20nm的半导体结晶。
13.根据权利要求9所述的显示装置的制造方法，其特征在于，
所述缓冲层包括非晶半导体膜。
14.根据权利要求9所述的显示装置的制造方法，其特征在于，
所述缓冲层包括包含氮、氢、氟、氯、溴、或碘的非晶半导体膜。
15.根据权利要求9所述的显示装置的制造方法，其特征在于，
所述显示装置为液晶显示装置。
16.根据权利要求9所述的显示装置的制造方法，其特征在于，
所述显示装置为发光装置。
17.一种显示装置的制造方法，其特征在于，包括如下步骤：
在衬底上形成栅电极；
在所述衬底及所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
将激光束照射到所述微晶半导体膜；
在进行所述照射步骤之后，在所述微晶半导体膜上形成缓冲层；
在所述缓冲层上形成添加有赋予一导电类型的杂质元素的半导体膜；
在所述添加有赋予一导电类型的杂质元素的半导体膜上形成导电膜；
通过进行利用多灰度掩模的光刻步骤，在所述导电膜上形成第一抗蚀剂掩模；
选择性地蚀刻所述导电膜、所述缓冲层、以及所述微晶半导体膜；
通过对所述第一抗蚀剂掩模进行灰化处理，形成第二抗蚀剂掩模；
通过使用所述第二抗蚀剂掩模选择性地蚀刻所述导电膜，形成源电极及漏极；
通过使用所述第二抗蚀剂掩模选择性地蚀刻所述添加有赋予一导电类型的杂质元素的半导体膜，在所述源电极及漏电极下分别形成源区及漏区；以及
形成与所述源电极及漏电极中的一方接触的像素电极。
18.根据权利要求17所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极上形成层间绝缘膜；
在所述源电极及漏电极中的任一方上形成接触孔，
其中所述像素电极形成在所述层间绝缘膜上，该像素电极通过所述接触孔连到所述源电极及漏电极中的一方。
19.根据权利要求18所述的显示装置的制造方法，其特征在于，还包括如下步骤：
在所述源电极及漏电极中的另一方上形成第二接触孔；
在所述层间绝缘膜上形成布线，该布线通过所述第二接触孔连接到所述源电及漏电极中的另一方。
20.根据权利要求17所述的显示装置的制造方法，其特征在于，
所述微晶半导体膜包括粒径为0.5nm至20nm的半导体结晶。
21.根据权利要求17所述的显示装置的制造方法，其特征在于，
所述缓冲层包括非晶半导体膜。
22.根据权利要求17所述的显示装置的制造方法，其特征在于，
所述缓冲层包括包含氮、氢、氟、氯、溴、或碘的非晶半导体膜。
23.根据权利要求17所述的显示装置的制造方法，其特征在于，
所述显示装置为液晶显示装置。
24.根据权利要求17所述的显示装置的制造方法，其特征在于，
所述显示装置为发光装置。
CN2008101316364A 2007-07-20 2008-07-16 显示装置的制造方法 Expired - Fee Related CN101350331B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007190236 2007-07-20
JP2007190236 2007-07-20
JP2007-190236 2007-07-20

Publications (2)

Publication Number Publication Date
CN101350331A CN101350331A (zh) 2009-01-21
CN101350331B true CN101350331B (zh) 2012-04-25

Family

ID=40265159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101316364A Expired - Fee Related CN101350331B (zh) 2007-07-20 2008-07-16 显示装置的制造方法

Country Status (4)

Country Link
US (1) US8093112B2 (zh)
JP (1) JP5618468B2 (zh)
CN (1) CN101350331B (zh)
TW (1) TWI456663B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5503857B2 (ja) * 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
KR101592013B1 (ko) * 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
CN102099895B (zh) * 2009-03-05 2016-10-12 株式会社日本制钢所 结晶膜的制造方法及结晶膜制造装置
CN102349159B (zh) * 2009-03-09 2014-03-12 株式会社半导体能源研究所 薄膜晶体管
KR102416978B1 (ko) * 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102070268B1 (ko) 2009-10-09 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012005524A2 (en) * 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
EP2600053B1 (en) * 2010-07-30 2019-09-04 Sony Corporation Illumination device, and display device
CN102244038B (zh) * 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
JP6009182B2 (ja) * 2012-03-13 2016-10-19 株式会社半導体エネルギー研究所 半導体装置
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置
CN104007586A (zh) * 2014-04-30 2014-08-27 深圳市亿思达显示科技有限公司 液晶透镜电子光栅和裸眼立体显示设备
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107450757A (zh) * 2016-05-31 2017-12-08 宸鸿光电科技股份有限公司 触控面板及其制造方法及复合保护基板
CN107360143B (zh) * 2017-06-26 2020-04-17 中国铁道科学研究院电子计算技术研究所 一种铁路客站设备状态监测方法
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
JP7405027B2 (ja) * 2020-07-07 2023-12-26 豊田合成株式会社 半導体装置とその製造方法
CN114442807B (zh) * 2022-01-18 2024-01-19 惠州Tcl移动通信有限公司 超声波发生组件及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577775A (zh) * 2003-07-18 2005-02-09 株式会社半导体能源研究所 制造半导体器件的方法
CN1790741A (zh) * 2004-10-28 2006-06-21 株式会社半导体能源研究所 半导体器件及制造该器件的方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6171674B1 (en) 1993-07-20 2001-01-09 Semiconductor Energy Laboratory Co., Ltd. Hard carbon coating for magnetic recording medium
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5539219A (en) 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
JPH09120062A (ja) 1995-08-18 1997-05-06 Toshiba Electron Eng Corp カラーフィルタ基板及びその製造方法、それを用いた液晶表示素子及びその製造方法
JP3999824B2 (ja) 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
US6888608B2 (en) 1995-09-06 2005-05-03 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH0980447A (ja) 1995-09-08 1997-03-28 Toshiba Electron Eng Corp 液晶表示素子
KR0175410B1 (ko) 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US5827773A (en) 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100269521B1 (ko) 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4011725B2 (ja) 1998-04-24 2007-11-21 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3252811B2 (ja) * 1998-11-05 2002-02-04 日本電気株式会社 半導体薄膜の製造方法
JP2000232066A (ja) 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP4215905B2 (ja) 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6104042A (en) 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6493050B1 (en) 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
TW495995B (en) 2000-04-04 2002-07-21 Matsushita Electric Ind Co Ltd Method and apparatus for producing thin film, and thin film transistor and method of producing same
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
JP3992922B2 (ja) 2000-11-27 2007-10-17 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
SG117406A1 (en) 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
JP3831868B2 (ja) * 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
DE10334265A1 (de) 2003-07-25 2005-02-24 Basf Ag Thermoplastisches Polyurethan enthaltend Silangruppen
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7433004B2 (en) 2004-06-11 2008-10-07 Sharp Kabushiki Kaisha Color filter substrate, method of making the color filter substrate and display device including the color filter substrate
TWI234288B (en) 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US7417249B2 (en) 2004-08-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
TWI251349B (en) * 2004-11-22 2006-03-11 Au Optronics Corp Method of forming thin film transistor
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
US7579220B2 (en) 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
JP2007134730A (ja) * 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577775A (zh) * 2003-07-18 2005-02-09 株式会社半导体能源研究所 制造半导体器件的方法
CN1790741A (zh) * 2004-10-28 2006-06-21 株式会社半导体能源研究所 半导体器件及制造该器件的方法

Also Published As

Publication number Publication date
TWI456663B (zh) 2014-10-11
US8093112B2 (en) 2012-01-10
JP5618468B2 (ja) 2014-11-05
US20090023236A1 (en) 2009-01-22
CN101350331A (zh) 2009-01-21
JP2009049388A (ja) 2009-03-05
TW200919590A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
CN101350331B (zh) 显示装置的制造方法
JP7340718B2 (ja) 半導体装置
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101339960B (zh) 发光装置
CN101339342B (zh) 液晶显示装置
CN101369540B (zh) 半导体装置的制造方法
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN102707529B (zh) 显示装置及电子设备
CN101369541A (zh) 半导体器件的制造方法
CN101447412A (zh) 半导体装置的制造方法
CN101383290A (zh) 薄膜晶体管的制造方法及显示装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20190716