CN101335521B - 用于锁相环的电荷泵 - Google Patents
用于锁相环的电荷泵 Download PDFInfo
- Publication number
- CN101335521B CN101335521B CN2007101181466A CN200710118146A CN101335521B CN 101335521 B CN101335521 B CN 101335521B CN 2007101181466 A CN2007101181466 A CN 2007101181466A CN 200710118146 A CN200710118146 A CN 200710118146A CN 101335521 B CN101335521 B CN 101335521B
- Authority
- CN
- China
- Prior art keywords
- charge pump
- phase
- current sources
- locked loop
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种用于锁相环的电荷泵,通过引入一个常量偏置电流源,将传统的由鉴频鉴相器控制的两个电流源相减的工作方式变为由鉴频鉴相器控制的两个电流源相加的工作方式,实现了使用同一种器件实现电荷泵上下电流源的功能,并且让它们工作状态完却相同,从而极大地改善了上下电流的匹配情况,进而提高了电荷泵的线性度。
Description
技术领域
本发明涉及通信设备领域,尤其是涉及用于锁相环(PLL)的电荷泵。
背景技术
锁相环在通信收发器中得到广泛应用。在高速有线通信中,锁相环用于时钟恢复和时钟产生。在无线通信中,锁相环用于产生本地振荡以及调制、解调。
图1所示是一个典型锁相环的结构方框图。该锁相环由鉴相器、电荷泵、环路滤波器、分频器和压控振荡器(VCO)组成。整个环路构成了负反馈结构,如果输入信号和压控振荡器分频后的信号存在相差,则鉴相器将相差进行积分,通过电荷泵转化为电流,改变VCTRL的大小,调节频率输出以达到平衡。这样,环路锁定时,压控振荡器精确地输出N倍输入频率的信号。
在传统的整数分频锁相环设计中,锁相环的参考频率不能大于无线信道的间隔。由于无线信道的间隔常常较窄,比如GSM为200K,PHS为300K,这使得参考锁相环频率较低。由于稳定性的原因,通常锁相环环路带宽要小于参考频率的1/10,这就限制了锁相环的带宽,直接导致信道切换时,锁相环需要的稳定时间很长。另外由于带内相位噪声直接正比于锁相环输出频率和参考频率的比值,这也使得整数锁相环带内噪声较差。
为了克服整数锁相环的上述问题,出现了分数锁相环技术并得到广泛的应用。特别是采用Sigma-Delta调制的分数锁相环由于杂散小、实现上容易而得到普遍采用。分数锁相环的参考频率不再必须小于或者等于信道带宽,从而可以使用高的参考频率,提高了环路带宽和降低了锁相环输出频率和参考频率的比值。
但分数锁相环对锁相环环路的线性度要求很高,特别是鉴频鉴相器和电荷泵处在锁相环环路的头两级,他们的线性度对整个锁相环的性能影响很大。传统的电荷泵在锁相环中,鉴频鉴相器和电荷泵把锁相环工作过程中瞬时相差转变成和相差成线性比例的电荷。这个转换过程的线性度就决定于鉴频鉴相器和电荷泵的线性度。其中鉴频鉴相器把相差转变成对应的相位超前或滞后的脉冲宽度。电荷泵把鉴频鉴相器输入的脉冲宽度,转变成相应的电流宽度。随后的低通滤波器对输入电流积分,产生振荡器的控制电压。 比如在广泛采用的sigma-delta调制的分数锁相环中,鉴频鉴相器和电荷泵的非线性度可以把sigma-delta调制器的高频量化噪声通过非线性混频,而折叠到随后的低通滤波器的通带内,使得低通滤波器无法对其抑制。这就直接导致VCO的输出相位噪声和杂散性能恶化。
鉴频鉴相器由于是逻辑电路,它的非线性主要来源于鉴频鉴相器的死区。通过引入合适的复位延时,可以消除掉鉴频鉴相器的死区。
而电荷泵的非线性主要由其中应用于下支路的NMOS电流源和应用于上支路的PMOS电流源的失配问题所导致。
如图2所示,在传统的用于锁相环的电荷泵中,上支路的电流源是从电源流到随后的低通滤波器的,只能采用PMOS电流源;而下支路电流源是从低通滤波器流到地,只能采用NMOS电流源来实现。由于NMOS和PMOS本身就是不同类型的器件,即使在目前最先进的制造工艺,也无法保证他们的匹配。同时由于锁相环控制电压需要在一个较宽的范围内变动,由于电流源有限的输出电阻的影响,锁相环控制电压的变动对NMOS电流源和PMOS电流源的影响是相反的,也就是当NMOS电流源受锁相环控制电压影响而变大的同时,PMOS电流源在同样的锁相环控制电压情况下将变小。这就进一步恶化了上下支路的失配。
当上下电流源失配时,不妨可以假设Iup=Idown+δI,其中Iup为上支路电流源电流大小,Idown为下支路电流源电流大小,δI为电流失配大小。
而电荷泵的非线性将恶化分数锁相环的性能。原因在于,假设当锁相环相位超前参考时钟相位为θ,对应的时间为θ/(2π)。这时电荷泵Idown导通时间为θ/(2π),从而从低通滤波器取走电荷为θ/(2π)*Idown;如果锁相环相位滞后参考时钟相位为θ,这时电荷泵Iup导通时间为θ/(2π),从而向低通滤波器注入电荷为(Idown+δI)*θ/(2π);注意到锁相环相位超前和滞后时,同样的相差,但输入到低通滤波器的电荷并不相同。而分数锁相环的核心思想就是通过几个整数分频比,以不同的概率出现,来得到一个平均值为小数的分频比。由于电荷泵的非线性,实际上得到的结果并不是几个整数分频比的线性平均,而是线性平均加上由非线性导致的非线性项。
为了改善传统电荷泵的上下电流失配的问题,目前有两种方法:方法1:通过一个镜像的上下电流源支路和一个反馈环路,上下支路中一支电流源的大小受控于反馈环路,使得其中一支电流跟踪另外一支电流的变化。从而改善失配问题。如图3所示为其典型工作原理,其中,为了减轻电荷共享问题,还引入了一个哑元支路。该电路存在几个问题,一个是反馈环路只能在较小的电荷泵输出电压范围工作,限制了电荷泵输出电压范围。另一个问题是反馈环路带宽有限,当电荷泵输出电压发生波动时,如有电流注入到环路滤波器时,反馈环路需要一定的稳定时间。另外,由于电流源受控于运算放大器,使得电荷泵的输出噪声远高过简单的电荷泵。方法2:如图4所示,通过对一个支路电流用微调整的方式,来将一个支路调整到和另外一个支路匹配。该方法也存在问题:由于电荷泵输出电压是不确定的,随工作频率和工艺、温度变化而变化,很难通过微调将一个支路电流稳定的匹配到另外一个支路上。
发明内容
本发明的目的是解决电荷泵中上下支路电流源失配的问题,而提供一种用于锁相环的高线性度电荷泵。
在传统的电荷泵电路中,假设理想情况下,上下电流完全匹配。Iup导通时间为tup,Idown导通时间为tdn。
在一个参考周期内电荷泵输出的电荷Qcp为
Qcp=Iup*tup-Idown*tdn;(等式1)
本发明的技术思路是:引入一个常量偏置电流源,从而将传统的由鉴频鉴相器控制的两个电流源相减的工作方式变为由鉴频鉴相器控制的两个电流源相加的工作方式。
本发明的技术方案如下:
一种用于锁相环的电荷泵,所述电荷泵的前端接鉴频鉴相器,所述电荷泵的后端接低通滤波器;其特征在于,所述电荷泵包括两个支路电流源,两个支路电流源并联;来自所述鉴频鉴相器的上支路控制信号UP和下支路控制信号DOWN,分别控制所述两个支路电流源;在所述受DOWN信号控制的支路电流源的电路中还加入有一个常量偏置电流源,从而使得所述受DOWN信号控制的电流源变成一个受DOWN反相信号控制的下支路电流源和所述常量偏置电流源之和,其中,所述常量偏置电流源满足以下等式:
T*Idown=Ibias*X(等式2)
其中,T为所述锁相环的参考周期,Idown为所述电荷泵的下支路电流,Ibias为所述常量偏置电流源的电流,X为所述常量偏置电流源在T内的导通时间。
将等式2代入等式1,可以得到:
Qcp=Iup*tup-Idown*tdn+Idown*T-Ibias*X
=Iup*tup+Idown*(T-tdn)-T*Idown(等式3)
这样,我们将等式1中由tup和tdown控制的两个电流源Iup和Idown之间的减号(Iup*tup-Idown*tdn)变成了等式2中的加号(Iup*tup+Idown*(T-tdn))。而两个电流求和可以通过两个相同类型的电流源并联在一起,实现非常方便。同时,并联在一起的电流源处于相同的工作偏置下,这时电流源的有限输出电阻问题对两个电流源的影响是相同的,从而减轻了失配问题。
同理,本发明的技术方案还可以是:
一种用于锁相环的电荷泵,所述电荷泵的前端接鉴频鉴相器,所述电荷泵的后端接低通滤波器;其特征在于,所述电荷泵包括两个支路电流源,两个支路电流源并联;来自所述鉴频鉴相器的上支路控制信号UP和下支路控制信号DOWN,分别控制所述两个支路电流源;在所述受UP信号控制的支路电流源的电路中还加入有一个常量偏置电流源,从而使得所述受UP信号控制的电流源变成一个受UP反相信号控制的上支路电流源和所述常量偏置电流源之和,其中,所述常量偏置电流源满足以下等式:
T*Iup=Ibias*X
其中,T为所述锁相环的参考周期,Iup为所述电荷泵的上支路电流,Ibias为所述常量偏置电流源的电流,X为所述常量偏置电流源在T内的导通时间。
其中,所述电荷泵可以采用选自以下工艺组中的一种或多种工艺实现,所述工艺组包括互补金属氧化物半导体(CMOS)工艺、双极半导体(Bipolar)工艺、双极和互补金属氧化物半导体(BiCMOS)工艺、锗硅(GeSi)工艺和绝缘体上硅(SOI)工艺。
由于本发明的电荷泵的上下支路电流源采用同种类型的器件,并且上下支路电流源随着锁相环控制电压的变动,始终工作在相同的工作状态下,从而保持上下支路电流源的匹配,实现了高线性度。
附图说明
图1为现有技术中典型的锁相环电路框图;
图2为传统的用于锁相环的电荷泵的电路原理框图;
图3为改善传统电荷泵的上下电流失配的一种电路原理框图;
图4为改善传统电荷泵的上下电流失配的另一种电路原理框图;
图5为本发明的用于锁相环的电荷泵的一个实施例的电路原理框图;
图6为采用CMOS工艺的本发明的电荷泵的另一个实施例的具体电路图;
图7为采用BiCMOS工艺的本发明的电荷泵的另一个实施例的具体电路图。
具体实施方式
如图5所示,在本发明的一个实施例中,本发明电荷泵的前端接鉴频鉴相器PFD,所述电荷泵的后端接低通滤波器LPF。所述电荷泵包括两个相同的支路电流源Icp,来自鉴频鉴相器PFD的上支路控制信号UP和下支路控制信号DOWN,分别控制所述两个支路电流源。在下支路电流源的电路中加入有常量偏置电流源,使得所述受DOWN信号控制的支路电流源变成一个受DOWN反相信号控制的下支路电流源和所述常量偏置电流源之和,其中,所述常量偏置电流源满足以下等式:
T*Idown=Ibias*X(等式2)
其中,T为所述锁相环的参考周期,Idown为所述电荷泵的下支路电流,Ibias为所述常量偏置电流源的电流,X为所述常量偏置电流源在T内的导通时间。
在一个参考周期内,电荷泵输出的电荷Qcp为:
Qcp=Iup*tup+Idown*(T-tdn)-T*Idown(等式3)
选择T等于所述锁相环的参考周期,则下面的电流源Idown*T实际上就是常导通的一个电流源;而T-tdn就是鉴频鉴相器输出的Down信号的反相信号,这在实现上非常容易。
在具体的实现过程中,如果T*Idown和ibias*X失配,两者可能不相等。但注意到T、Idown、ibias和X都是设计常量,都和tup、tdown无关。我们不妨假设在每个参考周期内:T*Idown=ibias*X+ε
在锁相环锁定后,锁相环会产生一个静态相差来抵消ε的影响。此时流入到环路滤波器中的净电荷和tup与tdown的差之间的线性关系依然成立。电荷泵的线性度不受影响。
如图6所示,在本发明的电荷泵的另一个实施例中,采用了CMOS工艺。外接偏置电流Icp流入M1的漏极,该电流通过镜像的方式复制到M2和M3。由于复制的非理想性,M3的漏极电流可能和Icp有偏差,我们标记M3的漏极电流为Ibias;同时,M2的漏极电流通过NMOS到PMOS的镜像转换,复制到M4、M5和M6的漏极。M4的漏栅之间的电压可能和M5、M6的漏栅电压不一样,可能导致M5和M6的电流不相等。我们标记M5的漏电流为Iup。当M5、M6工作时(M8、M9导通),由于M6的栅、源和漏和M5的栅、源和漏电压完全相同,M5和M6的衬地都接电源(图上没有画出),所以M5、M6的电流可以完全匹配(不考虑几何误差)。我们标记M6的漏电流也为Iup。
在本实施中,我们取导通时间X等于锁相环的参考周期T,即恒定偏置源Ibias在设计上等于Iup。所以在本实施中,所有的电流镜都是1:1电流镜。从原理上,Icp=Iup=Ibias,但由于电路实现的非理想性,Icp、Ibias和Iup可能存在细小的偏差,这些偏差不影响电荷泵的线性度。电荷泵的线性度由UP和DOWN控制的两个电流源(M5和M6)的匹配程度决定,而本发明正是通过将UP和DOWN控制的两个电流源采用同一种器件,让他们栅、源、漏和衬地都一样,从而保证了它们的良好匹配。
M7、M8和M9为PMOS开关,当控制信号为低时导通,控制信号为高时关断。所以反相器inv1将UP信号反相后作用于M8,当UP为高时,M5和M8组成的上支路导通。而DOWN信号通过第一个反相器inv3取反,实现T-Tdown的功能。然后通过第二个反相器,作用于PMOS开关。M7是一个常通的PMOS开关,目的是使得M4尽可能和M5、M6电流源匹配。
在本实施例中,两个电流源的栅极连在同一节点、源极连在同一节点和漏极连在同一节点,从而从根本上保证了两个电流源工作点完全相同。使得它们的匹配不受振荡器的控制电压变化影响,也不受外部干扰的影响。
如图7所示,在本发明的电荷泵的另一个实施例中,采用了BiCMOS工艺。Mb1和Rbias产生一个初始偏置电流,该偏置电流通过PNP管电流镜像的方式按照一定比例复制到Mb2和Mb3上。Mb3就是本发明引入的固定偏置电流。而Mb6将Mb2的电流转化成NPN电流镜,通过电流镜像的方式按照一定比例复制到Mb4和Mb5上。Mc1/Mc2和Mc3/Mc4分别构成2对控制电流源的MOS互补开关。通过反相器1,当UP信号为高时,Mc1/Mc2构成的开关截至,当UP信号为低时,Mc1/Mc2构成的开关导通,所以通过引入反相器1,电流源Mb5实际上受控于UP的反相信号。反相器2和Mc3/Mc4构成的开关,在DOWN信号为高时导通,为低时截至,所以Mb4电流源受控于DOWN信号。由Mc5/Mc6和反相器组成的开关控制Mb3的导通时间,这里导通时间为T/2,T为锁相环的参考时钟的周期。当参考时钟为高时,Mc5/Mc6组成的开关导通。所以在这里,在等式2中的导通时间X为T/2,为了保证X*Ibias=T*Idown,这里需要通过合适的电流镜比例,让流过Mb3的电流为流过Mb4和Mb5的电流的2倍。如前面分析,Mb3的电流可能由于失配,不会精确的等于Mb4和Mb5的电流的两倍,但Mb3的电流不受UP和DOWN信号的控制,而受UP和DOWN信号控制的电流源Mb4和Mb5当导通时,他们的工作点完全相同,器件类型完全相同,从而从原理上保证了UP和DOWN信号控制的电流源是匹配的,从而提高了电荷泵的线性度。
Claims (6)
1.一种用于锁相环的电荷泵,所述电荷泵的前端接鉴频鉴相器,所述电荷泵的后端接低通滤波器;其特征在于,所述电荷泵包括两个支路电流源,两个支路电流源并联;来自所述鉴频鉴相器的上支路控制信号UP和下支路控制信号DOWN,分别控制所述两个支路电流源;在所述受DOWN信号控制的支路电流源的电路中还加入有一个常量偏置电流源,从而使得所述受DOWN信号控制的电流源变成一个受DOWN反相信号控制的下支路电流源和所述常量偏置电流源之和,其中,所述常量偏置电流源满足以下等式:
T*Idown=Ibias*X
其中,T为所述锁相环的参考周期,Idown为所述电荷泵的下支路电流,Ibias为所述常量偏置电流源的电流,X为所述常量偏置电流源在T内的导通时间。
2.一种用于锁相环的电荷泵,所述电荷泵的前端接鉴频鉴相器,所述电荷泵的后端接低通滤波器;其特征在于,所述电荷泵包括两个支路电流源,两个支路电流源并联;来自所述鉴频鉴相器的上支路控制信号UP和下支路控制信号DOWN,分别控制所述两个支路电流源;在所述受UP信号控制的支路电流源的电路中还加入有一个常量偏置电流源,从而使得所述受UP信号控制的电流源变成一个受UP反相信号控制的上支路电流源和所述常量偏置电流源之和,其中,所述常量偏置电流源满足以下等式:
T*Iup=Ibias*X
其中,T为所述锁相环的参考周期,Iup为所述电荷泵的上支路电流,Ibias为所述常量偏置电流源的电流,X为所述常量偏置电流源在T内的导通时间。
3.如权利要求1或2所述的用于锁相环的电荷泵,其特征在于,所述的受UP和DOWN信号控制的两个电流源是相同类型电流源器件。
4.如权利要求3所述的用于锁相环的电荷泵,其特征在于,所述两个电流源均采用互补金属氧化物半导体CMOS器件。
5.如权利要求3所述的用于锁相环的电荷泵,其特征在于,所述两个电流源均采用双极和互补金属氧化物半导体BiCMOS器件。
6.如权利要求1或2所述的用于锁相环的电荷泵,其特征在于,所述电荷泵可以采用选自以下工艺组中的一种或多种工艺实现,所述工艺组包括互补金属氧化物半导体CMOS工艺、双极半导体Bipolar工艺、双极和互补金属氧化物半导体BiCMOS工艺、锗硅GeSi工艺和绝缘体上硅SOI工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101181466A CN101335521B (zh) | 2007-06-29 | 2007-06-29 | 用于锁相环的电荷泵 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101181466A CN101335521B (zh) | 2007-06-29 | 2007-06-29 | 用于锁相环的电荷泵 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101335521A CN101335521A (zh) | 2008-12-31 |
CN101335521B true CN101335521B (zh) | 2012-06-13 |
Family
ID=40197878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101181466A Expired - Fee Related CN101335521B (zh) | 2007-06-29 | 2007-06-29 | 用于锁相环的电荷泵 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101335521B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347760B (zh) * | 2010-07-27 | 2014-03-12 | 中兴通讯股份有限公司南京分公司 | 一种电荷泵及应用该电荷泵的锁相环 |
CN102255504B (zh) * | 2011-07-04 | 2013-09-18 | 成都芯源***有限公司 | 一种开关控制电路及其方法 |
CN103166632B (zh) * | 2011-12-09 | 2017-04-12 | 国民技术股份有限公司 | 环路滤波器和锁相环电路 |
CN104143978B (zh) * | 2013-05-08 | 2017-04-05 | 博通集成电路(上海)有限公司 | 电荷泵、锁相环电路以及该电荷泵中的方法 |
CN105577171B (zh) * | 2014-10-14 | 2018-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种用于锁相环的电路结构 |
CN104506186A (zh) * | 2014-12-12 | 2015-04-08 | 苏州文芯微电子科技有限公司 | 一种高速锁相环电荷泵电路 |
US9473022B2 (en) * | 2015-02-10 | 2016-10-18 | Qualcomm Incorporated | Self-biased charge pump |
CN106961273B (zh) * | 2017-04-12 | 2020-05-26 | 西安电子科技大学 | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 |
US10879798B2 (en) | 2018-08-24 | 2020-12-29 | Mediatek Inc. | Charge pump circuit with capacitor swapping technique and associated method |
CN110266186B (zh) * | 2019-06-14 | 2020-07-24 | 厦门思力科电子科技有限公司 | 低漏电流充电泵电路 |
WO2022041277A1 (zh) * | 2020-08-31 | 2022-03-03 | 华为技术有限公司 | 锁相环和射频收发机 |
CN114172363B (zh) | 2020-09-10 | 2023-11-03 | 瑞昱半导体股份有限公司 | 电荷泵装置 |
-
2007
- 2007-06-29 CN CN2007101181466A patent/CN101335521B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101335521A (zh) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101335521B (zh) | 用于锁相环的电荷泵 | |
KR100767319B1 (ko) | 고주파 발진기 | |
EP1216508B1 (en) | Pll loop filter with switched-capacitor resistor | |
CN107634761B (zh) | 一种数字锁相环频率综合装置 | |
CN100458639C (zh) | 一种补偿mos器件栅极漏电流的装置及方法 | |
US7417470B2 (en) | Phase frequency detector with a novel D flip flop | |
JP4160503B2 (ja) | 差動リング発振器段 | |
CN101944909A (zh) | 用于锁相环路的鉴频鉴相器及电荷泵电路 | |
TW202234829A (zh) | 鎖相環電路和訊號處理設備 | |
JP2001285059A (ja) | リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法 | |
CN110601694A (zh) | 一种锁相环 | |
GB2430090A (en) | RF synthesizer | |
US6573798B2 (en) | PLL system for CRT monitor | |
KR20010082672A (ko) | 위상비교회로, 피엘엘회로, 텔레비전방송 수신기 및,위상비교방법 | |
US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
CN211063586U (zh) | 一种跨导电容滤波器及电路 | |
EP0860054A2 (en) | Frequency synthesis circuit having a charge pump | |
US6744325B2 (en) | Quadrature ring oscillator | |
CN110138383B (zh) | 频率产生电路 | |
EP1175010B1 (en) | High frequency oscillator | |
CN210380770U (zh) | 小数分频锁相环中实现相位校准功能的iq二分频器 | |
CN113098508B (zh) | 锁相环 | |
CN116743156A (zh) | 锁相环、射频无线接收机、发射机及芯片 | |
Narayana et al. | CMOS Dual Loop PLL with Improved Noise Performance and Reduced Power Dissipation | |
CN117254801A (zh) | 锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120613 Termination date: 20180629 |