CN101329654A - 非易失性存储器控制装置、非易失性存储器控制方法和存储装置 - Google Patents

非易失性存储器控制装置、非易失性存储器控制方法和存储装置 Download PDF

Info

Publication number
CN101329654A
CN101329654A CNA200810099934XA CN200810099934A CN101329654A CN 101329654 A CN101329654 A CN 101329654A CN A200810099934X A CNA200810099934X A CN A200810099934XA CN 200810099934 A CN200810099934 A CN 200810099934A CN 101329654 A CN101329654 A CN 101329654A
Authority
CN
China
Prior art keywords
physical block
block address
physical
logical block
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810099934XA
Other languages
English (en)
Inventor
木下忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101329654A publication Critical patent/CN101329654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及非易失性存储器控制装置、非易失性存储器控制方法和存储装置。根据本发明的一个实施例是为了增加非易失性存储器装置中的任意可用物理块的数量。该装置包括：文件***控制部分(102e)，其分析文件分配表(FAT)，以识别未使用的逻辑块；逻辑/物理块地址转换表管理部分(102b)，其使用逻辑/物理块地址转换表信息部分的表，以获得与所述未使用的逻辑块对应的第一物理块，并且解除所述第一物理块与所述未使用的逻辑块之间的关联；以及物理块地址信息管理部分(102c)，其将所述第一物理块登记在物理块地址信息部分中作为任意可用的第二物理块。

Description

非易失性存储器控制装置、非易失性存储器控制方法和存储装置
技术领域
本发明的一个实施例涉及非易失性存储器控制装置、非易失性存储器控制方法以及存储装置。
特别地，本发明的实施例的特征在于非易失性存储器管理方法，该非易失性存储器管理方法使用文件***的信息以管理逻辑块地址-物理块地址转换表和任意可用的物理块。
背景技术
已知NAND型闪速存储器作为可再写入数据的非易失性存储器。非易失性存储器的数据擦除单位是一个块(例如128k字节)。另一方面，非易失性存储器的数据读取和写入单位被设定为2k字节。当擦除或写入操作的次数增多时，发生装置劣化，导致数据错误的发生增多。为解决该问题，将写入操作的次数设定为例如约十万次，以便确保装置性能。因此，将管理擦除物理块的次数的功能并入非易失性存储器的存储控制器中(参见例如日本专利No.3485938)。
此外，还提出了一种其中将FAT(文件分配表)的信息用于使未使用的块的使用次数平均化的方法(参见例如US 2006/0179263(Y))。
在常规非易失性存储器管理方法中，在整个存储器的物理块中管理擦除操作的次数。因此，对物理块的管理和对擦除操作次数的平均化处理是复杂且费时的。
发明内容
本发明的实施例的一个目的是提供非易失性存储器控制装置、非易失性存储器控制方法以及存储装置，它们通过使用文件***的信息，特别是文件分配表的信息，能够增加非易失性存储器装置中的任意可用的物理块的数量，并且由此能够便于和加快对物理块擦除操作次数的平均化处理(物理块之间的交替)。
根据本发明的一个方面，提供一种非易失性存储器控制装置，包括：文件***控制器，其分析非易失性存储器装置的文件***中的文件分配表(FAT)，以识别未使用的逻辑块；逻辑/物理块地址转换表管理部分，其使用逻辑/物理块地址转换表信息部分的表，以从与所述未使用的逻辑块对应的物理块地址获得第一物理块，并且解除所述第一物理块与所述未使用的逻辑块之间的关联；以及物理块地址信息管理部分，其将所述第一物理块登记(register)在物理块地址信息部分中作为任意可用的第二物理块。
本发明的其他目的和优点将在下面的描述中阐述，并且由该描述将部分明显，或者可以通过本发明的实施获知。通过在下文中特别指出的手段和组合将实现和获得本发明的目的和优点。
附图说明
并入且构成说明书一部分的附图示例了本发明的实施例，并且与上面给出的概括说明和下面给出的对实施例的详细说明一起，用于解释本发明的原理。
图1是示出根据本发明的存储装置的一个结构实例的框图；
图2是示出文件***的构成的一个实例的图；
图3是说明图2中示出的FAT(文件分配表)的一个实例的图；
图4是说明图3中示出的文件链的一个实例的图；
图5是示出存储在图2中示出的文件夹区域中的文件信息的一个实例的图；
图6是示出图1中示出的逻辑/物理块地址转换表信息部分的一个实例的图；
图7是示出图1中示出的物理块地址信息部分的一个实例的图；
图8是说明根据图1中示出的本发明的装置的基本操作的流程图；
图9是说明当处理从图1中示出的主机发出的写入命令时在本发明中的操作的一个实例的流程图；
图10是说明在根据本发明另一个实施例的装置中的操作的一个实例的补充流程图；
图11是示出图1中示出的物理块擦除计数信息部分的一个实例的图；
图12是以时序示出从主机发送的信息的一个实例的图；以及
图13是示出设置在非易失性存储器装置上的存储区域的最小尺寸的一个实例的图。
具体实施方式
下文中，将参考附图具体描述本发明的实施例。首先，将使用图1描述根据本发明的存储装置的结构。
根据实施例，基于FAT的信息，可以容易地检出相对于其他物理块不经常被使用的第一物理块。然后将检出的第一块登记(register)在物理块地址信息管理部分中作为任意可用的第二物理块，从而可以维持大量的任意可用的物理块。此外，可以便于和加速对物理块擦除操作的次数的平均化处理(物理块之间的交替)。
<存储装置>
存储装置100包括非易失性存储器装置101、微处理单元(下文中称为“MPU”)102、随机存取存储器单元(下文中称为“RAM”)103、主机接口104和非易失性存储器接口105。
非易失性存储器装置101的存储区域由大量物理块(PHB)构成，并且在其一部分中包括文件***101a。
文件***101a包括数据区域管理信息1011和数据区域1012。数据区域管理信息1011包括文件分配表(FAT)。数据区域1012包括文件夹、文件数据等。
RAM 103包括设定在其中的作为存储部分的如下的信息部分：具有表的逻辑/物理块地址转换表信息部分103b，在所述表中逻辑块地址与物理块地址相互关联；物理块地址信息部分103c；以及物理块擦除计数信息部分103d。虽然未示出，在RAM 103中也确保了其中运行由MPU 102执行的程序的区域。
上述逻辑块地址是指被主机利用的逻辑地址空间的逻辑块地址。并且，物理块地址是在非易失性存储器装置101中的物理块地址。
物理块地址信息部分103c登记其中的任意可用的物理块地址。在这种情况下，例如，在物理块地址信息部分103c中登记这样的物理块地址，该物理块地址不与逻辑块地址相关联。可选地，与表明每个物理块地址是否与逻辑块地址相关联的标识符一起，登记所有的物理块地址。
物理块擦除计数信息部分103d存储每个物理块的擦除计数信息。
通过MPU 102，管理和处理RAM 103中的逻辑/物理块地址转换表信息部分103b的表、物理块地址信息部分103c的地址信息、以及物理块擦除计数信息部分103d的数据。
因此，MPU 102包括逻辑/物理块地址转换表管理部分102b、物理块地址信息管理部分102c、以及物理块擦除计数管理部分102d。
另外，MPU 102包括控制非易失性存储器装置101中的文件***的文件***控制部分102e以及物理块信息修改部分102g。虽然该物理块信息修改部分102g可包括在文件***控制部分102e中，但在此为了便于理解，其被单独地示出。物理块信息修改部分102g擦除物理块中的数据或者修改物理块擦除计数。在物理块擦除计数管理部分102d的控制下，将修改后的擦除计数登记在物理块擦除计数信息部分103d中。并且，MPU 102包括命令分析部分102f。
另外，MPU 102包括控制上述管理部分的整体处理部分102x。整体处理部分102x也执行数据写入/读出操作。
文件***控制部分102e可以执行对文件***的分析和更新。当分析文件***时，文件***控制部分102e检查在文件夹中的每个文件的文件分配表(FAT)。此时，将存储在RAM 103中的程序的一部分用于分析文件***101a。稍后将更详细描述该分析处理。
逻辑/物理块地址转换表管理部分102b控制逻辑/物理块地址转换表，从而把握(grasp)与逻辑块相关联的物理块。
<文件***的基本构成>
图2是示出文件***的一个构成实例的图。数据区域管理信息1011存储除了文件的数据主体以外的信息，即，引导扇区(boot sector)201、FAT 202和引导文件夹203。另外，数据区域1012包括文件夹和/或文件204。
<FAT和文件簇链(cluster chain)；图3和图4>
图3示出FAT的一个实例。图4示出由六个簇构成的文件的链表的一个实例。
如图3中所示，FAT是表明以被称为簇的数据单位为单位的每个文件的构成的表，这些簇被分配到数据区域1012。
假定给定的文件A由图4的401所示的六个簇构成。FAT数据创建簇链，该簇链代表构成文件的多个簇地址，以便从构成文件A的第一簇地址开始，顺序参考这些簇地址。
由于文件的最后一个簇没有链，其示出为“FFFFh”。某些表数据代表特别的簇。“0000h”是未使用的簇(例如，被虚线301包围的部分是任意可用的簇)，“F8FFh”是预约(reservation)***数据。两个簇对应于一个物理块(＝一个逻辑块)。
<文件夹中的文件信息>
一个文件夹存储一个或多个文件(在图4中示出了一个实例)。图5是示出在文件夹中的每一个文件中存在的文件信息。文件信息包括类型名信息503和文件属性信息501，在类型名信息503中，写入包括标识符的文件名信息。文件属性信息501包括只读信息502。另外，文件信息包括FAT的文件链的开头(leading)信息(开头簇地址)504。
<逻辑/物理块地址转换表>
图6是示出图1的逻辑/物理块地址转换表的一个实例的图。逻辑块地址601对应于在从RAM 103上的任意地址开始的4字节位移地址，并且数据部分存储与逻辑块地址601相关联的物理块地址数据602。FFFFFFFFh数据603存储在物理块不与其相关联的逻辑块地址的数据部分中。
在图8中的步骤SA5和图9中的步骤SB12(稍后描述)中，分别执行由604和605示出的处理。
<物理块地址信息部分中的表>
图7是物理块地址信息部分103c，示出了其中的使用状态标志数据的一个实例。物理块地址701对应于在从RAM 103上的任意地址开始的1位位移地址，并且该数据部分由表示任意可用性的1位标志数据702构成。
被任意可用的物理块地址参考的数据部分存储“0”，而被正被使用的给定逻辑块地址参考的数据部分存储“1”(见参考标号703)。
在图8中的步骤SA5(稍后描述)中，如由标志704所示，进行标志改变。也就是，设定其中逻辑块地址被分配的状态，即，其中对应的物理块正在被使用的状态。在图9中的步骤SB12(稍后描述)中，如由标志705所示，进行标志改变。也就是，将与已进入任意可用状态的物理块Pn’对应的标志从“1”改变为“0”，同时将与已进入使用中状态的物理块Pn对应的标志从“0”改变为“1”。
<对本发明的基本操作的说明>
存储在RAM 103中的程序的一部分用于分析文件***101a。在对文件***101a的分析中，检索未使用的逻辑块Lj(步骤SA1)。确定Lj是否存在(步骤SA2)。当Lj不存在时，流程结束。另一方面，当在步骤SA2中确定Lj存在时，通过参考逻辑/物理块地址转换表，获得逻辑块Lj被分配至其的物理块Pj(步骤SA3)。
然后，确定有效物理块Pj是否存在(步骤SA4)。当有效物理块Pj不存在时，该流程结束。另一方面，当有效物理块Pj存在时，将物理块Pj登记在物理块地址信息部分中(步骤SA5)。然后，解除在逻辑/物理块地址转换表107中列出的在物理块Pj与逻辑块Lj之间的关联信息(步骤SA6)。此时，使得物理块Pj的信息为空的，以允许当在下次使用Pj时立即进行写入操作。此外，此时，物理块Pj的擦除计数信息被更新。
<对响应于来自主机的命令执行的操作的说明>
当通过主机接口104输入来自主机的写入命令时，从物理块地址信息部分103c检索未使用的物理块Pn(步骤SB1)。然后，将物理块地址信息部分103c中的物理块Pn的信息改变(为使用中状态)且登记在逻辑/物理块地址转换表上的逻辑块Ln中(步骤SB2)。然后，执行对物理块Pn的擦除处理(步骤SB3)，并且从逻辑/物理块地址转换表获得逻辑块Lm的地址信息(步骤SB4)，其中主机对该逻辑块Lm执行写入操作。
当物理块Pn’尚未在逻辑块Lm中登记时，在物理块Pn中写入来自主机的数据(步骤SB5和SB6)。另一方面，当物理块Pn’已经在逻辑块Lm中登记时，流程进行至步骤SB7，在步骤SB7中，确认在物理块Pn’中的数据的存在。
也就是，确定主机开始地址是否在与开始地址相同的块中并且不在块边界上(步骤SB7)。
当主机开始地址在与开始地址相同的块中并且不在块边界上时，将在物理块Pn’的开始地址之前存在的数据复制到物理块Pn(步骤SB8)。另一方面，如果主机开始地址在块边界上时，跳过步骤SB7，并且在物理块Pn中写入来自主机的数据(步骤SB9)。这防止数据被搁置而未被处理。
然后，确定主机结束地址是否在与开始地址相同的块中并且不在块边界上(步骤SB10)。如果确定结果是肯定的，则将在物理块Pn’的结束地址之后存在的数据复制到物理块Pn(步骤SB11)。
在该时刻点，物理块Pn’被登记在物理块地址信息部分中作为任意可用的物理块(步骤SB12)。此外，物理块Pn’的数据被擦除，并且其擦除计数被更新。
然后，在逻辑/物理块地址转换表上在逻辑块Ln中登记物理块Pn。当将要从主机写入访问的数据的量超过一个块时，重复从步骤SB1开始的操作。
<可附加提供的功能的实例>
图10是用于说明根据本发明的另一实施例的操作的另一实例的补充流程图。在将任意可用的物理块地址登记在物理块地址信息部分103c中(步骤SC2)之前，对物理块执行擦除操作(步骤SC1)。这允许跳过图9中所示的步骤SB3，从而缩短图9的处理时间，即来自主机的写入访问时间。
<擦除计数信息部分>
图11示出物理块擦除计数信息部分103d的一个实例。利用该功能，可以提高在整个装置中的再写入操作的次数的上限。物理块擦除计数信息部分103d以块为单位存储对擦除操作的次数计数的数据。该计数值用于在图10的步骤SB1中选择合适的物理块。例如，在擦除/写入操作的均衡化时，参考该计数值，以选择擦除/写入操作的次数少的物理块。
物理块地址A01对应于从RAM 103上的任意地址开始的4字节位移地址，并且数据部分以物理块地址为单位存储擦除计数数据A02。假定在图10的实例中选择擦除/写入操作的次数少的物理块。由A03所示的物理块地址Pk的擦除计数是1，从而如果不存在其擦除计数为0的物理块地址，则Pk可以是候选者。
<对FAT最优化时间周期的设定>
图12是以时序示出从主机发送到根据本发明的装置的信息的一个实例的图。从主机发送到存储装置100的信息的时间周期包括写入命令时间周期、数据传送周期、FAT分析最优化命令时间周期、读取命令时间周期、数据传送时间周期等。FAT分析最优化命令时间周期是在执行图8中所示的操作期间的时间周期。将主机配置为在这样的时间周期内发送FAT分析最优化命令，在该时间周期期间不需要执行数据存取操作。由此，本发明可以被很好地体现。
<在通过逻辑/物理块转换表管理的非易失性存储器上的区域的实例>
图13是示出其中使非易失性存储器装置101上的存储区域最小化的状态的一个实例的图。非易失性存储器装置101上的存储区域B01由物理块构成，并且其大部分通过逻辑/物理块地址转换表信息部分103b与逻辑块组B02相关联。然而，在不能被重写的非易失性存储器装置101中，有必要提供不能与逻辑块组B02相关联的任意可用的物理块组B03的至少一个块。构成逻辑/物理块地址转换表信息部分103b所需的存储区域是任意可用的物理块组B03和登记根据本发明可被添加的物理块B04所需的区域。
<实施例的有效性和修改例>
任意可用的物理块的数量的增加导致对擦除/写入操作的次数的平均化处理的增加，从而提高了在整个装置中的再写入操作的次数的上限。这对于使用NAND型非易失性存储器作为主要存储介质的所有存储产品而言都是有效的。此外，擦除任意可用物理块的数据的管理方法在从主机发送数据写入命令时可以缩短物理块的擦除时间，并且可以缩短伴随来自主机的数据写入操作的冗长的数据写入时间，从而以高的速度处理来自主机的写入操作。
可以根据物理块地址信息部分103c的可用性来分析文件***。然后，检索未使用的逻辑块，解除在逻辑/物理块地址转换表上物理块与该逻辑块之间的关联，并且将该物理块存储在物理块地址信息部分中作为任意可用的物理块。
可以采取这样的结构，其中将物理块地址信息部分103c的可用性报告给主机，然后通过来自主机的命令分析文件***。然后，检索未使用的逻辑块，解除在逻辑/物理块地址转换表上物理块与该逻辑块之间的关联，并且将该物理块存储在物理块地址信息部分中作为任意可用的物理块。
在其中在对于该物理块的写入和擦除操作中发生错误即坏块的情况下，将设立这样的安排，其中将删除信息添加到图7的表中，并且使得图6的表中的登记保持被删除。
如上所述，根据本发明，可以任意地使用这样的物理块，在该物理块中已从主机写入一次数据，并且由于数据区域管理信息部分的更新，该物理块在文件***中尚未被使用。由此，通过擦除该物理块，可以在从主机发出数据写入命令时缩短对物理块的擦除时间，并且可以缩短伴随来自主机的数据写入操作的冗长的数据写入时间，从而以高的速度处理来自主机的写入操作。
此外，任意可用物理块的数量的增加导致对擦除/写入操作的次数的平均化处理的增加，从而提高了在整个装置中的再写入操作的次数的上限。
本领域技术人员很容易想到其他优点和修改例。因此，本发明就其更宽的方面不限于在此示出和描述的特定细节和示例性实施例。因此，只要不脱离由所附权利要求及其等同替换所限定的总发明构思的精神或范围，可以进行各种修改。

Claims (13)

1.一种非易失性存储器控制装置，其特征在于包括：
文件***控制器(102e)，其分析非易失性存储器装置的文件***中的文件分配表，以识别未使用的逻辑块；
逻辑/物理块地址转换表管理部分(102b)，其使用逻辑/物理块地址转换表信息部分(103b)的表，以从与所述未使用的逻辑块对应的物理块地址获得第一物理块，并且解除所述第一物理块与所述未使用的逻辑块之间的关联；以及
物理块地址信息管理部分(102c)，其将所述第一物理块登记在物理块地址信息部分(103c)中作为任意可用的第二物理块。
2.根据权利要求1的非易失性存储器控制装置，其特征在于包括：物理块信息修改部分(102g)，当将所述第一物理块登记在所述物理块地址信息部分中作为所述任意可用的第二物理块时，所述物理块信息修改部分(102g)擦除所述第一物理块的数据。
3.根据权利要求1的非易失性存储器控制装置，其特征在于，
所述文件***控制器(102e)根据来自主机的命令而开始操作。
4.根据权利要求1的非易失性存储器控制装置，其特征在于，
所述物理块地址信息部分(103c)设置在用作缓冲器的RAM(103)中。
5.根据权利要求1的非易失性存储器控制装置，其特征在于，
所述物理块地址信息部分(103c)被设置为可被所述第一物理块的地址参考的表。
6.根据权利要求1的非易失性存储器控制装置，其特征在于，
当所述逻辑/物理块地址转换表管理部分(102b)从登记在所述物理块地址信息部分(103c)中的任意可用物理块中选择一个物理块以使被选中的物理块与一逻辑块相关联时，参考物理块擦除计数信息以进行选择。
7.一种非易失性存储器控制方法，其使用随机存取存储器和执行整体控制的微处理单元来控制非易失性存储器装置，其中所述非易失性存储器装置包括文件***，在所述随机存取存储器中记录逻辑/物理块地址转换表和物理块地址信息，所述物理块地址信息包括表明物理块是否处于使用状态的信息，所述方法的特征在于包括以下步骤：
分析所述文件***中的文件分配表，以识别未使用的逻辑块；
使用所述逻辑/物理块地址转换表，以从与所述未使用的逻辑块对应的物理块地址获得第一物理块，并且解除所述第一物理块与所述未使用的逻辑块之间的关联；以及
将所述第一物理块登记在所述物理块地址信息中作为任意可用的第二物理块。
8.根据权利要求7的非易失性存储器控制方法，其特征在于包括：当将所述第一物理块登记在所述物理块地址信息部分中作为所述任意可用的第二物理块时，擦除所述第一物理块的数据。
9.根据权利要求7的非易失性存储器控制方法，其特征在于，
根据来自所述主机的命令而执行对所述文件分配表的所述分析。
10.根据权利要求7的非易失性存储器控制方法，其特征在于，
当从登记在所述物理块地址信息中的任意可用物理块中选择一个物理块以使被选中的物理块与一逻辑块相关联时，参考物理块擦除计数信息以进行选择。
11.一种存储装置，具有：
主机接口(104)，其接收包括来自主机的命令的数据；
随机存取存储器(103)；
非易失性存储器装置(101)；以及
微处理单元(102)，其分析所述命令且整体控制所述随机存取存储器(103)和非易失性存储器装置(101)，
所述存储装置的特征在于包括：
文件***控制器(102e)，其分析所述非易失性存储器装置的文件***中的文件分配表，以识别未使用的逻辑块；
逻辑/物理块地址转换表管理部分(102b)，其使用逻辑/物理块地址转换表信息部分(103b)的表，以从与所述未使用的逻辑块对应的物理块地址获得第一物理块，并且解除所述第一物理块与所述未使用的逻辑块之间的关联；以及
物理块地址信息管理部分(102c)，其将所述第一物理块登记在物理块地址信息部分(103c)中作为任意可用的第二物理块。
12.根据权利要求11的存储装置，其特征在于包括：物理块信息修改部分(102g)，当将所述第一物理块登记在所述物理块地址信息部分中作为所述任意可用的第二物理块时，所述物理块信息修改部分(102g)擦除所述第一物理块的数据。
13.根据权利要求11的存储装置，其特征在于，
所述文件***控制器(102e)根据来自主机的命令而开始操作。
CNA200810099934XA 2007-06-22 2008-05-22 非易失性存储器控制装置、非易失性存储器控制方法和存储装置 Pending CN101329654A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP165368/2007 2007-06-22
JP2007165368A JP2009003783A (ja) 2007-06-22 2007-06-22 不揮発性メモリの制御装置及び制御方法及び記憶装置

Publications (1)

Publication Number Publication Date
CN101329654A true CN101329654A (zh) 2008-12-24

Family

ID=40137701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810099934XA Pending CN101329654A (zh) 2007-06-22 2008-05-22 非易失性存储器控制装置、非易失性存储器控制方法和存储装置

Country Status (3)

Country Link
US (1) US20080320211A1 (zh)
JP (1) JP2009003783A (zh)
CN (1) CN101329654A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794254B (zh) * 2009-11-25 2012-07-04 深圳市硅格半导体有限公司 Nand flash的数据处理方法
CN103377009A (zh) * 2012-04-20 2013-10-30 内存技术有限责任公司 管理存储器模块中的操作状态数据
CN103514953A (zh) * 2012-06-22 2014-01-15 飞思卡尔半导体公司 对存储在闪存中的数据有地址ram的模拟电可擦存储器
US9208078B2 (en) 2009-06-04 2015-12-08 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US9367486B2 (en) 2008-02-28 2016-06-14 Memory Technologies Llc Extended utilization area for a memory device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886597B2 (en) * 2009-10-28 2014-11-11 Sandisk Il Ltd. Synchronizing changes in a file system which are initiated by a storage device and a host device
CN101833559B (zh) * 2009-11-05 2012-07-04 北京炬力北方微电子有限公司 一种读取fat磁盘文件的方法和装置
EP2672390B1 (en) * 2011-01-31 2015-11-25 Mitsubishi Electric Corporation Memory controller
US8909877B2 (en) * 2012-02-02 2014-12-09 International Business Machines Corporation Dynamic real storage usage control
US9563382B2 (en) 2014-06-05 2017-02-07 Sandisk Technologies Llc Methods, systems, and computer readable media for providing flexible host memory buffer
US10268584B2 (en) 2014-08-20 2019-04-23 Sandisk Technologies Llc Adaptive host memory buffer (HMB) caching using unassisted hinting
US10007442B2 (en) 2014-08-20 2018-06-26 Sandisk Technologies Llc Methods, systems, and computer readable media for automatically deriving hints from accesses to a storage device and from file system metadata and for optimizing utilization of the storage device based on the hints
US10228854B2 (en) * 2014-08-20 2019-03-12 Sandisk Technologies Llc Storage devices and methods for optimizing use of storage devices based on storage device parsing of file system metadata in host write operations
US9927997B2 (en) 2015-12-21 2018-03-27 Sandisk Technologies Llc Methods, systems, and computer readable media for automatically and selectively enabling burst mode operation in a storage device
US10521118B2 (en) 2016-07-13 2019-12-31 Sandisk Technologies Llc Methods, systems, and computer readable media for write classification and aggregation using host memory buffer (HMB)
KR102098240B1 (ko) * 2018-05-16 2020-04-08 주식회사 디에이아이오 비휘발성 메모리 시스템
US10884920B2 (en) 2018-08-14 2021-01-05 Western Digital Technologies, Inc. Metadata-based operations for use with solid state devices
US11249664B2 (en) 2018-10-09 2022-02-15 Western Digital Technologies, Inc. File system metadata decoding for optimizing flash translation layer operations
US11340810B2 (en) 2018-10-09 2022-05-24 Western Digital Technologies, Inc. Optimizing data storage device operation by grouping logical block addresses and/or physical block addresses using hints

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485938B2 (ja) * 1992-03-31 2004-01-13 株式会社東芝 不揮発性半導体メモリ装置
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
US5963915A (en) * 1996-02-21 1999-10-05 Infoseek Corporation Secure, convenient and efficient system and method of performing trans-internet purchase transactions
US5835718A (en) * 1996-04-10 1998-11-10 At&T Corp URL rewriting pseudo proxy server
US5805803A (en) * 1997-05-13 1998-09-08 Digital Equipment Corporation Secure web tunnel
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US6098093A (en) * 1998-03-19 2000-08-01 International Business Machines Corp. Maintaining sessions in a clustered server environment
US6081900A (en) * 1999-03-16 2000-06-27 Novell, Inc. Secure intranet access
CA2328033A1 (en) * 2000-12-12 2002-06-12 Ibm Canada Limited-Ibm Canada Limitee Method and system for a computer system to support various communication devices
US20030051142A1 (en) * 2001-05-16 2003-03-13 Hidalgo Lluis Mora Firewalls for providing security in HTTP networks and applications
US20030046586A1 (en) * 2001-09-05 2003-03-06 Satyam Bheemarasetti Secure remote access to data between peers
US7002565B2 (en) * 2002-08-28 2006-02-21 Hewlett-Packard Development Company, L.P. Signaling display device to automatically characterize video signal
US7136986B2 (en) * 2002-11-29 2006-11-14 Ramos Technology Co., Ltd. Apparatus and method for controlling flash memories
JP2004280752A (ja) * 2003-03-19 2004-10-07 Sony Corp データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
US7395384B2 (en) * 2004-07-21 2008-07-01 Sandisk Corproation Method and apparatus for maintaining data on non-volatile memory systems
KR100684887B1 (ko) * 2005-02-04 2007-02-20 삼성전자주식회사 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지방법
JP4859837B2 (ja) * 2005-09-22 2012-01-25 パナソニック株式会社 情報記録媒体アクセス装置、及びデータ記録方法
US8307149B2 (en) * 2005-12-09 2012-11-06 Panasonic Corporation Nonvolatile memory device including a logical-to-physical logig-to-physical address conversion table, a temporary block and a temporary table

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10540094B2 (en) 2008-02-28 2020-01-21 Memory Technologies Llc Extended utilization area for a memory device
US11494080B2 (en) 2008-02-28 2022-11-08 Memory Technologies Llc Extended utilization area for a memory device
US11182079B2 (en) 2008-02-28 2021-11-23 Memory Technologies Llc Extended utilization area for a memory device
US9367486B2 (en) 2008-02-28 2016-06-14 Memory Technologies Llc Extended utilization area for a memory device
US11907538B2 (en) 2008-02-28 2024-02-20 Memory Technologies Llc Extended utilization area for a memory device
US11829601B2 (en) 2008-02-28 2023-11-28 Memory Technologies Llc Extended utilization area for a memory device
US11550476B2 (en) 2008-02-28 2023-01-10 Memory Technologies Llc Extended utilization area for a memory device
US10983697B2 (en) 2009-06-04 2021-04-20 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US9983800B2 (en) 2009-06-04 2018-05-29 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11775173B2 (en) 2009-06-04 2023-10-03 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11733869B2 (en) 2009-06-04 2023-08-22 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US9208078B2 (en) 2009-06-04 2015-12-08 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
CN101794254B (zh) * 2009-11-25 2012-07-04 深圳市硅格半导体有限公司 Nand flash的数据处理方法
CN103377009B (zh) * 2012-04-20 2016-12-07 内存技术有限责任公司 管理存储器模块中的操作状态数据
US11226771B2 (en) 2012-04-20 2022-01-18 Memory Technologies Llc Managing operational state data in memory module
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US10042586B2 (en) 2012-04-20 2018-08-07 Memory Technologies Llc Managing operational state data in memory module
US11782647B2 (en) 2012-04-20 2023-10-10 Memory Technologies Llc Managing operational state data in memory module
CN103377009A (zh) * 2012-04-20 2013-10-30 内存技术有限责任公司 管理存储器模块中的操作状态数据
CN103514953A (zh) * 2012-06-22 2014-01-15 飞思卡尔半导体公司 对存储在闪存中的数据有地址ram的模拟电可擦存储器
CN103514953B (zh) * 2012-06-22 2018-04-10 恩智浦美国有限公司 对存储在闪存中的数据有地址ram的模拟电可擦存储器

Also Published As

Publication number Publication date
JP2009003783A (ja) 2009-01-08
US20080320211A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101329654A (zh) 非易失性存储器控制装置、非易失性存储器控制方法和存储装置
US5953737A (en) Method and apparatus for performing erase operations transparent to a solid state storage system
EP1693739B1 (en) Method of writing data to non-volatile memory
CN102332290B (zh) 用来管理和存取闪存模块的控制器
KR100877448B1 (ko) 비휘발성 기억 시스템
CN105975399B (zh) 用来管理一记忆装置的方法以及其相关的记忆装置
US7516295B2 (en) Method of remapping flash memory
CN101458956B (zh) 存取一快闪存储器的装置、方法及平均地使用该快闪存储器的区块的方法
US8356136B2 (en) Block management method of a non-volatile memory
US8769218B2 (en) System and apparatus for flash memory data management
US8996791B2 (en) Flash memory device, memory control device, memory control method, and storage system
CN110058796A (zh) 数据储存装置
CN103150256B (zh) 提高usb闪存写入性能的方法和器件
WO2007058624A1 (en) A controller for non-volatile memories, and methods of operating the memory controller
US20130166828A1 (en) Data update apparatus and method for flash memory file system
KR20170083963A (ko) 어레이 컨트롤러, 솔리드 스테이트 디스크, 및 데이터를 기록하기 위해 솔리드 스테이트 디스크를 제어하는 방법
JP6455900B2 (ja) ストレージシステムおよびシステムガベージコレクション方法
JP6139711B2 (ja) 情報処理装置
CN106598504B (zh) 数据存储方法及装置
CN101334756A (zh) 非易失性存储器的控制装置及其控制方法以及存储装置
CN110389712B (zh) 数据写入方法及其装置、固态硬盘和计算机可读存储介质
KR20090108694A (ko) 연속 논리 주소 공간 인터페이스를 구비한 다이렉트 데이터 파일 시스템을 사용하는 방법
JP2009230414A (ja) 複数の不揮発性メモリデバイスを有する記憶装置
US20090125668A1 (en) Management of erased blocks in flash memories
CN109213423A (zh) 基于地址屏障无锁处理并发io命令

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081224