CN101327572A - 晶圆背面减薄工艺 - Google Patents

晶圆背面减薄工艺 Download PDF

Info

Publication number
CN101327572A
CN101327572A CNA2007100424583A CN200710042458A CN101327572A CN 101327572 A CN101327572 A CN 101327572A CN A2007100424583 A CNA2007100424583 A CN A2007100424583A CN 200710042458 A CN200710042458 A CN 200710042458A CN 101327572 A CN101327572 A CN 101327572A
Authority
CN
China
Prior art keywords
wafer
back side
technique
thinning back
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100424583A
Other languages
English (en)
Other versions
CN101327572B (zh
Inventor
黄河
陈建华
高大为
毛剑宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100424583A priority Critical patent/CN101327572B/zh
Publication of CN101327572A publication Critical patent/CN101327572A/zh
Application granted granted Critical
Publication of CN101327572B publication Critical patent/CN101327572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种晶圆背面减薄工艺,包括在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,然后对于晶圆背面进行研磨来减薄晶圆厚度,并在研磨完成后对于晶圆背面进行抛光。本发明晶圆背面减薄工艺使得晶圆边缘不致发生弯曲或者断裂,提高了晶圆减薄的质量。

Description

晶圆背面减薄工艺
技术领域
本发明涉及三维封装工艺,特别涉及三维封装工艺中的晶圆背面减薄工艺。
背景技术
众所周知,封装技术其实就是一种将芯片打包的技术,这种打包对于芯片来说是必须的。因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面,封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造,因此它是至关重要的。封装也可以说是安装半导体集成电路芯片用的外壳,它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁。简单来说,封装就是将芯片上的接点通过导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此,封装技术是集成电路产业中非常关键的一环。
目前,经过多年的发展,封装技术经历了从最初的针脚***式实装技术到表面贴装技术再到球栅阵列端子BGA(ball grid array)型封装技术再到最新的三维封装技术(3D Package)。其中,三维封装技术又可分为封装叠层的三维封装、芯片叠层的三维封装以及晶圆叠层的三维封装三种类型。三维封装的优点在于可以提高互连线的密度,降低器件外形的总体高度。由于有可能将不同类型的芯片层叠在一起,而又具有较高的互连线密度,因此三维封装技术具有很好的应用前景。在三维***级封装技术中,硅通孔(TSV,Through-Silicon-Via)电极的连接路径可以缩短至只有一个芯片的厚度,所以能够实现路径最短和集成度最高的互连。通过硅通孔实现互连的***级集成方案,能够在减少芯片面积的同时缓解互连延迟问题。如果用垂直方向的短互连线来代替二维结构中大量的长互连线,就能够使逻辑电路的性能大大提高。例如,通过将关键路径上的逻辑门放置在多个有源层上,就能够将它们非常紧密地排布起来。也可以将电压和/或性能要求不同的电路放置在不同的层上。
基于TSV制造技术的三维封装的关键工艺包括:高高宽比(>5∶1)的TSV钻蚀,TSV绝缘介质及导电材料填充,晶圆的减薄,芯片到芯片、芯片到晶圆或晶圆到晶圆之间的精确对准,低温的粘结性键合方法等。其中晶圆的减薄工艺常采用化学机械研磨的方法,例如,专利号为02140151.9的中国专利提供了一种化学机械研磨的方法,包括,提供基底,该基底上已形成有金属层,且该金属层下方形成有障碍层;提供障碍层研磨浆及化学助剂,用以研磨该金属层;以及仅提供障碍层研磨浆,用以研磨该障碍层;其中该化学助剂是由至少一种氧化剂、至少一种螯合剂和酸碱缓冲液所组成。但是,在三维封装工艺中,晶圆的厚度至少需要减薄到70um以下,而当晶圆减薄到100um以下时,晶圆就会变得极其易碎,如图1圈中所示,在对于晶圆的研磨过程中就可能使得晶圆的边缘发生弯曲甚至断裂。
发明内容
本发明即是为了解决现有技术在对晶圆背面减薄时容易使晶圆边缘发生弯曲甚至断裂的问题。
为解决上述问题,本发明提供了一种晶圆背面减薄工艺,包括在对于晶圆减薄之前,在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,然后对于晶圆背面进行研磨来减薄晶圆厚度,并在研磨完成后对于晶圆背面进行抛光。
与现有技术相比,上述方案具有以下优点:上述方案晶圆背面减薄工艺通过在晶圆背面减薄之前,在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,防止对于晶圆背面进行研磨时使用的研磨浆颗粒进入边缘间隙,并且对于晶圆的边缘进行支撑,从而使得在对于晶圆背面进行减薄时,晶圆边缘不致发生弯曲或者断裂,提高了晶圆减薄的质量。
附图说明
图1是现有晶圆背面减薄工艺后晶圆边缘示意图;
图2是本发明实施例晶圆背面减薄工艺流程图;
图3A至图3H是本发明实施例晶圆背面减薄工艺示意图;
图4是本发明实施例晶圆背面减薄工艺后晶圆边缘示意图。
具体实施方式
本发明晶圆背面减薄工艺的实质是在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,防止对于晶圆背面进行研磨时使用的研磨浆颗粒进入两片晶圆的边缘间隙,并且对于晶圆的边缘进行支撑。
本发明晶圆背面减薄工艺通过较佳的实施例来进行详细说明已使得本发明晶圆背面减薄工艺更加清楚。
如图2所示,本发明实施例晶圆背面减薄工艺包括下列步骤,
步骤s1,在两片晶圆的边缘间隙填入填充物质。
步骤s2,对于填充物质进行固化工艺。
步骤s3,对于晶圆背面进行研磨,并在研磨完成后对于晶圆背面进行抛光。
在三维封装工艺中,可以先对于晶圆背面进行减薄,再将晶圆与晶圆进行粘合,也可以先将晶圆与晶圆进行粘合,再对于晶圆背面进行减薄,下面结合附图首先对于已经过粘合的两片晶圆进行晶圆背面减薄的过程进行详细描述。
实施例1
结合图2和图3A所示,在对于晶圆10和晶圆12背面进行减薄之前,首先通过机械手臂将已粘合的晶圆10和晶圆12竖起,接着通过点胶机将填充物质11,例如硅胶填入两片晶圆的圆周边缘间隙,并且在填入硅胶的同时,缓慢旋转两片晶圆,使得硅胶均匀被填入两片晶圆的边缘间隙。并且,填入的硅胶的厚度为0.5-2mm,例如0.5mm或2mm或1mm。当然,所述填充物质11不仅仅限于硅胶,也可以是其他不会与研磨浆发生反应的物质。
结合图2和图3B所示,在完成填充物质11的填入之后,就需要对于填充物质11进行固化来增加填充物质11的硬度。常用的固化手段就是对于填充物质11进行烘烤,本发明实施例的固化工艺是在120-400℃的温度下,例如120℃或200℃或400℃,对于填充物质11进行持续时间为1至10分钟的烘烤,例如1分钟或4分钟或10分钟。当然,固化的手段不仅限于烘烤,也可采用例如外线照射的方法等。
结合图2和图3C所示,在完成固化工艺之后,就需要对于晶圆12背面进行减薄了。由于晶圆12背面并没有器件,因此减薄的只是硅衬底的厚度,一般减薄可分为两步,研磨和抛光。研磨可采用本领域技术人员公知的机械研磨方法,例如用金刚砂轮加压研磨晶圆背面使硅衬底减薄,当然,机械研磨的方法并不仅限于用金刚砂轮加压研磨,本领域技术人员可以根据公知常识应用适合的机械研磨方法。完成研磨的晶面表面非常粗糙,所以需要表面抛光,抛光时晶圆12固定在旋转机台上,一个旋转研磨垫被加压在晶圆12表面上,含炭化硅颗粒的研磨浆流过旋转机台和晶圆12表面,由于炭化硅的硬度较高,因而晶圆表面粗糙的凸起更容易被研磨掉,所以研磨后可以得到较光滑的表面,实现晶圆表面抛光。而由于在两片晶圆之间已填入了填充物质11,因此研磨浆就不会流入两片晶圆的间隙,避免了边缘间隙内的研磨浆颗粒在研磨压力的作用下导致晶圆边缘断裂的问题。同时填充物也起到了支撑边缘的作用,避免了研磨过程中边缘弯曲对晶圆造成缺陷的问题。
当完成研磨之后,如图3D所示,晶圆12的厚度被减薄至要求的厚度,并且在完成了抛光之后,晶圆12的边缘也依然保持平整,对于所述晶圆的背面减薄工艺就完成了,如图4所示,晶圆的边缘非常平整。
而之后,如图3E所示,还会继续在完成减薄的晶圆12上再粘上一片晶圆13,并重复上述步骤,即在两片晶圆的边缘间隙填入填充物质,并对于填充物质进行固化,然后如图3F所示,使用机械研磨来对于晶圆背面进行减薄,并在研磨完成后,对于晶圆表面进行抛光。依次类推,不断重复所述的晶圆背面减薄方法,直到多片晶圆达到一定厚度后,再将多片晶圆翻转,并对于最下面的那片晶圆10进行与上述方法相同的晶圆背面减薄方法,并且,所述厚度最少应能满足在进行研磨抛光时,不致使晶圆产生破裂。如图3G所示,晶圆10、12、13、14叠加的厚度能满足在进行研磨抛光时,不致使晶圆产生破裂,就将晶圆翻转。如图3H所示,在翻转晶圆后,对于晶圆10进行所述的晶圆背面减薄方法。
如前所述,三维封装工艺中,也可以先进行晶圆背面减薄,再将晶圆与晶圆进行粘合。同样参照图3A至图3D,此时,将晶圆12放置于支撑载体10上,所述的支撑载体可以是上述的晶圆,也可以是其他用以放置晶圆的硬质载体。然后在晶圆12与支撑载体10的边缘间隙填入填充物质11,再参照上述的步骤对于填充物质11进行固化,随后进行研磨和抛光来完成晶圆12背面减薄的工艺。由于在晶圆与支撑载体之间已填入了填充物质,因此研磨浆就不会流入晶圆与支撑载体的间隙,避免了边缘间隙内的研磨浆颗粒在研磨压力的作用下导致晶圆边缘断裂的问题。同时填充物也起到了支撑边缘的作用,避免了研磨过程中边缘弯曲对晶圆造成缺陷的问题。并且,在完成了晶圆背面的减薄之后,就可以按照工艺需要将经减薄的多片晶圆一片一片进行粘合。
当然,本发明晶圆背面减薄工艺不仅仅适用于三维封装工艺,也适用于其他需进行晶圆背面减薄的工艺。再次参照图3A,例如,当进行单片晶圆减薄的时候,只需将晶圆12放置于支撑载体10上,所述的支撑载体可以是实施例1中所述的晶圆,也可以是其他用以放置晶圆的硬质载体。然后通过点胶机在晶圆12与支撑载体10之间的边缘圆周间隙填入填充物质11。再次参照图3B,在填充完成后,对于填充物质11进行固化。再次参照图3C,在固化之后再使用机械研磨的方法对于晶圆12背面进行研磨。再次参照图3D,在研磨完成之后再对于晶圆12表面进行抛光,并且,由于在晶圆12与支撑载体10的边缘间隙填入了填充物质,在进行抛光时,研磨浆就不会流入晶圆12与支撑载体10的边缘间隙,避免了边缘间隙内的研磨浆颗粒在研磨压力的作用下导致晶圆边缘断裂的问题。同时填充物也起到了支撑边缘的作用,避免了研磨过程中边缘弯曲对晶圆造成缺陷的问题,提高了晶圆背面减薄的质量。
综上所述,本发明晶圆背面减薄工艺通过在晶圆背面减薄之前,在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,因此研磨浆就不会流入边缘的间隙,避免了边缘间隙内的研磨浆颗粒在研磨压力的作用下导致晶圆边缘断裂的问题。同时填充物也起到了支撑边缘的作用,避免了研磨过程中边缘弯曲对晶圆造成缺陷的问题。提高了晶圆减薄的质量。

Claims (9)

1.一种晶圆背面减薄工艺,其特征在于,在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充物质,然后对于晶圆背面进行研磨来减薄晶圆厚度,并在研磨完成后对于晶圆背面进行抛光。
2.如权利要求1所述的晶圆背面减薄工艺,其特征在于,所述填充物质为不与研磨浆发生反应的物质。
3.如权利要求1至3任一项所述的晶圆背面减薄工艺,其特征在于,所述填充物质为硅胶。
4.如权利要求3所述的晶圆背面减薄工艺,其特征在于,所述填充物质通过点胶机填入晶圆边缘间隙。
5.如权利要求1所述的晶圆背面减薄工艺,其特征在于,填入填充物质的厚度为0.5至2mm。
6.如权利要求1所述的晶圆背面减薄工艺,其特征在于,在对于晶圆背面进行研磨之前采用烘烤的方法来对于填充物质进行固化。
7.如权利要求6所述的晶圆背面减薄工艺,其特征在于,所述烘烤的温度为120-400℃。
8.如权利要求1所述的晶圆背面减薄工艺,其特征在于,所述对于晶圆背面进行研磨使用金刚砂轮。
9.如权利要求1所述的晶圆背面减薄工艺,其特征在于,所述对于晶圆进行抛光使用含炭化硅颗粒的研磨浆。
CN2007100424583A 2007-06-22 2007-06-22 晶圆背面减薄工艺 Active CN101327572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100424583A CN101327572B (zh) 2007-06-22 2007-06-22 晶圆背面减薄工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100424583A CN101327572B (zh) 2007-06-22 2007-06-22 晶圆背面减薄工艺

Publications (2)

Publication Number Publication Date
CN101327572A true CN101327572A (zh) 2008-12-24
CN101327572B CN101327572B (zh) 2012-01-25

Family

ID=40203706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100424583A Active CN101327572B (zh) 2007-06-22 2007-06-22 晶圆背面减薄工艺

Country Status (1)

Country Link
CN (1) CN101327572B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044428B (zh) * 2009-10-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 晶圆的减薄方法
CN101941181B (zh) * 2009-07-03 2012-10-17 日月光半导体制造股份有限公司 晶圆的研磨方法
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
CN104118844A (zh) * 2014-07-15 2014-10-29 电子科技大学 一种硅基背面减薄方法
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
CN104827384A (zh) * 2015-03-31 2015-08-12 山西南烨立碁光电有限公司 Led硅基板的研磨技术
CN104952810A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种接合晶圆及其制备方法
CN105215840A (zh) * 2015-08-31 2016-01-06 上海华虹宏力半导体制造有限公司 一种硅通孔的减薄方法
CN105390408A (zh) * 2014-09-03 2016-03-09 中芯国际集成电路制造(上海)有限公司 晶圆结构及其减薄方法
CN105984837A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 堆叠结构的晶圆及其减薄方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN107877270A (zh) * 2017-11-10 2018-04-06 中国电子科技集团公司第四十研究所 一种用于介质基片片内均匀减薄的方法
CN110087784A (zh) * 2016-12-28 2019-08-02 修谷鲁开发股份有限公司 异物除去装置和异物除去方法
CN110854039A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆处理装置
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
CN112959211A (zh) * 2021-02-22 2021-06-15 长江存储科技有限责任公司 晶圆处理装置和处理方法
CN114284131A (zh) * 2020-09-28 2022-04-05 东莞新科技术研究开发有限公司 晶圆的加工方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101941181B (zh) * 2009-07-03 2012-10-17 日月光半导体制造股份有限公司 晶圆的研磨方法
CN102044428B (zh) * 2009-10-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 晶圆的减薄方法
CN103413772B (zh) * 2013-06-25 2016-08-10 上海华力微电子有限公司 一种晶圆减薄的方法
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
CN104952810A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种接合晶圆及其制备方法
CN104118844A (zh) * 2014-07-15 2014-10-29 电子科技大学 一种硅基背面减薄方法
CN105390408A (zh) * 2014-09-03 2016-03-09 中芯国际集成电路制造(上海)有限公司 晶圆结构及其减薄方法
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
CN105984837A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 堆叠结构的晶圆及其减薄方法
CN104827384A (zh) * 2015-03-31 2015-08-12 山西南烨立碁光电有限公司 Led硅基板的研磨技术
CN105215840A (zh) * 2015-08-31 2016-01-06 上海华虹宏力半导体制造有限公司 一种硅通孔的减薄方法
CN110087784A (zh) * 2016-12-28 2019-08-02 修谷鲁开发股份有限公司 异物除去装置和异物除去方法
CN110087784B (zh) * 2016-12-28 2022-03-18 修谷鲁开发股份有限公司 异物除去装置和异物除去方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN107877270A (zh) * 2017-11-10 2018-04-06 中国电子科技集团公司第四十研究所 一种用于介质基片片内均匀减薄的方法
CN107877270B (zh) * 2017-11-10 2020-03-17 中国电子科技集团公司第四十一研究所 一种用于介质基片片内均匀减薄的方法
CN110854039A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆处理装置
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
CN114284131A (zh) * 2020-09-28 2022-04-05 东莞新科技术研究开发有限公司 晶圆的加工方法
CN112959211A (zh) * 2021-02-22 2021-06-15 长江存储科技有限责任公司 晶圆处理装置和处理方法
CN112959211B (zh) * 2021-02-22 2021-12-31 长江存储科技有限责任公司 晶圆处理装置和处理方法

Also Published As

Publication number Publication date
CN101327572B (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
CN101327572B (zh) 晶圆背面减薄工艺
US11538781B2 (en) Integrated device packages including bonded structures
CN102044428B (zh) 晶圆的减薄方法
JP7120402B2 (ja) 半導体装置及びその製造方法
TWI415244B (zh) 半導體裝置及其製造方法
KR102077153B1 (ko) 관통전극을 갖는 반도체 패키지 및 그 제조방법
US7329598B2 (en) Method of manufacturing a semiconductor device
CN102169875B (zh) 半导体装置及其制造方法
TW201742226A (zh) 用於晶圓/晶粒堆疊的修正晶粒
KR20200033994A (ko) 모든 온도에 대해 휨이 적은 양면 팬-아웃 패키지
CN103681646A (zh) 堆栈式半导体装置及其制作方法
TW200414495A (en) Semiconductor device and method of manufacturing the same
CN103681374A (zh) 封装件的制法
EP1202343A2 (en) Semiconductor device and fabrication process therefor
US20210028146A1 (en) Semiconductor package and a method for manufacturing the same
TW201737446A (zh) 具有多個共面中介元件的半導體封裝
US9589947B2 (en) Semiconductor packages and methods of manufacturing the same
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN101335224B (zh) 半导体封装结构及其制造方法
US20140117506A1 (en) Semiconductor device and method of manufacturing the same
TW201633412A (zh) 半導體裝置及其製造方法
JP3544902B2 (ja) 半導体装置およびその製造方法
JP2014165339A (ja) 積層ウエーハの加工方法
US20240063075A1 (en) Semiconductor device and manufacturing method thereof
JP2002299547A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180608

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Co-patentee after: Core integrated circuit (Ningbo) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

TR01 Transfer of patent right