CN101295534B - 双内存条供电电路 - Google Patents

双内存条供电电路 Download PDF

Info

Publication number
CN101295534B
CN101295534B CN2007102005669A CN200710200566A CN101295534B CN 101295534 B CN101295534 B CN 101295534B CN 2007102005669 A CN2007102005669 A CN 2007102005669A CN 200710200566 A CN200710200566 A CN 200710200566A CN 101295534 B CN101295534 B CN 101295534B
Authority
CN
China
Prior art keywords
resistance
voltage
memory
switch element
electrical switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007102005669A
Other languages
English (en)
Other versions
CN101295534A (zh
Inventor
陈樱
熊金良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2007102005669A priority Critical patent/CN101295534B/zh
Priority to US11/946,858 priority patent/US7545700B2/en
Publication of CN101295534A publication Critical patent/CN101295534A/zh
Application granted granted Critical
Publication of CN101295534B publication Critical patent/CN101295534B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

一种双内存条供电电路，用于给一主板上的两种内存条插槽供电，其包括一插槽侦测端、一电开关元件、一第一电阻、一第二电阻、一第三电阻及一电压输出端，所述插槽侦测端连接所述主板上一用于侦测内存条插槽插接内存条状态的控制信号引脚并连接到所述电开关元件的第一端，所述电开关元件的第二端接地，所述电开关元件的第三端通过所述第一电阻后接所述电压输出端，所述第二电阻及第三电阻串接于一第一电源端与地之间，所述电压输出端还分别连接于所述第二电阻及第三电阻之间的节点及所述两种内存条插槽的电压输入引脚。所述双内存条供电电路可自动给两种内存条插槽供电。

Description

双内存条供电电路
技术领域
本发明涉及一种供电电路，特别涉及一种给内存条提供电能的供电电路。
背景技术
目前，电脑已经成为人们日常工作、学习非常重要的工具，被广泛应用在各个领域，其中衡量电脑的一个重要指标的内存条技术也不断更新换代，发展迅速。现在市场上推出了两代内存条产品，即第一代双倍数据率同步动态随机存储器(Double Data Rate I SDRAM，DDR ISDRAM)及第二代双倍数据率同步动态随机存储器(Double Data RateII SDRAM，DDR II SDRAM)。上述两种内存条的接口(DDR I内存条引脚为180，DDR II内存条引脚为240)、电压(DDR I内存条工作电压为2.6V，DDR II内存条工作电压为1.8V)均不同，故不能使用相同的内存条插槽。
为了方便用户升级内存，许多主板上集成了上述两种内存条插槽，这样一块主板既可以使用DDR I内存条，也可以使用DDR II内存条。但是，一般情况下这两种内存条插槽各自拥有独立的电源转换模块来提供电源，这样的话所用元器件就会较多，一方面增加了成本，另一方面占用了一定的电路板空间，从而提高了主板设计难度。
发明内容
鉴于以上内容，有必要提供一种可满足两种内存条的供电要求的双内存条供电电路。
一种双内存条供电电路，用于给一主板上的两种内存条插槽供电，其包括一插槽侦测端、一电开关元件、一第一电阻、一第二电阻、一第三电阻及一电压输出端，所述插槽侦测端连接所述主板上一用于侦测内存条插槽插接内存条状态的控制信号引脚并连接到所述电开关元件的第一端，所述电开关元件的第二端接地，所述电开关元件的第三端通过所述第一电阻后接所述电压输出端，所述第二电阻及第三电阻串接于一第一电源端与地之间，所述电压输出端还分别连接于所述第二电阻及第三电阻之间的节点及所述两种内存条插槽的电压输入引脚。
相较现有技术，所述双内存条供电电路根据插接内存条的不同来控制所述电开关元件对电阻的切换，从而可自动调整供给内存条插槽的电压值，而不需对两种内存条插槽分别独立设置供电电路，不但节省了电路板空间，也大大降低了主板设计难度与制造成本。
附图说明
下面参考附图结合具体实施方式对本发明作进一步的说明。
图1为本发明双内存条供电电路的较佳实施方式的电路图。
具体实施方式
请参考图1，本发明双内存条供电电路用于给一电脑主板上的两种内存条插槽供电，其较佳实施方式包括一插槽侦测端X、一电开关元件Q、一限流电阻R、一第一电阻R1、一第二电阻R2、一第三电阻R3、一电压负反馈电路10、一瓷片电容C1、一电解电容C2及一电压输出端Y。
所述电压负反馈电路10包括一运算放大器U、一第一场效应管Q1及一第二场效应管Q2。所述运算放大器U包括一同相输入端3、一反相输入端2、一电源端8、一接地端4及一输出端1。本实施方式中，所述电开关元件Q为一PNP型三极管，所述两种内存条插槽为DDRI内存条插槽及DDR II内存条插槽。所述第一电阻R1的电阻值为1.75KΩ，所述第二电阻R2的电阻值为1KΩ，所述第三电阻R3的电阻值为3.7KΩ。
其中，所述插槽侦测端X连接所述主板上一控制信号引脚(该控制信号引脚可侦测主板上内存条的插接状态，并输出相应控制信号)，所述插槽侦测端X通过所述限流电阻R后连接到所述电开关元件Q的第一端(基极)，所述电开关元件Q的第二端(集电极)接地，所述电开关元件Q的第三端(发射极)通过所述第一电阻R 1后接所述运算放大器U的同相输入端3，所述第二电阻R2及第三电阻R3串接于一3.3V第一电源端VCC与地之间，所述运算放大器U的同相输入端3还连接于所述第二电阻R2及第三电阻R3之间的节点。所述运算放大器U的反相输入端2连接所述电压输出端Y，所述运算放大器U的反相输入端2还分别连接所述瓷片电容C1及电解电容C2后接地。所述运算放大器U的电源端8接一12V第二电源端VDD，所述运算放大器U的接地端4接地。所述运算放大器U的输出端1分别连接到所述第一场效应管Q 1及第二场效应管Q2的栅极，所述第一场效应管Q1及第二场效应管Q2的漏极均接所述第一电源端VCC，所述第一场效应管Q1及第二场效应管Q2的源极均接所述运算放大器U的反相输入端2，形成电压负反馈电路，所述电压输出端Y连接所述DDR I内存条插槽及DDR II内存条插槽的电压输入引脚(未示出)。
工作时，当只插接DDR I内存条而不插接DDR II内存条时，所述插槽侦测端X将接收到所述控制信号引脚发出的一高电平信号，故使所述电开关元件Q处于截止状态，所述3.3V第一电压端VCC的电压通过所述第二电阻R2及第三电阻R3分压后使所述运算放大器U的同相输入端3的电压变为：V+＝[3.7/(3.7+1)]*3.3＝2.6V。经过所述电压负反馈电路10的负反馈作用，使所述运算放大器U的反相输入端2得到一稳定的2.6V电压，所述稳定的2.6V电压通过所述电压输出端Y直接给所述DDR I内存条供电，所述瓷片电容C1用于过滤高频杂讯，所述电解电容C2用于过滤低频杂讯，以进一步保证输出电压的稳定。
当只插接DDR II内存条而不插接DDR I内存条时，所述插槽侦测端X将接收到所述控制信号引脚发出的一低电平信号，故使所述电开关元件Q处于导通状态，所述3.3V第一电压端VCC的电压通过所述第一电阻R 1、所述第二电阻R2及第三电阻R3分压后，使所述运算放大器U的同相输入端3的电压变为：V+＝{[(3.7*1.75)/(3.7+1.75)]/[1+(3.7*1.75)/(3.7+1.75)]}*3.3＝1.8V。经过所述电压负反馈电路10的负反馈作用，使所述运算放大器U的反相输入端2得到一稳定的1.8V电压，所述稳定的1.8V电压通过电压输出端Y直接给所述DDR II内存条供电。
当同时插接DDR II内存条及DDR I内存条时，所述插槽侦测端X将接收到所述控制信号引脚发出的低电平信号，根据上述可知所述电压输出端Y将输出所述1.8V电压，此时DDR I内存条不工作，但DDRII内存条可继续工作，电脑***仍可正常运行。
如果对所述双内存条供电电路的供电电压要求不高时，也可将所述用于稳定电压的电压负反馈电路10去掉，而直接将所述电压输出端Y连接到所述第二电阻R2与第三电阻R3之间的节点上即可。本发明双内存条供电电路可根据内存条插槽上插接的内存条的类型直接提供与之匹配的电压，其应用了较少的元器件并占用了较少的电路板空间，从而降低了主板设计难度及成本。

Claims (10)

1.一种双内存条供电电路，用于给一主板上的两种内存条插槽供电，其包括一插槽侦测端、一电开关元件、一第一电阻、一第二电阻、一第三电阻及一电压输出端，所述插槽侦测端连接所述主板上一用于侦测内存条插槽插接内存条状态的控制信号引脚并连接到所述电开关元件的第一端，所述电开关元件的第二端接地，所述电开关元件的第三端通过所述第一电阻后接所述电压输出端，所述第二电阻及第三电阻串接于一第一电源端与地之间，所述电压输出端还分别连接于所述第二电阻及第三电阻之间的节点及所述两种内存条插槽的电压输入引脚，所述控制信号引脚根据插接在所述两种内存条插槽的内存条类型对应输出高电平或低电平信号以控制所述电开关元件截止或导通，进而通过所述电压输出端输出在只插接第一种内存条时输出一第一电压，在只插接第二种内存条时输出一第二电压，及在同时插接第一及第二种内存条时输出第二电压，且第二电压小于第一电压。
2.如权利要求1所述的双内存条供电电路，其特征在于：所述插槽侦测端通过一限流电阻与所述电开关元件的第一端相连。
3.如权利要求1所述的双内存条供电电路，其特征在于：所述电开关元件为一PNP型三极管。
4.如权利要求1所述的双内存条供电电路，其特征在于：所述第一电源端的电压为3.3V，所述第一电阻的电阻值为1.75KΩ，所述第二电阻的电阻值为1KΩ，所述第三电阻的电阻值为3.7KΩ。
5.一种双内存条供电电路，用于给一主板上的两种内存条插槽供电，其包括一插槽侦测端、一电开关元件、一第一电阻、一第二电阻、一第三电阻、一电压负反馈电路及一电压输出端，所述插槽侦测端连接所述主板上一用于侦测内存条插槽插接内存条状态的控制信号引脚并连接到所述电开关元件的第一端，所述电开关元件的第二端接地，所述电开关元件的第三端通过所述第一电阻后接所述电压负反馈电路的一输入端，所述第二电阻及第三电阻串接于一第一电源端与地之间，该输入端还连接于所述第二电阻及第三电阻之间的节点，所述电压输出端连接于所述电压负反馈电路的另一输入端与所述两种内存条插槽的电压输入引脚之间，所述控制信号引脚根据插接在所述两种内存条插槽的内存条类型对应输出高电平或低电平信号以控制所述电开关元件截止或导通，进而通过所述电压输出端输出在只插接第一种内存条时输出一第一电压，在只插接第二种内存条时输出一第二电压，及在同时插接第一及第二种内存条时输出第二电压，且第二电压小于第一电压。
6.如权利要求5所述的双内存条供电电路，其特征在于：所述电压负反馈电路包括一运算放大器、一第一场效应管及一第二场效应管，所述电压负反馈电路的一输入端为所述运算放大器的同相输入端，所述电压负反馈电路的另一输入端为所述运算放大器的反相输入端，所述运算放大器的输出端分别连接到所述第一场效应管及第二场效应管的栅极，所述第一场效应管及第二场效应管的漏极均接所述第一电源端，所述第一场效应管及第二场效应管的源极均接所述运算放大器的反相输入端。
7.如权利要求5所述的双内存条供电电路，其特征在于：所述插槽侦测端通过一限流电阻与所述电开关元件的第一端相连。
8.如权利要求5所述的双内存条供电电路，其特征在于：所述电开关元件为一PNP型三极管。
9.如权利要求5所述的双内存条供电电路，其特征在于：所述第一电源端的电压为3.3V，所述第一电阻的电阻值为1.75KΩ，所述第二电阻的电阻值为1KΩ，所述第三电阻的电阻值为3.7KΩ。
10.如权利要求5所述的双内存条供电电路，其特征在于：所述电压输出端还分别连接一瓷片电容及一电解电容后接地。
CN2007102005669A 2007-04-29 2007-04-29 双内存条供电电路 Expired - Fee Related CN101295534B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007102005669A CN101295534B (zh) 2007-04-29 2007-04-29 双内存条供电电路
US11/946,858 US7545700B2 (en) 2007-04-29 2007-11-29 Memory power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007102005669A CN101295534B (zh) 2007-04-29 2007-04-29 双内存条供电电路

Publications (2)

Publication Number Publication Date
CN101295534A CN101295534A (zh) 2008-10-29
CN101295534B true CN101295534B (zh) 2011-11-09

Family

ID=39886805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007102005669A Expired - Fee Related CN101295534B (zh) 2007-04-29 2007-04-29 双内存条供电电路

Country Status (2)

Country Link
US (1) US7545700B2 (zh)
CN (1) CN101295534B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174195B (zh) * 2006-11-01 2010-05-26 鸿富锦精密工业（深圳）有限公司 支持混合式存储器的主板
CN101398800B (zh) * 2007-09-27 2012-09-19 鸿富锦精密工业（深圳）有限公司 具混合式插槽架构的主板
CN101414290B (zh) * 2007-10-19 2012-10-10 鸿富锦精密工业（深圳）有限公司 具混合式存储器插槽的主板
CN102193607B (zh) * 2010-03-11 2013-12-11 鸿富锦精密工业（深圳）有限公司 供电电路
CN102810328A (zh) * 2011-06-02 2012-12-05 鸿富锦精密工业（深圳）有限公司 内存供电电路
CN103513745A (zh) * 2012-06-21 2014-01-15 鸿富锦精密工业（深圳）有限公司 主板节能电路
CN106406483A (zh) * 2016-08-24 2017-02-15 柳州鹏达科技有限责任公司 Ddr内存供电电路
CN106297872A (zh) * 2016-11-02 2017-01-04 郑州云海信息技术有限公司 一种ddr4 dimm的vref供电电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603700B2 (en) * 2000-10-23 2003-08-05 Matsushita Electric Industrial Co., Ltd. Non-volatile semiconductor memory device having reduced power requirements
CN1673921A (zh) * 2004-03-23 2005-09-28 纬创资通股份有限公司 使ddr2或ddr1共用—主机板的方法及结构
CN1881136A (zh) * 2005-06-13 2006-12-20 鸿富锦精密工业（深圳）有限公司 内存电压信号产生电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251178A (en) * 1991-03-06 1993-10-05 Childers Jimmie D Low-power integrated circuit memory
US6288951B1 (en) * 2000-09-29 2001-09-11 Advanced Micro Devices Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider
TW556262B (en) * 2002-10-24 2003-10-01 Nanya Technology Corp A leakage control circuit and a DRAM with a leakage control circuit
US7026824B2 (en) * 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603700B2 (en) * 2000-10-23 2003-08-05 Matsushita Electric Industrial Co., Ltd. Non-volatile semiconductor memory device having reduced power requirements
CN1673921A (zh) * 2004-03-23 2005-09-28 纬创资通股份有限公司 使ddr2或ddr1共用—主机板的方法及结构
CN1881136A (zh) * 2005-06-13 2006-12-20 鸿富锦精密工业（深圳）有限公司 内存电压信号产生电路

Also Published As

Publication number Publication date
US7545700B2 (en) 2009-06-09
CN101295534A (zh) 2008-10-29
US20080266996A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
CN101295534B (zh) 双内存条供电电路
CN101453313B (zh) 主从设备通信电路
CN100377037C (zh) 内存电压信号产生电路
US7710099B2 (en) Power control apparatus for motherboard
CN210835151U (zh) 芯片测试***
CN101174195B (zh) 支持混合式存储器的主板
CN101994718A (zh) 风扇控制电路
CN101615153A (zh) Usb接口功率测试装置
CN106716289A (zh) 用于温度独立电流产生的设备
CN101996120B (zh) 电压裕度测试装置
CN102915076B (zh) 计算机主板及其电压调节电路
CN101882464A (zh) 用于自刷新模式的存储器装置控制
CN103376873A (zh) 最小负载电流适配电路及主板
CN216957463U (zh) 电压拉偏供电电路和固态硬盘测试装置
CN103823104A (zh) 一种单电源供电的自动量程正负电压测量电路
CN101551698B (zh) 一种内存电压调节方法以及计算机主板
CN105676982A (zh) 电源匹配电路
US20070094425A1 (en) Riser card identification system
CN101464821B (zh) Pci负载卡
CN101373394A (zh) 电源控制信号产生装置
CN103092300A (zh) 内存储器电源控制电路
CN101363878B (zh) 电源电压降低检测电路
CN101192092A (zh) 线性稳压电源电路
CN103176583A (zh) 内存供电***
CN101369261B (zh) 支持混合式存储器的主机板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

Termination date: 20120429