CN101290804B - 内建备份元件分析器以及备份元件分析方法 - Google Patents
内建备份元件分析器以及备份元件分析方法 Download PDFInfo
- Publication number
- CN101290804B CN101290804B CN2007100979178A CN200710097917A CN101290804B CN 101290804 B CN101290804 B CN 101290804B CN 2007100979178 A CN2007100979178 A CN 2007100979178A CN 200710097917 A CN200710097917 A CN 200710097917A CN 101290804 B CN101290804 B CN 101290804B
- Authority
- CN
- China
- Prior art keywords
- parameter
- error
- backup
- memory
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 72
- 230000015654 memory Effects 0.000 claims abstract description 104
- 230000008439 repair process Effects 0.000 claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000013500 data storage Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 13
- 238000011069 regeneration method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 3
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000013518 transcription Methods 0.000 description 2
- 230000035897 transcription Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种内建备份元件分析器及其备份元件分析方法,用于包括多个可修复存储器的晶片。此方法包括下列步骤,先识别发生错误的可修复存储器(以下简称错误存储器)的识别码,并根据识别码提供参数,此参数包括错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量。由于个别可修复存储器的参数皆不一致,为统一格式以利后续作业,先根据此参数将存储器错误位置标准化成通用格式,然后根据此参数以及转为通用格式的错误位置进行备份元件修复分析,将分析结果自通用格式转换为错误存储器的格式,最后输出分析结果至错误存储器。
Description
技术领域
本发明是有关于存储器的内建自我修复技术(BISR:built-in selfrepair),且特别是有关于一种内建备份元件分析器(BIRA:built-inredundancy analyzer)与其备份元件分析方法。
背景技术
当晶片上的电路包含多个存储器时,测试就成为一大问题。若用外部装置进行测试,必须将所有存储器的输入端及输出端都连接到晶片外,如此庞大的线路数量不仅占用晶片面积,提高电路布局难度,而且在晶片接脚数量有限的考量下也不切实际。于是有人提出内建自我测试(BIST:built-in self test)的观念,也就是将测试电路和接受测试的存储器制造在同一晶片上,如此就不必为了测试而将所有存储器的输入端及输出端连接到晶片外。在可修复存储器(repairable memory)问世之后,内建自我测试技术就延伸为内建自我修复技术(BISR)。
传统的内建自我修复电路如图1所示,内建测试器102负责测试可修复存储器101,若发生错误,内建测试器102则将错误所在位置告知内建备份元件分析器103,然后由内建备份元件分析器103分析错误资讯,将最佳修复方式告知可修复存储器101,可修复存储器101会依照这个修复方式,使用内含的备份元件,也就是备份行(redundancy column)和/或备份列(redundancy row),修复发生错误的行或列。
传统的内建备份元件分析器只能分析单一存储器的错误资讯,是针对该存储器的参数而设计,上述的参数包括该存储器的行地址(columnaddress)长度、列地址(row address)长度、字组(word)长度、备份行数量、以及备份列数量,所谓的长度也就是位元数。若晶片上的电路包括多个存储器,就需要相应的多个内建备份元件分析器,不但占用晶片面积,也会提高成本。随着存储器数量增加,内建备份元件分析器的数量也随之增加,图1的电路就显得不切实际。
图2绘示另一种传统的内建自我修复电路,用处理器(proces sor)204取代图1的内建测试器102以及内建备份元件分析器103,从测试到修复分析都用处理器204内含的软体完成。由于软体可因应不同存储器的参数而自动调整,只用一个处理器204即可测试并分析多个可修复存储器201-203。不过,和图1的电路相比,处理器的缺点是测试与分析的时间较长,而且占用更大的晶片面积。
由以上分析可知,对于包含众多存储器的晶片而言,目前尚无理想的内建自我修复电路。
发明内容
本发明提供一种内建备份元件分析器,可进行多个不同结构大小之存储器的修复分析。
本发明提供一种备份元件分析方法,以提供弹性的内建自我修复机制,节省分析时间与晶片面积的耗费。
本发明提出一种内建备份元件分析器,内建于包括多个可修复存储器的晶片,此内建备份元件分析器包括参数切换单元、输入转换单元、以及分析转换单元。参数切换单元根据存储器错误信号产生发生错误的可修复存储器(以下简称错误存储器)的识别码,并根据识别码提供参数。此参数包括错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量。输入转换单元耦接于参数切换单元以接收参数,并根据参数将来自内建测试器的错误位置自错误存储器的格式转换为内建备份元件分析器内部采用的通用格式。分析转换单元耦接于参数切换单元以接收参数,并耦接于输入转换单元以接收转为通用格式的错误位置。分析转换单元根据参数以及错误位置进行备份元件修复分析,将分析结果自通用格式转换为错误存储器的格式,然后输出分析结果至错误存储器。
本发明另提出一种备份元件分析方法,用于上述晶片,包括下列步骤。先根据存储器错误信号产生错误存储器的识别码,并根据识别码提供参数。此参数包括错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量。然后根据参数将错误位置自错误存储器的格式转换为通用格式,接着根据此参数以及转为通用格式的错误位置进行备份元件修复分析。最后,将分析结果自通用格式转换为错误存储器的格式,然后输出分析结果至错误存储器。
本发明提供的内建备份元件分析器与备份元件分析方法会根据不同存储器所对应的不同参数自行调整,将来自内建测试器的错误位置资讯转换为内部采用的通用格式后进行分析,然后依照参数将分析结果转换为错误存储器的格式再输出至错误存储器。因此本发明可弹性支援多个不同大小而且具有不同备份结构的存储器进行修复分析。此外本发明可针对多个可修复存储器作最佳化设计,与传统的处理器相比,可节省分析时间与晶片面积。
为让本发明上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1是习知的一种存储器内建自我修复电路的示意图。
图2是习知的另一种存储器内建自我修复电路的示意图。
图3是依照本发明一实施例的存储器内建自我修复电路的示意图。
图4是图3的内建备份元件分析器的方块示意图。
图5是图4的参数切换单元的方块示意图。
图6是依照本发明另一实施例的参数切换单元的方块示意图。
图7A及图7B是图4的输入转换单元的操作示意图。
图8A至图8D是图4的分析转换单元的操作示意图。
101:可修复存储器 102:内建测试器
103:内建备份元件分析器 201-203:可修复存储器
204:处理器 301-303:可修复存储器
304:内建测试器 305:内建备份元件分析器
401:参数切换单元 402:输入转换单元
403:分析转换单元 421:存储器错误信号
422-423:错误位置 424:备份元件修复分析结果
425:参数 501:资料储存装置
502:选择器 601:资料储存装置
602:编码器 603:选择器
621:识别码 800-802:转换暂存器
821-824:连结路径 F0-F(N-1):错误状态信号
具体实施方式
图3为依照本发明一实施例的存储器内建自我修复电路示意图。图3的电路制造在单一晶片之中,以三个可修复存储器301-303为例,其实可包含任意数量的可修复存储器。内建测试器304负责测试可修复存储器301-303,并且将发生的错误告知内建备份元件分析器305。内建备份元件分析器305根据来自内建测试器304的错误资讯进行备份元件修复分析,然后将分析结果提供至发生错误的可修复存储器(以下简称错误存储器),以供错误存储器修复其内部发生的错误。
本实施例的内建备份元件分析器305,其架构如图4所示,包括参数切换单元401、输入转换单元402、以及分析转换单元403。来自内建测试器304的错误资讯包括存储器错误信号421以及错误位置422。存储器错误信号421用以表示哪一个可修复存储器发生错误,错误位置422则表示错误存储器之内发生错误的位置,假设目前发生错误的是可修复存储器302。
每个可修复存储器可能有不同的大小与备份结构,内建备份元件分析器305必须针对每个可修复存储器的差异自我调整,才能支援每一个可修复存储器。因此,参数切换单元401会根据存储器错误信号421产生错误存储器的识别码,并根据这个识别码提供对应于错误存储器的参数425,参数425包括错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量。接下来,输入转换单元402根据参数425将错误位置422自错误存储器302的格式转换为内建备份元件分析器305内部采用的通用格式,分析转换单元403统一以通用格式进行修复分析,然后根据参数425将分析结果424转回错误存储器302的格式再提供至错误存储器302,对其他可修复存储器依此类推,就能支援具有不同大小与结构的多个可修复存储器。
图5为依照本发明一实施例的参数切换单元401的架构图。如图5所示,参数切换单元401包括资料储存装置501以及选择器502。选择器502耦接于参数切换单元401的输入端与输出端之间,并耦接于资料储存装置501。资料储存装置501储存多个参数,每一个参数对应晶片所包含的一个可修复存储器。在本实施例中,存储器错误信号421内含错误存储器的识别码。选择器502根据此识别码自资料储存装置501读取错误存储器302的对应参数425,然后输出参数425。
图6为依照本发明另一实施例的参数切换单元401的架构图。如图6所示,参数切换单元401包括资料储存装置601、编码器(encoder)602、以及选择器603。编码器602耦接于参数切换单元401的输入端。选择器603耦接于参数切换单元401的输出端,并耦接于资料储存装置601与编码器602。在本实施例中,存储器错误信号421包括多个错误状态信号F0、F1、…、F(N-1),N为正整数。每一个错误状态信号对应晶片中的多个可修复存储器其中之一,用以表示对应的可修复存储器的错误状态。例如某一个错误状态信号为逻辑1表示对应的可修复存储器发生错误,为逻辑0表示对应的可修复存储器未发生错误。
编码器602以上述规则根据错误状态信号F0-F(N-1)产生错误存储器的识别码621。以图3的三个可修复存储器为例(N=3),若(F0,F1,F2)=(1,0,0),则识别码为0,表示可修复存储器301发生错误;若(F0,F1,F2)=(0,1,0),则识别码为1,表示可修复存储器302发生错误;若(F0,F1,F2)=(0,0,1),则识别码为2,表示可修复存储器303发生错误。资料储存装置601储存多个参数,其中每个参数对应晶片中多个可修复存储器其中之一。选择器603则根据识别码621自资料储存装置601读取对应错误存储器的参数425,并输出参数425。
以下详细说明图4的输入转换单元402。输入转换单元402耦接于参数切换单元401以接收参数425,并且根据参数425将错误位置422自错误存储器302的格式转换为内建备份元件分析器305的通用格式。本实施例的错误位置422包括三个成分,分别为错误存储器302之内发生错误的行地址(以下简称错误行地址)、发生错误的列地址(以下简称错误列地址)、以及错误位元标示,其中错误位元标示是用来标示上述地址中发生错误的位元。本实施例的错误位元标示为汉明并发码(Hamming syndrome),每个汉明并发码的长度与错误存储器302的字组相同,对应位于上述错误行地址与错误列地址的字组,若汉明并发码的某个位元为逻辑1,表示对应字组的对应位元发生错误。
上述转换格式,在本实施例是指转换错误位置422的成分长度。也就是说,输入转换单元402会将错误位置422的每一个成分自错误存储器302的长度转换为通用格式的长度。图7A及图7B是输入转换单元402转换错误列地址与错误行地址的范例。在图7A的范例中,错误存储器302的列地址与行地址的长度都是四位元,通用格式的错误列地址与错误行地址的长度也都是四位元,所以内建测试器304提供的错误列地址与错误行地址不需要转换就已经符合通用格式,可直接使用。另一方面,在图7B的范例中,错误存储器302的列地址与行地址的长度都是两位元,而通用格式的错误列地址与错误行地址的长度都是四位元,所以输入转换单元402必须将错误列地址与错误行地址的长度从两位元转换为四位元。至于错误位元标示的长度转换也是类似方式。
为了正确分析,避免遗漏资讯,对错误位置422的每一成分而言,通用格式的该成分长度必须大于或等于每一个可修复存储器的该成分长度。例如通用格式的错误列地址长度必须大于或等于可修复存储器301-303的列地址长度,依此类推。如此通用格式可支援各种不同大小的可修复存储器。
以下详细说明图4的分析转换单元403。分析转换单元403耦接于参数切换单元401以接收参数425,并且耦接于输入转换单元402以接收转换为通用格式的错误位置423。分析转换单元403根据参数425以及错误位置423进行备份元件修复分析,将分析结果自通用格式转换为错误存储器302的格式,然后输出分析结果至错误存储器302。
在本实施例中,若错误存储器302具有备份列,而且修复分析的结果表示需要使用备份列,则分析转换单元403的分析结果包括至少一个修复列地址,以告知错误存储器302应该用备份列去修复哪些记忆列。同理,若错误存储器302具有备份行,而且修复分析的结果表示需要使用备份行,则分析转换单元403的分析结果包括至少一个修复行地址,以告知错误存储器302应该用备份行去修复哪些记忆行。修复列地址的长度等于错误存储器302的列地址长度,而修复行地址的长度等于错误存储器302的行地址长度。因为每个可修复存储器的备份元件数量可能不同,列地址与行地址的长度也可能不同,分析转换单元403必须将上述分析结果从通用格式转换为错误存储器302的特有格式,错误存储器302才能正确接收。
本实施例的分析结果格式转换主要是指分析结果的连结路径组合,如图8A至8D所示。图8A至8D为分析转换单元403的连结路径组合范例。分析转换单元403包括多个转换暂存器800-802以储存分析结果的修复行地址和/或修复列地址。每一个转换暂存器储存一个修复行地址或修复列地址。分析转换单元403可自参数425得知错误存储器302的行地址长度、列地址长度、以及备份元件数量,据以组合修复分析结果的连结路径。
在图8A的范例中,分析结果包括三个修复列地址,储存在转换暂存器800-802,修复列地址的长度与转换暂存器相同。此时的连结路径821包括暂存器800-802的全长,分析转换单元会依照连结路径821的顺序,以串接方式(serial)将所有修复列地址输出至错误存储器302。
在图8B的范例中,分析结果包括三个修复列地址,储存在转换暂存器800-802,修复列地址的长度只有转换暂存器的一半。此时的连结路径822包括暂存器800-802存有修复列地址的一半长度,分析转换单元会依照连结路径822的顺序,以串接方式将所有修复列地址输出至错误存储器302。
在图8C的范例中,分析结果包括两个修复列地址,储存在转换暂存器801-802,修复列地址的长度与转换暂存器相同。此时的连结路径823包括暂存器801-802的全长,分析转换单元会依照连结路径823的顺序,以串接方式将所有修复列地址输出至错误存储器302。
在图8D的范例中,分析结果包括两个修复列地址,储存在转换暂存器801-802,修复列地址的长度只有转换暂存器的一半。此时的连结路径824包括暂存器801-802存有修复列地址的一半长度,分析转换单元会依照连结路径824的顺序,以串接方式将所有修复列地址输出至错误存储器302。
由图8A至图8D的范例可归纳出连结路径的一般规则。总而言之,连结路径通过所有存有修复列地址的转换暂存器,通过的转换暂存器数量与修复列地址数量相同,而且在每一个通过的转换暂存器中,连结路径仅通过存有修复列地址的部分。也就是说,连结路径不通过转换暂存器中长度超过修复列地址的部分。至于修复行地址的格式转换与其输出的连结路径也遵循相同方式。
为了容纳每一个可修复存储器的修复行地址与修复列地址,转换暂存器的个数必须大于或等于每一个可修复存储器的备份元件个数。此外,每一个转换暂存器的长度必须大于或等于每一个可修复存储器的行地址长度,每一个转换暂存器的长度也必须大于或等于每一个可修复存储器的列地址长度。
另一方面,若错误存储器302侦测到太多错误,超出备份行或备份列的修复能力,分析转换单元403就直接发出无法修复信号,不提供其他分析结果。
本发明除了以上的内建备份元件分析器以外,也提供一种备份元件分析方法。此方法已经由以上实施例的内建备份元件分析器实施,因此其相关技术细节已经揭露于以上实施例。此处不再赘述。
综上所述,本发明提供的内建备份元件分析器与备份元件分析方法会根据不同存储器所对应的不同参数自行调整,因此本发明可弹性支援多个不同大小而且具有不同备份结构的可修复存储器进行修复分析。此外本发明可针对多个可修复存储器作最佳化设计,与传统的处理器相比,可节省分析时间与晶片面积。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (19)
1.一种内建备份元件分析器,内建于一晶片,该晶片包括多个可修复存储器,其特征在于该内建备份元件分析器包括:
一参数切换单元,根据一存储器错误信号产生该些可修复存储器当中一错误存储器的识别码,并根据该识别码提供一参数,其中该参数包括该错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量;
一输入转换单元,耦接于该参数切换单元以接收该参数,根据该参数将一错误位置自该错误存储器的格式转换为该内建备份元件分析器的通用格式;以及
一分析转换单元,耦接于该参数切换单元以接收该参数,耦接于该输入转换单元以接收转为该通用格式的该错误位置,根据该参数以及该错误位置进行备份元件修复分析,将分析结果自该通用格式转换为该错误存储器的格式,然后输出该分析结果至该错误存储器。
2.根据权利要求1所述的内建备份元件分析器,其特征在于其中所述的存储器错误信号包括识别码,而且参数切换单元包括:
一资料储存装置,储存多个参数,每一该些参数对应该些可修复存储器其中之一;以及
一选择器,耦接于该参数切换单元的输入端与输出端之间,并耦接于该资料储存装置,根据该识别码自该资料储存装置读取对应该错误存储器的该参数,并输出该参数。
3.根据权利要求1所述的内建备份元件分析器,其特征在于其中所述的存储器错误信号包括多个错误状态信号,每一错误状态信号对应所述的可修复存储器其中之一,用以表示对应的可修复存储器的错误状态,而且参数切换单元包括:
一资料储存装置,储存多个参数,每一参数对应可修复存储器其中之一;
一编码器,耦接于该参数切换单元的输入端,根据该些错误状态信号产生该识别码;以及
一选择器,耦接于该参数切换单元的输出端,并耦接于该资料储存装置与该编码器,根据该识别码自该资料储存装置读取对应该错误存储器的该参数,并输出该参数。
4.根据权利要求1所述的内建备份元件分析器,其特征在于其中所述的错误位置包括三个成分,分别为一错误行地址、一错误列地址、以及一错误位元标示。
5.根据权利要求4所述的内建备份元件分析器,其特征在于其中对所述错误位置的每一成分而言,通用格式的成分长度大于或等于每一该些可修复存储器的成分长度。
6.根据权利要求5所述的内建备份元件分析器,其特征在于其中所述的输入转换单元将该错误位置的每一成分自错误存储器的长度转换为通用格式的长度。
7.根据权利要求1所述的内建备份元件分析器,其特征在于其中所述的分析转换单元的分析结果至少包括下列其中之一:至少一修复行地址、至少一修复列地址、以及一无法修复信号,而且该分析转换单元包括至少一转换暂存器以储存上述修复行地址和/或上述修复列地址。
8.根据权利要求7所述的内建备份元件分析器,其特征在于其中上述转换暂存器的个数大于或等于每一该些可修复存储器的备份元件个数,上述备份元件包括备份行与备份列,而且每一上述转换暂存器的长度大于或等于每一该些可修复存储器的行地址长度与列地址长度其中的最大值。
9.根据权利要求8所述的内建备份元件分析器,其特征在于其中所述的分析转换单元依照该错误存储器的备份行数量与行地址长度,以串接方式输出上述转换暂存器所储存的上述修复行地址至该错误存储器。
10.根据权利要求8所述的内建备份元件分析器,其特征在于其中所述的分析转换单元依照该错误存储器的备份列数量与列地址长度,以串接方式输出上述转换暂存器所储存的上述修复列地址至该错误存储器。
11.一种备份元件分析方法,用于一晶片,该晶片包括多个可修复存储器,其特征在于该备份元件分析方法包括以下步骤:
(a)、根据一存储器错误信号产生该些可修复存储器当中一错误存储器的识别码,并根据该识别码提供一参数,其中该参数包括该错误存储器的行地址长度、列地址长度、字组长度、备份行数量、以及备份列数量;
(b)、根据该参数将一错误位置自该错误存储器的格式转换为一通用格式;
(c)、根据该参数以及转为该通用格式的该错误位置进行备份元件修复分析;以及
(d)、将分析结果自该通用格式转换为该错误存储器的格式,然后输出该分析结果至该错误存储器。
12.根据权利要求11所述的备份元件分析方法,其特征在于其中所述的存储器错误信号包括识别码,而且步骤(a)包括:
提供多个参数,每一参数对应可修复存储器其中之一;以及
根据该识别码自这些参数选出对应该错误存储器的参数,并输出该参数。
13.根据权利要求11所述的备份元件分析方法,其特征在于其中所述的存储器错误信号包括多个错误状态信号,每一该些错误状态信号对应该些可修复存储器其中之一,用以表示对应的该可修复存储器的错误状态,而且步骤(a)包括:
提供多个参数,每一该些参数对应该些可修复存储器其中之一;
根据该些错误状态信号产生该识别码;以及
根据该识别码自该些参数选出对应该错误存储器的该参数,并输出该参数。
14.根据权利要求11所述的备份元件分析方法,其特征在于其中所述的错误位置包括三个成分,分别为一错误行地址、一错误列地址、以及一错误位元标示。
15.根据权利要求14所述的备份元件分析方法,其特征在于其中对所述错误位置的每一成分而言,所述的通用格式的成分长度大于或等于每一可修复存储器的成分长度。
16.根据权利要求15所述的备份元件分析方法,其特征在于其中步骤(b)包括:
将所述的错误位置的每一成分自所述错误存储器的长度转换为通用格式的长度。
17.根据权利要求11所述的备份元件分析方法,其特征在于其中所述的分析结果至少包括下列其中之一:至少一修复行地址、至少一修复列地址、以及一无法修复信号。
18.根据权利要求17所述的备份元件分析方法,其特征在于其中步骤(d)包括:
依照所述错误存储器的备份行数量与行地址长度,以串接方式输出上述修复行地址至该错误存储器。
19.根据权利要求17所述的备份元件分析方法,其特征在于其中步骤(d)包括:
依照所述错误存储器的备份列数量与列地址长度,以串接方式输出上述修复列地址至该错误存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100979178A CN101290804B (zh) | 2007-04-18 | 2007-04-18 | 内建备份元件分析器以及备份元件分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100979178A CN101290804B (zh) | 2007-04-18 | 2007-04-18 | 内建备份元件分析器以及备份元件分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101290804A CN101290804A (zh) | 2008-10-22 |
CN101290804B true CN101290804B (zh) | 2010-10-27 |
Family
ID=40035012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100979178A Expired - Fee Related CN101290804B (zh) | 2007-04-18 | 2007-04-18 | 内建备份元件分析器以及备份元件分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101290804B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020214195A1 (en) * | 2019-04-19 | 2020-10-22 | Mentor Graphics Corporation | Method and apparatus for processing memory repair information |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8873320B2 (en) * | 2011-08-17 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020068768A (ko) * | 2001-02-22 | 2002-08-28 | 삼성전자 주식회사 | 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치 |
CN1489766A (zh) * | 2001-06-08 | 2004-04-14 | ������������ʽ���� | 分析和修复存储器的方法和装置 |
-
2007
- 2007-04-18 CN CN2007100979178A patent/CN101290804B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020068768A (ko) * | 2001-02-22 | 2002-08-28 | 삼성전자 주식회사 | 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치 |
CN1489766A (zh) * | 2001-06-08 | 2004-04-14 | ������������ʽ���� | 分析和修复存储器的方法和装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020214195A1 (en) * | 2019-04-19 | 2020-10-22 | Mentor Graphics Corporation | Method and apparatus for processing memory repair information |
Also Published As
Publication number | Publication date |
---|---|
CN101290804A (zh) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7248514B2 (en) | Semiconductor memory device | |
CN100578656C (zh) | 用于自测和修复存储模块的***和方法 | |
CN1933027B (zh) | 一种与非型闪存的识别方法与*** | |
CN110111834A (zh) | 半导体存储器装置及其修复方法 | |
KR100261790B1 (ko) | 에러 정정/검출회로와 반도체 기억장치 | |
US20060253723A1 (en) | Semiconductor memory and method of correcting errors for the same | |
JP2000515290A (ja) | 冗長解析を用いる半導体メモリ・テスタ | |
CN101828174A (zh) | 用于同步串行接口nand的数据读取的***及方法 | |
CN102714061A (zh) | 用于dram故障校正的位替代技术 | |
CN112542199B (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
JPH02500308A (ja) | バイト書き込みエラーコード方法及び装置 | |
CN101499323B (zh) | 存储模块 | |
JP4472004B2 (ja) | 試験装置 | |
WO2017161083A1 (en) | Implementing fault tolerance in computer system memory | |
JP4353329B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
CN104517654A (zh) | 半导体存储器件和包括其的半导体*** | |
CN101290804B (zh) | 内建备份元件分析器以及备份元件分析方法 | |
CN100388223C (zh) | 内存检测方法 | |
CN101853198B (zh) | 地址总线的检测方法、设备和*** | |
CN103000226A (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
CN100437814C (zh) | 具有内建错误纠正能力的存储器元件 | |
CN109726040B (zh) | 具有容错机制的小容量otprom存储器及其容错控制方法 | |
US20090049333A1 (en) | Built-in redundancy analyzer and method for redundancy analysis | |
CN210136722U (zh) | 一种存储器 | |
CN1220469A (zh) | 具有芯片错误恢复电路的可编程只读存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101027 Termination date: 20160418 |