CN101258271A - 生成ⅲ-n层的方法，和ⅲ-n层或ⅲ-n衬底，以及其上的器件 - Google Patents

生成ⅲ-n层的方法，和ⅲ-n层或ⅲ-n衬底，以及其上的器件 Download PDF

Info

Publication number
CN101258271A
CN101258271A CNA2006800155472A CN200680015547A CN101258271A CN 101258271 A CN101258271 A CN 101258271A CN A2006800155472 A CNA2006800155472 A CN A2006800155472A CN 200680015547 A CN200680015547 A CN 200680015547A CN 101258271 A CN101258271 A CN 101258271A
Authority
CN
China
Prior art keywords
iii
layer
substrate
thick
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800155472A
Other languages
English (en)
Inventor
费迪南·斯考兹
彼得·布克纳
弗兰克·哈伯尔
马提亚·彼得
克劳斯·柯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH, Freiberger Compound Materials GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101258271A publication Critical patent/CN101258271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种生长厚III－N层的外延生长方法，其中，III指元素周期表中第III族中的至少一种元素，厚III－N层被沉积在异质衬底上。外延生长方法优选用HVPE来实现。衬底也可以是包含异质衬底和至少一个薄III－N中间层的模板。通过使衬底具有有意选取的取向差和/或在外延生长处理过程的最后减小N/III比率和/或反应器压力，可以改善表面质量。本发明也公开了具有这种改善III－N层的衬底和半导体器件。

Description

生成Ⅲ-N层的方法，和Ⅲ-N层或Ⅲ-N衬底，以及其上的器件
本发明涉及一种生成厚III-N层和III-N衬底的方法，其中，N是氮，III是来自元素周期表第III族的至少一种元素，特别是选自铝、镓和铟中的一种或多种元素(下面简称III-N)，本发明还涉及具有改进的表面形态的厚III-N层和III-N衬底。特别地，所述III-N材料是晶体、特别是单晶体。
III-N材料系在当今的半导体材料中发挥着重要的作用。它用于许多重要的光电和电子器件。这些器件是基于外延生长在适合衬底晶体上的半导体层结构。如果用同相外延通常得到最好的外延生长结果，也就是层在相同成分的衬底上生长。因此同相外延的III-N是所需要的。然而，这类III-N在商业上几乎是得不到的，因为其生产具有巨大的挑战性[I.Grzegory和S.Porowski，in Gallium Nitride and Related Semiconductors，1999，INSPEC，B 1.1，359-366]。
一种提供III-N衬底的方法是沉积厚III-N层。近年来，一些研究组[S.S.Park，I.Park和S.H.Choh，Jpn.J.Appl.Phys.39，L1141(2000)；和X.Xu，R.P.Vaudo，C.Loria，A.Salant，G.R.Brandes，和J.Chaudhuri，J.Cryst.Growth 246，223(2002)]研发了采用氢化物气相外延(HVPE)法同相外延生长厚GaN层。这些研发的目的是代替GaN基技术的像蓝宝石(Al2O3)和SiC的异质衬底，因为这类异质衬底的应用限制了器件的性能。这些限制的主要原因是高缺陷密度，所述高缺陷密度源于在晶格常数和热膨胀系数失配下在异质衬底上的同相外延生长。当生长不是直接发生在异质衬底上，而是发生在生长在异质衬底上的薄III-N层上，这样生长得到的厚层更好[T.Paskova等，phys.stat.sol.(a)，1999，176，415-419]。在此文献和下面的描述中，包括有至少一个异质衬底和至少一层薄III-N层的组合被称为模板。
使用这种由HVPE生长的模板来生产电子和光电器件，特别是GaN激光二极管[S.Nagahama，T.Yanamoto，M.Sano，和T.Mukai，Jpn.J.Appl.Phys.40，3075(2001)；和M.Kuramoto，C.Sasaoka，Y.Hisanaga，A.Kimura，A.Yamaguchi，H.Sunakawa，N.Kuroda，M.Nido，A.Usui，和M.Mizuta，Jpn.J.Appl.Phys.38，L184(1999)]和带有紫外光谱区域发射的光发射二极管(LEDs)[X.A.Cao，S.F.LeBoeuf，M.P.DEvelyn，S.D.Arthur，J.Kretchmer，C.H.Yan，和Z.H.Yang，Appl.Phys.Lett.84，4313(2004)]。但是这些模板仍有一些问题。它们通常表现出强的弯曲和明显的断裂形成倾向。这两种负面效应都是由于GaN和异质衬底(通常是蓝宝石)的不同的热膨胀而导致的。此外，通过HVPE生长的GaN层经常有粗糙的表面，在其可以被用作进一步外延生长的模板之前，需要对其进一步抛光[S.S.Park等，supra；和L.Liu和J.H.Edgar，Mat.Sci.Engin.R37，61(2002)]。
除了所选择的异质衬底外，断裂形成的敏感度还强烈依赖于分别用于HVPE生长的形成于异质衬底和层或模板之间的成核层或缓冲层。通常我们采用1.5微米厚的GaN模板，它们是在2英寸的蓝宝石晶片上通过金属有机汽相外延(MOVPE)生成的。我们注意到，如果在MOVPE处理中采用低温下由AlN生长得到的成核层[B.Kuhn和F.Scholz，phys.stat.sol.(a)188，629(2001)]替代常规的GaN成核层，来制造模板[F.Habel，P.Bruckner，和F.Scholz，J.Cryst.Growth 272，515(2004)]，则可以通过HVPE生长没有断裂的较厚的层。很明显，此改善是由于在室温下成核层的更高的压缩应变，因为其减轻或消除了在大约1000℃的典型HVPE生长温度下的净拉伸应变。甚至可以在图案化模板(例如，选择性生长的GaN条纹)上生长无断裂的较厚的层[P.Bruckner，F.Habel，和F.Scholz(2005)，Contribution to ICNS 6，Bremen，Germany，August 2005]。
在早期的研究中[F.Habel，P.Bruckner，J.Tsay，W.Liu，F.Scholz，D.Schmitz，和M.Heuken，phys.stat.sol.(c)2，2049(2005)]，我们观察到通过HVPE生长的GaN层的形态有明显的差异。这些差异明显和模板的选择有关。通过标准特性方法(光显微镜，X射线衍射，光致发光光谱学，原子/扫描力显微镜)估测的其它层属性则没有明显的差异。因此，下面我们着重于在早期的调查中没有深入研究的模板特性。
只是近来才有一些研究组报道薄GaN层的表面形态[T.Yuasa，Y.Ueta，Y.Tsuda，A.Ogawa，M.Taneya，和K.Takao，Jpn.J.Appl.Phys.38，L703(1999)；D.Lu，D.L.Florescu，D.S.Lee，V.Merai，J.C.Ramer，A.Parekh，和E.A.Armour，J.Cryst.Growth 272，353(2004)；和Y.N.Drozdov，N.V.Vostokov，D.M.Gaponova，V.M.Daniltsev，M.N.Drozdov，O.I.Khrykin，A.S.Filimonov，和V.I.Shashkin，Semiconductor 39，1(2005)]或由MOVPE生长的AlN层[Q.Paduano和D.Weyburne，Jpn.J.Appl.Phys.44，L150(2005)]通过使用带有微斜切的(斜切的角度大概是0.3°)蓝宝石晶片得以改善。这类表现从III的砷化物和磷化物的MOVPE[R.Sasaki，J.Cryst.Growth 160，27(1996)；和M.Razegi和J.P.Duchemin，J.Cryst.Growth 64，76(1983)]和HVPE[M.J.McCollum和G.E.Stillman，High purity InP grown by hydride vapor phase epitaxy(Academic Press，Boston，1990)，vol.31 of Semiconductors and Semimetals，chap.2，p.37；H.Haspeklo，Ph.D.Thesis，Universitat Stuttgart(1984)；和J.V.DiLorenzo，J.Cryst.Growth 17，189(1972)]可以得知，其中，第五族元素是砷和/或磷，替代了氮。然而，对于这些化合物，最佳的微斜切的角度是以2°为标准值的几度。如此大的斜切角度对于III-N的生长是不利的[O.Parillaud，V.Wagner，H.Buhlmann，F.Lelarge，和M.llegems，MRS Internet J.Nitride Semicond.Res.5S1，W3.13(2000)；和B.Pecz，M.A.diForte-Poisson，F.Huet，G.Radnoczi，L.Toth，V.Papaioannou，和J.Stoemenos，J.Appl.Phys.86，6059(1999)]或者甚至是有害的并导致更差的形态[K.Hiramatsu，H.Amano，I.Akasaki，H.Kato，N.Koide，和K.Manabe，J.Cryst.Growth 107，509(1991)]。可能对于III-N外延生长的，特别是在蓝宝石上的，相对小的最佳斜切角导致了这样一个事实，即，衬底斜切的有利效果被长期忽略。
先前的通过利用图案化衬底来提高III-N晶片性能的方法可以被总结如下：
Parillaud [MRS internet Journal of Nitride Semiconductor Research，Vol.5S1，Art.W3.13(2000)]已经研究过在模板上的HVPE，但利用了相对大的衬底斜切角度，范围是2°到6°。
Ban(US 6,734,530)描述了一种由III-N衬底和III-N层组成的GaN基晶片，其中，III-N衬底的表面斜切角度在1°和10°之间。Flynn(US 6,447,604)也描述了通过气相外延(VPE)得到的同相外延生长；考虑到衬底斜切的可能性，但没有引起足够的重视。这两种情况均只考虑了同相外延生长，这需要使用III-N晶片或III-N衬底。这些方法也不适合于在异质衬底上进行异相外延生长，也不适合于在典型异质衬底上进行III-N晶片的生产。
Kitaoka(US 2004/0144300 A1)描述了一种包括衬底和III-N层的III-N衬底。在一个分开的处理步骤中，对衬底上的薄III-N层进行斜切以得到一个斜表面。相形之下，起始衬底上没有斜切。因此，需要一个费用高的附加处理步骤来获得斜表面。该斜III-N表面通过液相外延(LPE)生长得到。
Kainosho(JP 2002-274997 A)描述了在钙钛矿衬底上GaN基半导体的生长。选择了相对于钙钛矿衬底的(011)晶体表面的1°到4°的斜切。这种方法不涉及使用用来生长III-N的典型的异质衬底，例如蓝宝石或碳化硅，这些典型的异质衬底因为其物理特性和可用性而特别适合III-N层的生长。
Morishima(JP 2003-347226A)描述了在蓝宝石上硅衬底上生长III-N层的生长，衬底的斜切为0.5°以下，连同使用含卤气体对模板进行的必要的附加反应离子刻蚀步骤。该必需的步骤是为随后的III-N生长提供模板的镜面光滑表面。
Matsuoka(US 6,586,819，相应于EP01119516)描述了在(0110)平面绕C轴旋转8°到20°的条件下在蓝宝石衬底上的生长。Morita(US 6,501,154)描述了一个III-N衬底，它可以有一个斜切角但必须具有一个垂直于C平面的表面。这两种方法因此只适合有M平面或A平面表面的III-N晶片的生成，但不适合有C平面表面的III-N晶片的生成。
Summerfelt(US 3,083,812，相应于EP94101374)描述了在具有1°到10°之间的斜切的陶瓷异质衬底上，例如SiC、AlN或GaN的半导体的异相外延生长。在此，在半导体层的外延生长之前，需要有一个至少一个小时的、温度至少是1200℃的退火步骤，以及需要在异质衬底上生长陶瓷缓冲层。根据所描述的实施例，这些方法保证在半导体层生长开始之前缓冲层有高的表面质量。缓冲层和半导体层都通过化学气相沉积(CVD)生长。在此实施例中，选择相对于C轴的5°的斜切(或偏离角度)，所生长的SiC层的厚度是0.3微米。
本发明的目的是提供能够被生长的带有(0001)-或C-平面表面的厚III-N层，所述厚III-N层具有提高的表面特性，所述厚III-N层特别适合作为衬底，以进行进一步的外延生长步骤。
根据本发明的第一方面，提供一种生成厚III-N层的外延生长方法，其中，在具有0.1°到2°之间斜切(取向差)的异质衬底上，沉积有厚度≥40微米的III-N层。
为了实现本发明的该项主题，根据优选实施例的外延生长，是通过氢化物气相外延(HVPE)在作为异质衬底的蓝宝石上进行的，因而该衬底的斜切被很好地限定。所述蓝宝石优选为晶体，更优选为单晶体。与斜切角度大于2°的异质衬底的较大斜切相比，我们惊奇的发现，斜切角度从0.1°到低于1°，特别是从0.1°到大约0.6°，可以显著提高表面形态。现有技术中同相外延生长是必需的，因此在生长之前需提供厚III-N层，本发明与现有技术相反，从而可以有利的用于异质衬底，特别是蓝宝石衬底。在异质衬底和优选通过HVPE生长得到的厚III-N层之间，提供优选通过MOVPE外延生长而成的薄III-N层作为模板是有利的但不是必须的。在蓝宝石上通过HVPE直接生长也是可行的。
本发明另一方面提供了一种生成III-N衬底的方法，其中，在模板的薄III-N层上，生长了厚度至少是40微米的III-N层，所述III-N衬底包括异质衬底和所述薄III-N层，其中，相对于下一晶格平面，所述异质衬底的衬底表面具有斜切(取向差)，在该表面上完成生长过程。
为了实现本发明的该项主题，生长在具有斜切的异质衬底上的模板作为厚III-N层沉积的衬底。在本发明的框架中还发现，在有准确取向和没有斜切的异质衬底上通过沉积薄III-N层来生产模板，有可能使该薄层获得光滑的表面形态，同时在此模板的光滑表面上的进一步生长，以期望获得质量好的模板，会获得具有显微镜下粗糙表面的厚层，所述粗糙表面上常常覆盖有高密度的六角形金字塔。根据本发明可以惊奇的发现，当在模板上进行外延生长时，所述模板的异质衬底具有一个相对于其上发生外延生长的表面的下一晶格平面的微小的斜切，并且当第一薄III-N层已经沉积在其上时，生成至少40微米厚的III-N层，并具有很光滑的表面形态，不需要像高温退火(例如在至少1200℃下至少一个小时)和/或必需的对初始第一III-N层的刻蚀或抛光的附加步骤。
为了实现本实施例，比所期望的厚层更薄的第一薄III-N层被沉积在有微斜切的异质衬底上。因此，根据本方明的方法，III-N衬底不是必需的。在此模板上可以直接生长厚ALXGa(1-X)N层，可以选择的使用进一步的中间层。因此，可以避免对表面进行进一步的处理。特别是，可以免除含卤气体刻蚀。厚度至少是40微米的厚III-N层，优选是至少50微米，特别优选至少是100微米，具有明显改善的表面特性，特别是当有意选取低于2°的斜切值，以及选取在0.1°以上和1°以下的斜切值，并且进一步地，当厚III-N层通过HVPE生长在通过MOVPE生长的蓝宝石-III-N衬底上。所述蓝宝石衬底优选是晶体，特别是单晶体。
本发明另一方面提供了一种生成III-N衬底的方法，其中，在至少一个步骤中，以预定的N/III比率和预定的反应器压力，在衬底上外延生长至少厚度为40微米的III-N层，并且其中当生长过程接近结束但还没结束时，所述N/III比率和/或反应器压力被降低。在这种生长处理过程的结束阶段，III-N材料应该仍在生长，但在所述不同的条件下生长。在本实施例中，N/III比率优选被减小至少25％，更优选被减少到大约50％到大约5％之间，特别是被减少到大约7.5％到25％的范围，例如，被减少到生长过程前面部分所预定的N/III比率的大约10％，和/或反应器生长压力优选被减小至少20％，更优选被减少到25％和65％之间，特别是被减少到大约45％到55％的范围，例如，被减少到生长过程前面部分所预定的压力的大约50％。
已经说明了，令人惊讶地，如果N/III比率和/或反应器压力在外延生长处理的最后阶段降低，表面形态可以被显著提高。甚至在使用上面所提到的没有斜切的准确衬底时也有此现象。因为根据本发明的概念的优势对于异质衬底来说很重要，因此，衬底优选是类似蓝宝石(Al2O3)，SiC，GaAs，Li(Al；Ga)Ox(0≤x≤3；特别是x＝2)的异质衬底或其它异质衬底，或者包含这类异质衬底和薄III-N层的模板。同样，根据本发明的实施例，在生长过程接近最后阶段，借助于生长参数的修改通过HVPE生长的III-N层的表面形态可获得改善，也可以应用于在同质III-N衬底或模板上同相外延生长过程。
根据本实施例，如果厚III-N层通过HVPE生长，并且在厚III-N层的生长过程的最后60分钟、优选是最后30分钟、特别是最后10分钟将N/III比率和/或HVPE反应器的生长压力减小，则表面形态将会改善。在本具体实施例中，如果异质衬底有如上的取向差(斜切)，表面质量甚至可以进一步被改善。
因此，在上面给出的单个具体实施例中，本发明提供了在通过HVPE的外延III-N生长处理过程的开始和结束，在衬底上(也就是在衬底或摸板上)的厚III-N层的最佳生长条件。
与本发明有关的词“取向差”和“斜切”的意思是，相对于晶格的晶格平面，以界定的方向的，衬底表面的斜角或倾斜，厚III-N层生长在所述衬底表面上。例如当蓝宝石作为异质衬底，III-N层通常生长在(0001)表面，该生长表面相对于蓝宝石的(0001)晶面微倾斜。取向差方向可以任意选择，例如朝向衬底的A或{11-20}边，该边通常由定位边标示，或朝向衬底的M或{1-100}边。如果对于其它异质衬底，其它表面适合于III-N层的生长，那么根据本发明，采用相对于所述晶格平面衬底表面具有微取向差的衬底，尤其相对于硅的{111}、砷化镓的{111}或铝酸锂或镓酸锂的{001}平面。
这样的取向差或倾斜应该进一步在0.1°和2°之间，优选从大约0.1°到低于1.0°，更优选从大约0.1°到大约0.6°，并且尤其从大约0.3°到大约0.6°。
在上面的定义中，III表示元素周期表中第III族中至少一种元素。这种第III族元素应该从Al、Ga和In中选择单一元素或元素的组合。因此，通式为AlxGayInzN，其中0≤x≤1，0≤y≤1，0≤z≤1并且x+y+z＝1。可能的III-N复合物例如像(Al，Ga，In)N的四元复合物，像(Al，Ga)N，(Ga，In)N和(Al，In)N的三元复合物，或像GaN或AlN的二元复合物。在如上述括号里所例举的所选择的第III族元素中，所有的组合比例都可能，也就是各个元素的原子数从0到100％(例如(Al，Ga)N＝AlxGa1-xN，其中0≤x≤1)。优选为(Al，Ga)N和GaN。下面具体实施例的描述不限于那儿所给出的III-N复合物，而是可以应用于所有可能的III-N复合物。进一步地，第一薄III-N层和厚III-N的组分可以互相独立选择。所述组分可以相同或不同。通过该处理步骤生成的III-N层，特别是通过MOVPE生长的薄III-N层和通过HVPE生长的厚III-N层，优选是晶体，特别是单晶体。特别适合于与蓝宝石衬底组合的是包含GaN或AlN的薄层和厚GaN层。
可选择沉积的薄III-N层的厚度可以超过10微米，但不是必须的。通常，厚度最多大约是5微米，如果使用这类薄层，厚度一般是大于0到大约3微米，例如从大约1微米到大约2微米。
采用包括厚III-N层的衬底，可以得到至少2英寸(大约5厘米)，至少3英寸(大约7.6厘米)或至少4英寸(大约10厘米)或更大的直径。
根据本发明，可以提供带有III-N层的衬底，其层表面的平均粗糙度≤50纳米，甚至≤40纳米。该表面粗糙度可以例如用表面轮廓测量仪或原子力显微镜(AFM)测量。根据本发明，对于厚度至少是大约40微米、优选是至少大约50微米、更优选是至少大约100微米，特别是至少大约300微米的厚III-N层，可保持极好的和很小的表面粗糙度。用上面的方法可以得到III-N衬底。在去除初始异质衬底后，就得到了自支撑的III-N衬底。
这样，可以获得以上给定的晶片性能的独特组合，其中，整个晶片上而不仅在限定的区域中的极低的平均表面粗糙度与所需的层厚度的结合，足以获得所需直径的自支撑III-N层，如果这样的自支撑结构是所需要的或所期望的。
根据本发明，生成的具有改善的表面形态的III-N层适合作为衬底，用于半导体器件制造的进一步外延生长步骤。如果需要，可以有利地避免或省略损害晶体的热处理、机械和/或化学处理，例如为了对厚III-N层的表面进行光滑处理。如果需要，当然总是可以采用简单的清洁或洗涤步骤，例如使用不损害晶体的清洗剂。
根据本发明，进一步提供一种半导体器件，所述半导体器件在具有层厚度≥40微米的厚III-N层的异质衬底上，其中，所述异质衬底的取向差或斜切在0.1°和2°之间，优选在大约0.1°到小于1.0°，更优选是在大约0.1°到大约0.6°，尤其优选是在大约0.3°到0.6°。异质衬底优选是蓝宝石，特别是单晶蓝宝石。
此外，本发明提供的器件包括如上所限定的，厚度≥40微米和平均表面粗糙度≤50纳米的III-N衬底。
根据本发明的上述半导体器件中的厚III-N层或III-N衬底的厚度≥约100微米，特别是≥约300微米。
所述III-N材料具有上述组分，优选是GaN，特别是单晶GaN。
上面提及的III-N衬底或上面提及的器件的III-N层的平均表面粗糙度可以在≤40纳米甚至≤30纳米的范围内。本发明的衬底或器件的进一步特征是，在没有抛光或刻蚀的情况下可以有很低的表面粗糙度。薄III-N层也不需要抛光或刻蚀。这降低了缺陷密度，特别是对于直接在被处理表面之下的缺陷，这些缺陷容易在刻蚀和/或抛光(次表面损伤)过程中发生。
通过将根据本发明的各个实施例的上述处理过程和/或产品特征的一个或几个进行组合，可以得到本发明的表面性质的最优化。例如，采用MOVPE制作可选的薄III-N层和采用HVPE制作厚III-N层，可以使例如反应器腔中的温度、压力和N/III比率的工艺参数形成有利的组合。
附图说明
下文将参照附图，根据优选实施例和例子对本发明进行更为详细的介绍。优选实施例和举例只是为了说明，并不限制本发明的范围。
图1示出了两个模板在低温(大约20K)下的光致发光光谱，这两个模板在同一个MOVPE处理过程中并排生长。实线指在具有准确取向的蓝宝石异质衬底上生长的模板，虚线指在具有0.3°取向偏差(斜切)的蓝宝石异质衬底上的模板。曲线的光谱形状是相关的，因此后面样品的密度发生了因数为2的偏移。
图2A和2B为两个有代表性的厚GaN层的表面的光诺马尔斯基(Nomarski)干涉对比显微镜图，所述厚GaN层在图1的相应MOVPE模板上通过HVPE生长，其中图2A示出在具有准确取向的蓝宝石异质衬底的模板上的层，图2B示出在具有0.3°取向差(斜切)的蓝宝石异质衬底的模板上的层。
图3为在模板上通过HVPE生长的GaN层的表面轮廓(通过表面轮廓计测量)，所述模板具有准确取向(实线)或具有0.3°取向差(虚线)。
图4为图2A和2B的两个层在低温(T大约是20K)下的光致发光光谱。
图5为两个有代表性的GaN层的表面的光诺马尔斯基干涉对比显微镜图，GaN层通过HVPE生长在具有不同取向差角度的蓝宝石异质衬底上。列中示出在有准确取向(左)，0.3°取向差(中间)和0.6°取向差(右)的蓝宝石异质衬底上进行HVPE生长处理的结果。处理条件或者在整个生长阶段(上行)保持不变，或者根据N/III比率(中行)或根据生长压力(下行)向生长方法的结束段改变。
具体实施例
实施例1：
作为一个例子，在Aixtron 200/4RF-S MOVPE***中，薄GaN层可以在具有0.3°取向差的蓝宝石异质衬底上生长。例如，薄GaN层的厚度小于2微米，特别在1微米和2微米之间。模板从该MOVPE反应器上被卸载并被装载到一个Aixtron LP-HVPE反应器上。在那里，几百微米厚的厚GaN层被生长在该模板上。例如，HVPE处理的操作条件是：温度在1040℃和1075℃之间，压力在900毫巴和1000毫巴之间，N/III比率大约是40，载气是大约50％氢和大约50％氮的混和气体。此例中的生长率大约是40微米/小时。通过使用具有微取向差的异质衬底，在HVPE生长后表面形态有明显的改善。即使厚GaN层的层厚是40微米或更厚，表面形态也可以和通过MOVPE生长的薄得多的薄层相仿。因此，本发明的此实施例所提供的层，很适合于作为半导体器件层的后续外延生长的衬底，不需要任何进一步的处理步骤。
实施例2：
本发明的大体框架是，通过在相同的HVPE处理过程中并排使用，对在具有取向差的蓝宝石异质衬底上的几个模板和传统的具有准确取向的蓝宝石异质衬底上的模板进行对比。
所有的HVPE生长处理都是在带有水平石英反应器的AIXTRON单晶片HVPE***中完成的。金属Ga以通常的方式通过HCI气体被送到衬底。氨被作为氮源。Ga源在850℃下***作，而衬底区被加热到1040-1075℃。1∶1的氮气和氢气混和物作为载气。实验在大气压和大约40的N/III的比率下进行。
所有的HVPE生长层被沉积在GaN模板上，此模板通过MOVPE生长在作为异质衬底的两英寸厚的蓝宝石晶片上。通过装载从不同模板切割而成的四个四分之一区域，可实现四个不同模板的平行使用。在我们典型的生长条件下，可以获得大约40微米/小时的生长率。模板和通过HVPE生长的厚度在40微米和140微米之间的厚层，可以通过使用像光显微镜，高分辨率X光衍射(HRXRD)，低温光致发光(PL)和表面轮廓测定法的标准方法来表征。这些测量显示这些模板的层属性除了取向差之外都很类似。图1示出了在多层晶片MOVPE反应器上平行生长的两个模板的低温PL光谱。这两个模板只是在表面质量上略有不同，因此说明了上面的讨论结果。特别是，在层应变或PL光谱的线宽或HRXRD摆动曲线方面没有发现不同。在这些晶片上的GaN层具有与蓝宝石衬底相同的取向差，所述GaN层生长在所述蓝宝石衬底上。我们发现通过MOVPE生长的GaN层相对于蓝宝石衬底的最大斜度大约为200arcsec(弧秒)。
因此可以声明，令人惊奇的是，薄III-N层表面和进一步的特性在准确取向和微取向差两种情况下没有不同。
紧在HVPE处理之前，模板用标准溶解剂清洗以去除灰尘、颗粒和处理晶片带来的污染。在仅几个小时到几个月的范围内，从MOVPE生长到用于HVPE生长，没有发现模板的表面形态和存储时间之间的内在联系。因此表面氧化过程或其它因素造成的明显影响肯定可以被排除。
另一方面，我们确凿地发现，微取向差是获得优秀的表面形态的原因。在具有取向差的模板上通过HVPE生长的厚层，即使厚度为100微米和100微米以上，具有镜样表面形态(图2)，此表面形态可以和通过MOVPE生长的最先进的薄得多的层相比，而在大致准确取向的模板上，如同通过HVPE常规生长的厚层中所见，形成有高金字塔形。还发现准确取向的具有较高的粗糙度，并可以通过表面轮廓仪被量化(图3)。假定外延生长是由具微取向差的衬底上的表面台阶所引起的台阶电流所控制[W.K.Burton，N.Cabrera，和F.C.Frank，Phil.Trans.A243，299(1951)]。对于0.3°的取向差，这些台阶的平均距离是50nm。这明显比吸附到表面的镓原子的扩散长度要短(由于高的III/N比率和N原子的容易解吸，一般只需考虑第III族元素)。同时，台阶距离明显短于平均错位距离(薄模板的典型值是，在错位密度是109cm-2时大约为300纳米)。这可能是抑制错位的三维核有利于在台阶边缘的二维生长的原因。
如同已经观察过的模板那样，当采用微取向差(斜切)时，通过HVPE生长的厚层除了表面形态有所改善以外，光学性能和结晶性能也没有明显的不同。应该再次强调的是，在PL施主受缚激子的能量表明层的应力是相同的，无论衬底的方向如何(图4)。
总之，采用具有微斜切(例如，大约0.3°)的衬底，通过HVPE生长的厚GaN层的表面质量有明显的改善，而在准确取向衬底上会导致通过HVPE常规生长的厚层能被观察到金字塔形的生成。因此，在有取向差的衬底上生长的层很适合于用作进一步外延生长步骤的衬底，而不需要附加的制备步骤。
实施例3：
在实施例2中描述的处理过程被修改如下：
实施例3.1：在具有准确取向(无斜切)或具有偏离角度(斜切)是0.3°或偏离角度(斜切)是0.6°的模板上进行HVPE处理，在压力和N/III比率的其它方面保持不变，直到外延生长结束。
实施例3.2：同实施例3.1，但是，在外延生长的最后10分钟，N/III比率从40减小到5，而压力保持不变。
实施例3.3：同实施例3.1，但是，在外延生长的最后10分钟，N/III比率从40减小到5，生长压力从900毫巴减小到500毫巴。
为了对每个外延生长处理过程有一个有效且清晰的比较，四个晶片部分(每一个是2英寸晶片的四分之一)被平行放置，以使具有和没有取向差的不同类型模板上的层可以在相同的生长条件下生长。
结果总结如图5。
对于采用的所有处理条件，准确取向的表面质量最差，尽管如此，在这种最差的情况下，也可以通过改变N/III比率特别是改变N/III比率和生长压力(见左列)来显著改善表面质量。
在不改变N/III比率和生长压力的情况下，0.6°的取向差比0.3°好。而当在生长处理过程的最后仅仅减小N/III比率时，0.3°的结果更好，但0.6°的取向差的表面质量仍很好。
采用一个微小的取向差(优选0.3°)和随外延生长过程减小的N/III比率和压力的最优组合，可以得到最好的结果。该组合可以得到独有的好的表面质量。
虽然此发明已经通过具体实施例和举例进行了详述，但是对于本领域的技术人员来说，很容易对本发明作一些变化和修改。因此所附的权利要求书被理解为以最宽的方式与现有技术相区别而将这些变化和修改包含在本发明所保护的范围中。

Claims (30)

1.一种用于生成厚III-N层的外延生长方法，其中，III指元素周期表第III族元素中的至少一种元素，其中，厚度大于等于40微米的厚III-N层被沉积在取向差在0.1°和0.2°之间的异质衬底上。
2.如权利要求1所述的方法，其中，所述异质衬底的取向差范围是0.1°到1°。
3.如权利要求1和2所述的方法，其中，所述异质衬底的取向差的范围是大约0.1°到0.6°，优选是大约0.3°到大约0.6°。
4.如前述权利要求中的任一项所述的方法，其特征在于，在沉积所述厚III-N层之前，至少一层薄III-N层被沉积在所述异质衬底上，以使所述薄层位于所述异质衬底和所述厚III-N层之间。
5.一种用于生成III-N衬底的方法，其中，III表示元素周期表中第III族元素中的至少一种元素，其中，在包含异质衬底和所述薄III-N层的模板的薄III-N层上，沉积了厚度至少是40微米的III-N层，以及其中，相对于其上沉积了所述III-N层的表面的下一晶格平面，所述异质衬底有一个有意选取的微取向差。
6.一种用于生成III-N衬底的方法，其中，III表示元素周期表中第III族元素中的至少一种元素，所述方法包括步骤：在预定的N/III比率和预定的反应器压力下，通过外延生长在衬底上沉积厚度至少是40微米的III-N层；其中，在接近III-N层外延生长过程的最后阶段，N/III比率和/或反应器压力分别相对于预定N/III比率和/或预定反应器压力降低。
7.如权利要求6所述的方法，其中，所述N/III比率的减小和/或所述反应器压力的减小范围分别被减小到预定N/III比率的50％到5％，和/或被减小到预定压力的65％到25％。
8.如权利要求6或7所述的方法，其中，所述N/III比率的减小和/或所述反应器压力的减小在所述外延生长过程的最后阶段进行，优选在最后60分钟，并且特别是所述生长过程的最后30分钟。
9.如权利要求6-8中任一项所述的方法，其中，所述III-N层的所述外延生长方法在包含异质衬底和可选择的薄III-N层的衬底上进行。
10.如权利要求5-9中任一项所述的方法，其中，所述衬底的晶格取向差在0.1°和2°之间，优选是从大约0.1°到低于1°，更优选择是从大约0.3°到大约0.6°。
11.如前述权利要求中的任一项所述的方法，其中，所述III-N层的外延生长厚度大于等于100微米。
12.如前述权利要求中的任一项所述的方法，其中，所述厚III-N层通过氢化物气相外延HVPE生长。
13.如权利要求4-12中的任一项所述的方法，其中，在所述厚III-N层被沉积之前，至少一层薄III-N层通过金属有机物气相外延MOVPE被沉积。
14.如权利要求4-13中的任一项所述的方法，其中，在所述厚III-N层被沉积之前，所述至少一层薄III-N层既没有被刻蚀、也没有被抛光、也没有用高于所述厚III-N层生长温度的温度对其进行热处理。
15.如前述权利要求中的任一项所述的方法，其中，厚III-N层和/或可选薄III-N层由单晶III-N材料组成，所述单晶III-N材料优选为单晶GaN或单晶AlN。
16.如前述权利要求中的任一项所述方法，其中，蓝宝石被用作异质衬底。
17.如前述任一项权利要求中所述的方法，用于生成自支撑的III-N层，其中，III表示元素周期表中第III族中的至少一种元素，其中，沉积所述厚III-N层后，所述异质衬底被去掉。
18.一种包含III-N层的衬底，其中，III表示元素周期表中第III族中的至少一种元素，其中，III-N层至少有一边的表面粗糙度等于或小于50nm。
19.如权利要求18所述的衬底，其中，所述III-N层的厚度至少约40微米，优选至少约100微米，并且尤其优选至少约150微米。
20.如权利要求18或19所述的衬底，该衬底不需要进行以下步骤中的一个或几个的组合：退火、抛光和刻蚀。
21.如权利要求18-20中任一项所述的衬底，可根据权利要求1-17中的任一项所述的方法获得。
22.如权利要求18-20中任一项所述的衬底，其中，所述III-N层是自支撑的，没有根据权利要求17中所述方法的异质衬底。
23.一种半导体器件，其包含异质衬底和在至少一个异质衬底的表面上的至少一个III-N层，其中III指周期表中第III族中的至少一种元素，其中所述异质衬底的取向差在0.1°和2°之间。
24.如权利要求23所述的半导体器件，其中，所述衬底的取向差在0.1°和1°之间，优选在大约0.1°和大约0.6°之间，尤其优选在大约0.3°和大约0.6°之间。
25.一种半导体器件，其包含厚度等于或大于40微米的III-N衬底，其中，III表示元素周期表中第III族中的至少一种元素，其中，所述III-N衬底至少一边的平均表面粗糙度等于或小于40纳米。
26.如权利要求23-25中的任一项所述的半导体器件，其中，所述III-N层或所述III-N衬底的厚度等于或大于100微米。
27.如权利要求23-26中的任一项所述的半导体器件，其中，所述异质衬底是蓝宝石。
28.如权利要求18-22中的任一项所述的衬底或如权利要求23-27中的任一项所述的半导体器件，其中，所述III-N材料是单晶。
29.如权利要求18-22中的任一项所述的衬底或如权利要求23-27中的任一项所述半导体器件，其中，所述III-N材料是单晶GaN。
30.如前述权利要求中的任一项所述的衬底或所述半导体器件，其中，所述薄和/或厚III-N层不用退火、抛光和/或刻蚀。
CNA2006800155472A 2005-05-06 2006-05-05 生成ⅲ-n层的方法，和ⅲ-n层或ⅲ-n衬底，以及其上的器件 Pending CN101258271A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005021099A DE102005021099A1 (de) 2005-05-06 2005-05-06 GaN-Schichten
DE102005021099.6 2005-05-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110220763.3A Division CN102268737B (zh) 2005-05-06 2006-05-05 生成iii-n层的方法，和iii-n层或iii-n衬底，以及其上的器件

Publications (1)

Publication Number Publication Date
CN101258271A true CN101258271A (zh) 2008-09-03

Family

ID=36764393

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006800155472A Pending CN101258271A (zh) 2005-05-06 2006-05-05 生成ⅲ-n层的方法，和ⅲ-n层或ⅲ-n衬底，以及其上的器件
CN201110220763.3A Active CN102268737B (zh) 2005-05-06 2006-05-05 生成iii-n层的方法，和iii-n层或iii-n衬底，以及其上的器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110220763.3A Active CN102268737B (zh) 2005-05-06 2006-05-05 生成iii-n层的方法，和iii-n层或iii-n衬底，以及其上的器件

Country Status (9)

Country Link
US (2) US7998273B2 (zh)
EP (2) EP2322699B1 (zh)
JP (2) JP5258555B2 (zh)
KR (2) KR101348985B1 (zh)
CN (2) CN101258271A (zh)
DE (1) DE102005021099A1 (zh)
PL (2) PL1871928T3 (zh)
TW (1) TWI475598B (zh)
WO (1) WO2006119927A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364429A (zh) * 2012-03-21 2015-02-18 弗赖贝格化合物原料有限公司 用于制备iii-n单晶的方法以及iii-n单晶

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
EP2094439A2 (en) 2006-12-28 2009-09-02 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
KR101203932B1 (ko) 2006-12-28 2012-11-23 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 사파이어 기판 및 그 제조 방법
US8740670B2 (en) 2006-12-28 2014-06-03 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
US8197303B2 (en) 2006-12-28 2012-06-12 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
WO2009143226A1 (en) * 2008-05-21 2009-11-26 Lumenz, Inc. Zinc-oxide based epitaxial layers and devices
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9336989B2 (en) * 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
CN103374754A (zh) * 2012-04-17 2013-10-30 鑫晶钻科技股份有限公司 蓝宝石材料及其制造方法
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
CN106784181B (zh) * 2016-12-14 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
JP6991043B2 (ja) * 2017-11-22 2022-02-03 東京エレクトロン株式会社 基板載置台

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3083812A (en) 1959-12-23 1963-04-02 Int Harvester Co Wagon elevator for corn pickers
US6083812A (en) 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
PL173917B1 (pl) 1993-08-10 1998-05-29 Ct Badan Wysokocisnieniowych P Sposób wytwarzania krystalicznej struktury wielowarstwowej
JPH10335750A (ja) 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
GB9813192D0 (en) 1998-06-18 1998-08-19 Imi Cornelius Uk Ltd Dispensing means
JP3669848B2 (ja) * 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4691631B2 (ja) * 1999-11-29 2011-06-01 並木精密宝石株式会社 サファイヤ基板
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2002145700A (ja) 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP3785566B2 (ja) * 2001-03-19 2006-06-14 株式会社日鉱マテリアルズ ＧａＮ系化合物半導体結晶の製造方法
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6734530B2 (en) 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP3696182B2 (ja) * 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP4892142B2 (ja) 2001-06-20 2012-03-07 サムソン エルイーディー カンパニーリミテッド． 有機金属気相化学蒸着法による高品位ｉｉｉ−族窒化物薄膜の成長方法
US20040014430A1 (en) * 2001-07-11 2004-01-22 Raviv Melamed Multiple antenna system for wireless communication
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
WO2004061909A1 (en) 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2003347226A (ja) 2002-05-30 2003-12-05 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法及び化合物半導体素子
JP4781599B2 (ja) 2002-09-05 2011-09-28 日本碍子株式会社 エピタキシャル基板、及び多層膜構造
JP3826096B2 (ja) * 2002-11-11 2006-09-27 株式会社クラレ 変性エチレン−ビニルアルコール共重合体からなる繊維及び複合繊維
DE10258518C1 (de) * 2002-12-14 2003-11-20 Braun Gmbh Aufsatz für ein Epiliergerät
US7221037B2 (en) 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
JP4457609B2 (ja) 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005150287A (ja) * 2003-11-13 2005-06-09 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体デバイス及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体基板の製造方法、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP3888374B2 (ja) 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US20090026488A1 (en) * 2005-02-21 2009-01-29 Mitsubishi Chemical Corporation Nitride semiconductor material and production process of nitride semiconductor crystal

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364429A (zh) * 2012-03-21 2015-02-18 弗赖贝格化合物原料有限公司 用于制备iii-n单晶的方法以及iii-n单晶
CN104364429B (zh) * 2012-03-21 2017-09-22 弗赖贝格化合物原料有限公司 用于制备iii‑n单晶的方法以及iii‑n单晶
US9896779B2 (en) 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal
US10309037B2 (en) 2012-03-21 2019-06-04 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
US10584427B2 (en) 2012-03-21 2020-03-10 Freiberger Compound Materials Gmbh Processes for producing III-N single crystals, and III-N single crystal
US10883191B2 (en) 2012-03-21 2021-01-05 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template

Also Published As

Publication number Publication date
KR20080017003A (ko) 2008-02-25
JP5908853B2 (ja) 2016-04-26
EP1871928A1 (en) 2008-01-02
EP2322699B1 (en) 2014-03-26
CN102268737A (zh) 2011-12-07
DE102005021099A1 (de) 2006-12-07
TW200723365A (en) 2007-06-16
PL2322699T3 (pl) 2014-06-30
JP2008542160A (ja) 2008-11-27
PL1871928T3 (pl) 2014-03-31
JP5258555B2 (ja) 2013-08-07
KR20130075784A (ko) 2013-07-05
EP1871928B1 (en) 2013-10-30
TWI475598B (zh) 2015-03-01
JP2013136512A (ja) 2013-07-11
KR101472832B1 (ko) 2014-12-16
CN102268737B (zh) 2014-06-18
EP2322699A2 (en) 2011-05-18
US7998273B2 (en) 2011-08-16
US20110018106A1 (en) 2011-01-27
KR101348985B1 (ko) 2014-01-09
US9115444B2 (en) 2015-08-25
EP2322699A3 (en) 2011-06-22
WO2006119927A1 (en) 2006-11-16
US20080166522A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
CN102268737B (zh) 生成iii-n层的方法，和iii-n层或iii-n衬底，以及其上的器件
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
US7727874B2 (en) Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8734965B2 (en) Controlled polarity group III-nitride films and methods of preparing such films
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
CN101410950A (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
Hanser et al. Growth and fabrication of 2 inch free-standing GaN substrates via the boule growth method
Leszczynski et al. Secrets of GaN substrates properties for high luminousity of InGaN quantum wells
Han Growth of gallium nitride layers with very low threading dislocation densities
Vilchis et al. A comparative analysis between nitride films on GaAs and epitaxial films of GaN by MOCVD system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080903