CN101252405B - 一种时钟检测和自动倒换的方法及*** - Google Patents

Abstract

本发明公开了一种时钟检测和自动倒换的方法、***及检测电路，属于电子设备技术领域。所述方法包括：接收时钟信号，对所述时钟信号进行隔直/带通处理，得到经隔直/带通处理的交流信号；对所述经隔直/带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；根据所述脉动直流信号生成控制信息；根据所述控制信息控制多路选择器输出正常的时钟信号。所述***包括：时钟源器件、检测与控制电路和多路选择器。所述时钟检测电路包括：滤波电路、整流电路和平滑处理电路。本发明所述技术方案通过采用简单电子器件，简化了时钟***，降低了时钟***的成本，提高了时钟***可靠性。

Description

一种时钟检测和自动倒换的方法及***

技术领域

本发明涉及电子设备技术领域，特别涉及一种时钟检测和自动倒换的方法、***及检测电路。 

背景技术

众所周知，通信***的可靠性是由***中的每个器件的可用度和冗余设计决定的，一般而言，通信***中的器件的可靠性目标为5个9，即可用度要求达到99.999％，更高级的***可靠性要求达到6个9。 

随着通信、电子等行业的飞速发展，器件的设计越来越趋于复杂，运行速率也越来越快，单板上所承载的器件种类和数量也越来越多，由此而导致的器件的可靠性问题也越来越突出。 

在单板的众多种类的器件中，时钟源器件是核心工作器件之一，其它大多数器件都按照时钟源器件发出的时钟信号的节拍运行，时钟源器件失效对单板的影响往往是致命的，因此时钟源器件的可靠性是影响***的可靠性的关键。但时钟源器件中的晶体、晶振等往往失效率很高，普通晶振的失效率甚至高达50FIT(菲特)。虽然一些厂商在努力提高时钟源器件的品质，但失效率仍然在20FIT以上。因此，如何在时钟源器件失效率较高的情况下提高***的可靠性成为一个亟待解决的问题。提高***的可靠性的关键是提高时钟***的可靠性，而提高时钟***的可靠性的关键是设计时钟检测和自动倒换***，而设计时钟检测和自动倒换***的常用方法是旁待冗余设计方法。 

现有技术提供了以下两种采用旁待冗余方法设计的时钟检测和自动倒换***： 

一是，采用可编程逻辑芯片进行时钟检测和自动倒换，如图1所示。两路或多路时钟源器件发出的时钟信号输入到可编程逻辑芯片；可编程逻辑芯片对输入的时钟信号进行检测，一般的检测方法是用可编程逻辑芯片的工作时钟对被检测时钟信号进行计数，如果被检测时钟信号在规定的时间内发生了规定次数的跳变，则认为该路时钟信号没有发生故障；否则认为该路时钟信号发生故障。当时钟信号发生故障时，可编程逻辑芯片对时钟信号进行切换，输出没有发生故障的时钟信号。 

二是，采用锁相环加CPU(Central Processing Unit，中央处理器)进行时钟检测和自动倒 换，如图2所示。两路或多路时钟源器件发出的时钟信号分别输入各自的锁相环电路；锁相环电路对时钟信号进行锁相，如果时钟信号没有被锁定，则判断这一路时钟信号发生故障，CPU会输出控制信号给多路选择器，并切换到正常的另一路时钟信号；多路选择器根据控制信号输出工作正常的时钟信号。 

在实现本发明过程中，发明人发现现有技术中至少存在如下问题： 

第一、现有时钟检测和自动倒换***的设计过于复杂，并且采用的器件的价格较高，导致整个时钟***的成本较高。 

第二、现有时钟检测和自动倒换***采用的器件，如锁相环、可编程逻辑器件或CPU等，本身失效率很高，会降低时钟***的可靠性。 

第三，某些器件如可编程逻辑器件或CPU本身也需要工作时钟，其时钟源同样存在可靠性的问题，这也会导致时钟***的可靠性降低。 

发明内容

为了简化时钟***、提高时钟***的可靠性，本发明实施例提供一种时钟检测和自动倒换方法、***及检测电路。所述技术方案如下： 

一种时钟检测和自动倒换的方法，所述方法包括： 

接收时钟信号，对所述时钟信号进行隔直处理，得到经隔直处理的交流信号； 

对所述经隔直处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号； 

根据所述脉动直流信号生成控制信息； 

根据所述控制信息控制多路选择器输出正常的时钟信号； 

其中，根据所述脉动直流信号生成控制信息，根据所述控制信息控制多路选择器输出正常的时钟信号，具体包括： 

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，根据所述恒稳的直流信号控制所述多路选择器输出正常的时钟信号；或者， 

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号，根据所述数字逻辑电平信号控制所述多路选择器输出正常的时钟信号；或者， 

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号，对所述数字逻辑电平信号进行编码处理，生成编码 信息，根据所述编码信息控制所述多路选择器输出正常的时钟信号。 

一种时钟检测和自动倒换的***，所述***包括： 

时钟源器件，用于生成并输出时钟信号； 

检测与控制电路，用于接收所述时钟信号，对所述时钟信号进行隔直处理，得到经隔直处理的交流信号；对所述经隔直处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；根据所述脉动直流信号生成控制信息； 

多路选择器，用于根据所述控制信息输出正常的时钟信号； 

其中，所述检测与控制电路具体包括：滤波电路、整流电路和平滑处理电路；或者具体包括：滤波电路、整流电路、平滑处理电路和电平调理电路；或者具体包括：滤波电路、整流电路、平滑处理电路、电平调理电路和数字编码电路； 

所述滤波电路，用于对输入的所述时钟信号进行隔直或带通处理，得到经隔直或带通处理的交流信号； 

所述整流电路，用于对所述经隔直或带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号； 

所述平滑处理电路，用于对所述脉动直流信号进行平滑处理，生成恒稳的直流信号； 

所述电平调理电路，用于对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号； 

所述数字编码电路，用于对所述数字逻辑电平信号进行编码处理，生成编码信息；

当所述检测与控制电路包括所述滤波电路、整流电路和平滑处理电路时，所述多路选择器，用于根据所述恒稳的直流信号输出正常的时钟信号；或者， 

当所述检测与控制电路包括所述滤波电路、整流电路、平滑处理电路和电平调理电路时，所述多路选择器，用于根据所述数字逻辑电平信号输出正常的时钟信号；或者， 

当所述检测与控制电路包括所述滤波电路、整流电路、平滑处理电路、电平调理电路和数字编码电路时，所述多路选择器，用于根据所述编码信息输出正常的时钟信号。 

本发明实施例通过采用少量简单、低成本的电子器件，简化了时钟***，降低了时钟***的成本；通过采用简化设计，充分利用简单电子器件的高可靠性特性，提高了时钟***的可靠性。 

附图说明

图1是现有技术中采用可编程逻辑芯片的时钟检测和自动倒换的***的示意图； 

图2是现有技术中采用锁相环加CPU的时钟检测和自动倒换的***的示意图； 

图3是本发明实施例提供的时钟检测和自动倒换电路的示意图； 

图4是本发明实施例提供的时钟检测和自动倒换的方法的流程图； 

图5是本发明实施例提供的时钟检测电路示意图； 

图6是本发明实施例提供的对时钟信号进行检测的方法的流程图； 

图7是本发明实施例提供的另一种时钟检测电路示意图； 

图8是本发明实施例提供的完整的时钟检测和自动倒换电路的示意图； 

图9是本发明实施例提供的时钟检测和自动倒换的***的组成示意图； 

图10是本发明实施例提供的时钟检测电路的组成示意图。 

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。 

本发明实施例提供了一种时钟检测和自动倒换的方法，该方法通过采用简单、低成本电子器件，简化了时钟***，降低了时钟***的成本，并且充分利用简单电子器件的高可靠性，提高了时钟***的可靠性。参见图3和图4，本实施例的具体步骤如下： 

步骤101：时钟源器件发出时钟信号，为时钟***提供工作时钟。 

图3中有n(n为大于1的整数)路时钟信号，每一路时钟信号对应一个时钟源器件和一个时钟检测电路。不同的时钟***使用的时钟源器件可能不同，常见时钟源器件有晶振、晶体、振荡器等。时钟源器件可以是两路或是两路以上，备份的时钟源器件越多，时钟***的可靠性也越高。根据概率论的相关知识，两个小概率事件同时发生的概率为零，因此，两路时钟源器件的可靠性已经很高了，再多路时钟源器件对于时钟***的可靠性的贡献已经非常小，因此本实施例重点对带两路时钟源器件的***进行阐述。 

步骤102：时钟检测电路对时钟信号进行检测，输出识别时钟故障的数字逻辑电平信号。 

在本实施例中，以时钟源器件输出的时钟信号符合TTL(Tansistor-Transistor Logic晶体管-晶体管逻辑)电平标准为例。参见图5和图6，时钟检测电路对时钟信号进行检测的具体步骤如下： 

步骤102A：输入时钟信号经电容C1隔直处理，去除时钟信号中的直流分量，得到经隔直处理的交流信号，将得到的交流信号经电阻R1输入NPN(Negative-Positive-Negative，负极-正 极-负极)晶体管Q1的基极。 

通常情况下，时钟源器件失效的表现是输出常高或常低电平信号。隔直处理是为了去除时钟信号中的直流分量，这样时钟源器件在失效时所输出的常高或常低电平信号不能通过隔直电路，因此无效的时钟信号将不能被检测和识别。相反，有效时钟信号可以通过隔直电路而被检测和识别。此外，极少情况下，时钟源器件失效的表现是输出的时钟信号的频率发生变化，高于或低于预期的频率，此时可以通过带通滤波电路去除高于或低于预期频率的能量。由于这种情况通常很少，一般带通滤波电路可以作为时钟检测电路的可选电路。 

此外，由于基极电流的微小变化会使晶体管Q1集电极电流发生很大变化，使用电阻R1的作用是约束基极电流；电阻R2的主要作用是在没有时钟信号输入时保持晶体管Q1稳定和处于截止状态，防止干扰造成误检测。 

步骤102B：晶体管Q1对经隔直处理的交流信号进行整流和放大处理，得到脉动直流信号，将得到的脉动直流信号输入到π型滤波器。 

晶体管Q1的发射极在基极信号正半周的作用下饱和导通，负半周反相截止，Q1上导通的电流在电阻R3上建立电压，得到只有正半周的脉动直流信号。 

步骤102C：π型滤波器对脉动直流信号进行平滑处理，得到恒稳的直流信号，再将恒稳的直流信号输入到MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)管Q2。 

脉动直流信号经过电阻R4和电容C3、C4组成的π型滤波器进一步平滑处理，输出信号为一个恒稳的直流信号。 

实际应用中，进行平滑处理除了可以使用π型滤波器外，还可以使用其他滤波器，例如：无源RC低通滤波器、有源低通滤波器等。 

步骤102D：MOS管Q2对恒稳的直流信号进行电平调理，输出识别时钟故障的数字逻辑电平信号。 

在步骤102C中，如果晶体管Q1的放大倍数和所用电源电压较高(例如8V)，经π型滤波器平滑处理后得到的恒稳的直流信号达到TTL电平标准，则可以不用进行电平调理。反之，需要将恒稳的直流信号进一步放大调理，因此在步骤102D中采用了MOS管Q2作为最后一级，对步骤102C得到的恒稳的直流信号进行放大调理，生成数字逻辑电平信号。其中，MOS管Q2的开启电压应低于晶体管Q1输出的电压，因此，晶体管Q1的输出的高、低电压分别控制MOS管Q2的导通和截止，即晶体管Q1和MOS管Q2导通，输出高电平信号，标识该路时钟信号无故障；当没有时钟信号输入时，晶体管Q1和MOS管Q2截止，输出低电平信号，标识该路时钟信号有故障。 

此外，对于时钟信号的检测还可以采用二极管整流的方式将经隔直处理的交流信号进行整流，得到脉动直流信号，再进行电平调理。由于二极管没有放大功能，因此用MOS管进行放大调理。图7为以二极管整流代替晶体管的实例。图中输入的时钟信号经电容隔直处理，去掉时钟信号中的直流分量，得到经隔直处理的交流信号。将经隔直处理的交流信号输入到整流桥进行整流处理，得到脉动直流信号。因为输入的时钟信号是差分信号，因此此处的整流桥是全波整流桥，如果是单端输入的时钟信号，则可以采用半波整流桥。将脉动直流信号进行平滑处理，得到恒稳的直流信号；恒稳的直流信号控制MOS管导通；MOS管对恒稳的直流信号进行放大调理，输出的高电平信号。反之，如果无时钟信号输入时，则整流桥没有输出，MOS管截止，输出低电平信号。其中，MOS管也可以替换为晶体管。 

需要说明的是，根据时钟信号频率和电平的不同，可以对时钟检测电路进行相应的变更。例如，时钟源器件输出的时钟信号为LVPECL(Low-Voltage Positive-Referenced Emitter Coupled Logic，低电压正发射极耦合逻辑)电平标准情况，由于LVPECL电平信号的摆幅小，最小摆幅为300mV，最大不过1V，如果晶体管选择不合适，那么在小摆幅的情况下，不能使晶体管开启。一种简单的解决方法是将符合LVPECL电平标准的时钟信号先通过电平转换电路转换为符合TTL电平标准的时钟信号，再进行时钟信号的检测。然后对输入的时钟信号进行隔直处理、整流和放大处理、平滑处理和电平调理，具体步骤与本实施例中的步骤102A-102D所采用的原理类似，不再赘述。也就是说，如果时钟源器件输出的时钟信号符合一种电平标准(例如LVPECL电平标准)，而原来设计时钟检测电路是针对符合另一种标准(例如TTL电平标准)的时钟信号进行检测，而是此时可以增加一个电平转换电路，用于将输入的时钟信号转换成符合另一种电平标准(例如TTL电平标准)的时钟信号。 

步骤103：数字编码电路对时钟检测电路输出的数字逻辑电平信号进行编码处理，生成编码信息，并根据编码信息控制多路选择器选择输出正常的时钟信号。 

对于两路时钟信号，如果一路时钟信号发生故障，则只能将另一路时钟信号选择输出，因此数字编码电路可以省略。此时，一路时钟检测电路可以生成恒稳的直流信号或是数字逻辑电平信号，并根据恒稳的直流信号或是数字逻辑电平信号直接控制多路选择器输出时钟信号，另一路时钟检测电路也可以进行检测，并输出信号告警，如用来点亮故障指示灯或通知主控***，以便进行修复和处理。对于三路或三路以上时钟信号的检测输出，需要数字编码电路进行编码处理，生成编码信息，并根据编码信息控制多路选择器选择输出正常的时钟信号。例如，对于三路时钟信号的检测输出进行编码处理后得到编码表如表1所示，其中1标识被检测时钟信号正常，0标识异常或是失效。 

表1 

例如，当A路时钟信号检测输出为1，B路时钟信号检测输出为0，C路时钟信号检测输出为1时，选择A路时钟信号输出。当A路时钟信号检测输出为0，B路时钟信号检测输出为1，C路时钟信号检测输出为0时，选择B路时钟信号输出。 

步骤104：多路选择器在数字编码电路的控制下选择正常的时钟信号输出，即完成自动倒换过程。 

针对符合不同电平标准的时钟信号，可以选择不同的多路选择器，例如，针对低频的符合TTL电平标准的时钟信号的多路选择器可以使用如型号为74LS157/74HC157/74LVC157等二选一的多路选择器，也可以用其他单刀双掷开关等集成器件。 

一个完整的时钟检测和自动倒换***的实例如图8所示，图中只画出了与晶振2相对应的一路时钟检测电路，与晶振1对应的另一路时钟检测电路与时钟源晶振2相对应的时钟检测电路完全相同，图中省略没有画出。从图中可以看出，时钟检测电路对于晶振2输出的时钟信号进行检测，晶振1为备份时钟源器件。当时钟检测电路检测出晶振2输出的是正常的时钟信号时，时钟检测电路输出的是高电平信号控制多路选择器的选择端，多路选择器选择输出晶振2输出的时钟信号。当时钟源晶振2出现失效，时钟检测电路输出低电平信号，多路选择器选择输出晶振1的时钟信号。 

本实施例中的时钟检测电路是针对时钟源器件输出的时钟信号符合TTL电平标准进行设计，实际应用中，也可以针对时钟源器件输出的时钟信号符合其他电平标准设计时钟检测电路，其检测的基本原理与本实施例中的时钟检测电路对时钟源器件输出的符合TTL电平标准进行检测的基本原理基本相同，不再赘述。 

本实施例中所使用的器件，晶体管、电阻和电容成本低廉；并且晶体管、MOS管和多路选择器的失效率小于1FITs，电容、电阻的失效率更低，可以忽略不计，使得时钟检测和自动 倒换***的总失效率可以小于2FITs。因此通过本发明实施例所述技术方案，可以简化时钟***，降低时钟***的成本，提高时钟***的可靠性。 

本发明实施例还提供了一种时钟检测和自动倒换的***，参见图9，该***包括： 

时钟源器件，用于生成并输出时钟信号； 

检测与控制电路，用于接收时钟信号，对该时钟信号进行隔直/带通处理，得到经隔直/带通处理的交流信号； 

对经隔直/带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；

根据脉动直流信号生成控制信息； 

多路选择器，用于根据控制信息输出正常的时钟信号。 

其中，检测与控制电路具体包括： 

滤波电路，用于对输入的时钟信号进行隔直/带通处理，得到经隔直/带通处理的交流信号； 

整流电路，用于对经隔直/带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；

平滑处理电路，用于对脉动直流信号进行平滑处理，生成恒稳的直流信号。该恒稳的直流信号即为控制信息，多路选择器用于根据恒稳直流信号输出正常的时钟信号。 

进一步，该检测与控制电路还包括： 

电平调理电路，用于对恒稳的直流信号进行电平调理，生成数字逻辑电平信号。该数字逻辑电平信号即为控制信息，多路选择器用于根据数字逻辑电平信号输出正常的时钟信号。 

再进一步，该检测电路还包括： 

数字编码电路，用于对数字逻辑电平信号进行编码处理，生成编码信息。该编码信息即为控制信息，多路选择器用于根据编码信息输出正常的时钟信号。 

需要说明的是，该***还包括： 

电平转换电路，用于在检测与控制电路接收时钟信号之前，对时钟源器件输出的时钟信号进行电平转换，使其符合检测参数要求。 

本发明实施例还提供了一种时钟检测电路，参见图10，该时钟检测电路包括： 

滤波电路，用于对时钟信号进行隔直/带通处理，得到经隔直/带通处理的交流信号； 

整流电路，用于对经隔直/带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号； 

平滑处理电路，用于对脉动直流信号进行平滑处理，生成恒稳的直流信号。 

进一步，该时钟检测电路还包括： 

电平调理电路，用于对恒稳的直流信号进行电平调理，生成数字逻辑电平信号。 

本发明实施例所述技术方案通过采用简单可靠的电子器件，简化了时钟***，降低了时钟***的成本，提高了时钟***的可靠性。 

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 

Claims (4)

1.一种时钟检测和自动倒换的方法，其特征在于，所述方法包括：

接收时钟信号，对所述时钟信号进行隔直处理，得到经隔直处理的交流信号；

对所述经隔直处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；

根据所述脉动直流信号生成控制信息；

根据所述控制信息控制多路选择器输出正常的时钟信号；

其中，根据所述脉动直流信号生成控制信息，根据所述控制信息控制多路选择器输出正常的时钟信号，具体包括：

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，根据所述恒稳的直流信号控制所述多路选择器输出正常的时钟信号；或者，

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号，根据所述数字逻辑电平信号控制所述多路选择器输出正常的时钟信号；或者，

对所述脉动直流信号进行平滑处理，生成恒稳的直流信号，对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号，对所述数字逻辑电平信号进行编码处理，生成编码信息，根据所述编码信息控制所述多路选择器输出正常的时钟信号。

2.如权利要求1所述的时钟信号检测和自动倒换的方法，其特征在于，在所述接收时钟信号的步骤前，所述方法还包括：

对时钟源器件输出的待检测时钟信号进行电平转换，将所述待检测时钟信号转换为符合检测参数要求的所述时钟信号。

3.一种时钟检测和自动倒换的***，其特征在于，所述***包括：

时钟源器件，用于生成并输出时钟信号；

检测与控制电路，用于接收所述时钟信号，对所述时钟信号进行隔直处理，得到经隔直处理的交流信号；对所述经隔直处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；根据所述脉动直流信号生成控制信息；

多路选择器，用于根据所述控制信息输出正常的时钟信号；

其中，所述检测与控制电路具体包括：滤波电路、整流电路和平滑处理电路；或者具体包括：滤波电路、整流电路、平滑处理电路和电平调理电路；或者具体包括：滤波电路、整流电路、平滑处理电路、电平调理电路和数字编码电路；

所述滤波电路，用于对输入的所述时钟信号进行隔直或带通处理，得到经隔直或带通处理的交流信号；

所述整流电路，用于对所述经隔直或带通处理的交流信号进行整流处理，或进行整流和放大处理，得到脉动直流信号；

所述平滑处理电路，用于对所述脉动直流信号进行平滑处理，生成恒稳的直流信号；

所述电平调理电路，用于对所述恒稳的直流信号进行电平调理，生成所述数字逻辑电平信号；

所述数字编码电路，用于对所述数字逻辑电平信号进行编码处理，生成编码信息；

当所述检测与控制电路包括所述滤波电路、整流电路和平滑处理电路时，所述多路选择器，用于根据所述恒稳的直流信号输出正常的时钟信号；或者，

当所述检测与控制电路包括所述滤波电路、整流电路、平滑处理电路和电平调理电路时，所述多路选择器，用于根据所述数字逻辑电平信号输出正常的时钟信号；或者，

当所述检测与控制电路包括所述滤波电路、整流电路、平滑处理电路、电平调理电路和数字编码电路时，所述多路选择器，用于根据所述编码信息输出正常的时钟信号。

4.如权利要求3所述的时钟检测电路和自动倒换***，其特征在于，所述***还包括：

电平转换电路，用于对所述时钟源器件输出的时钟信号进行电平转换。

Images