CN101237220A - 振荡电路 - Google Patents
振荡电路 Download PDFInfo
- Publication number
- CN101237220A CN101237220A CNA2007100879362A CN200710087936A CN101237220A CN 101237220 A CN101237220 A CN 101237220A CN A2007100879362 A CNA2007100879362 A CN A2007100879362A CN 200710087936 A CN200710087936 A CN 200710087936A CN 101237220 A CN101237220 A CN 101237220A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- phase
- output
- reversed
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
提供一种能够获得比以往技术更正确的相位差的振荡电路。该振荡电路通过包含由将多个运算放大器(20-1~20-4)环状地串联连接而构成的环形振荡电路(202),通过将多个运算放大器(20-1~20-4)中多个输出信号相加合成后作为第1输出信号Vout1输出,同时将多个运算放大器(20-1~20-4)中其余的全部输出信号相加合成后作为第2输出信号Vout2输出,可以解决上述问题。
Description
技术领域
本发明涉及一种环形振荡电路,能够获得具有正确的相位差的输出信号。
背景技术
在无线通信***中,接收机通过利用本地振荡器产生的本地信号,将无线频率的接收信号变频成规定的中频fIF。例如,在接收频率为fA的无线信号A的情况下,本地振荡器产生满足fA-fLO=fIF的频率为fLO的本地信号。此时,满足fLO-fB=fIF的频率为fB的无线信号B也被转换成中频fIF。因此,在存在频率为fB的无线信号B的情况下,将无线信号B与所期望的无线信号A重叠起来接收。将该无线信号B的接收称为镜像接收。
因此,为了构成降低由镜像接收产生的噪声、又实现正交转换的I/Q合成信号的解调的变频器,必需具有可以产生相互之间具有90度相位差的本地信号的电路。这样地,作为产生具有期望的相位差的信号的电路已知的是环形振荡电路。
如图4所示,环形振荡电路100是将多个运算放大器10串联连接的电路。图4是表示将4个运算放大器10-1~10-4串联连接的例子。运算放大器10的相互之间的连接为:在一处,将前一级的差动输出和下一级的差动输出的相位以反相的方式连接;在其他处,以同相的方式连接。即,第一级运算放大器10-1的同相输出端子与第二级的运算放大器10-2的同相输入端子连接,第一级运算放大器10-1的反相输出端子与第二级的运算放大器10-2的反相输入端子连接。同样,第二级以后的运算放大器10-2、10-3的同相输出端子与下一级运算放大器10-3、10-4的同相输入端子连接,运算放大器10-2、10-3的反相输出端子与下一级的运算放大器10-3、10-4的反相输入端子连接。最后一级的运算放大器10-4的反相输出端子与第一级运算放大器10-1的同相输入端子连接,最后一级的运算放大器10-4的同相输出端子与第一级运算放大器10-1的反相输入端子连接。
这样,将多个运算放大器10-1~10-4连接成环状,对第一级运算放大器10-1的同相输入端子输入的信号与从最后一级运算放大器10-4的反相输出端子输出的信号成为同相,对第一级的运算放大器10-1的反相输入端子输入的信号与从最后一级运算放大器10-4的同相输出端子输出的信号成为同相,作为环形振荡电路100整体的相位差变为360度。因此,如图4中的理想的情况所示,相对于对第一级运算放大器10-1的同相输入端子输入的信号,对第二级到最后一级的同相输入端子输入的信号具有45度、90度、135度的相位差,对第一级到最后一级的反相输入端子输入的信号具有180度、225度、270度、315度的相位差。这样,利用环形振荡电路100可以获得理想的、具有期望的相位差的信号。
发明内容
如图5所示,实际上使用环形振荡电路100的情况下,必需从相互连接运算放大器10-1~10-4的布线中引出用于取出输出信号的布线,并通过缓冲器元件12等取出信号。构成这样的电路后,由于布线电阻以及寄生电容、缓冲器元件12等的输入阻抗等的影响,环形振荡电路100的各个运算放大器10-1~10-4的输出信号的相位差偏离上述的理想值,产生不能实现原来的目的的具有正确相位差的信号的问题。
因此,鉴于上述现有技术中的问题,本发明的目的在于提供一种能够获得比现有技术更正确的相位差的环形振荡电路。
本发明涉及一种振荡电路,包含由多个运算放大器环状地串联连接而构成的环形振荡电路,其特征在于,该振荡电路包括:第1加法电路,将所述多个运算放大器中的多个输出信号相加合成后作为第1输出信号输出;第2加法电路,将所述多个运算放大器中的其余的全部输出信号相加合成后作为第2输出信号输出。
例如,最好进行加法合成,以使所述的第1输出信号和所述的第2输出信号的相位差大约为90度或者大约为180度。
这样,通过从构成环形振荡电路的多个运算放大器的全部的输出端子取出等量的信号进行加法合成,可减小因布线电阻和寄生电容等阻抗等的影响而导致与输出信号相位差的理想值的偏移。因此,可以获得具有正确相位差的本地信号。
例如,所述的环形振荡电路具有作为所述多个运算放大器的第1~第4运算放大器,所述第1运算放大器的同相输出端子连接到所述第2运算放大器的同相输入端子,所述第2运算放大器的同相输出端子连接到所述第3运算放大器的同相输入端子,所述第3运算放大器的同相输出端子连接到所述第4运算放大器的同相输入端子,所述第4运算放大器的同相输出端子连接到所述第1运算放大器的反相输入端子,所述第1运算放大器的反相输出端子连接到所述第2运算放大器的反相输入端子,所述第2运算放大器的反相输出端子连接到所述第3运算放大器的反相输入端子,所述第3运算放大器的反相输出端子连接到所述第4运算放大器的反相输入端子,所述第4运算放大器的反相输出端子连接到所述第1运算放大器的同相输入端子,所述第1加法电路将所述第1运算放大器的同相输出端子、所述第3运算放大器的同相输出端子、所述第2运算放大器的反相输出端子以及所述第4运算放大器的反相输出端子的输出信号作为所述第1输出信号相加输出,所述第2加法电路将所述第2运算放大器的反相输出端子、所述第4运算放大器的同相输出端子、所述第1运算放大器的反相输出端子以及所述第3运算放大器的反相输出端子的输出信号作为所述第2输出信号相加输出。
通过这样构成环形振荡电路,相对于基准信号的相位差为0(同相)、45度、135度以及270度的信号相加成为第1输出信号,相对于基准信号的相位差为90度、180度、225度以及315度的信号相加成为第2输出信号。即,通过简单的电路结构,可以获得相互之间相位差为180度的第1输出信号和第2输出信号。
同样地,通过对输入到所述第1加法电路和所述第2加法电路的信号的组合进行变更,也可以获得相互之间具有相位差为90度的第1输出信号和第2输出信号。
根据本发明,利用环形振荡电路,可以获得比现有技术更正确的相位差。
附图说明
图1是表示本发明的实施方式的振荡电路的整体结构的图。
图2是表示本发明的实施方式的环形振荡电路的结构的图。
图3是用于说明本发明的实施方式的环形振荡电路的作用的矢量图。
图4是表示以往的环形振荡电路的基本结构的图。
图5是表示以往的环形振荡电路的结构的图。
标号说明
10-1~10-4运算放大器
12缓冲器元件
20-1~20-4运算放大器
Tr1~Tr8晶体管
R1~R8电阻元件
I1~I8电流源
100环形振荡电路
200振荡电路
202环形振荡电路
206基准信号源
210振荡频率控制电路
具体实施方式
如图1所示,本发明的实施方式的振荡电路200包括:环形振荡电路202、锁相环电路(PLL:Phase Locked Loop)204、基准信号源206、低通滤波器(LPF:Low Pass Filter)208、振荡频率控制电路210。振荡电路200分别从输出端子T1、T2输出在频率f时相互之间具有180度的相位差的输出信号Vout1、Vout2。输出信号Vout1、Vout2被用作PLL 204的基准振荡信号Vosc。
环形振荡电路202构成为包括多个根据振荡频率控制电路210输出的电流对信号从输入端子至输出端子的传送时间进行可变控制的差动型运算放大器20。多个运算放大器20相互串联连接,构成环形振荡电路202的主要部分。另外,环形振荡电路202产生输出信号Vout1、Vout2,并将它们输出。环形振荡电路202的详细构成将在下文中描述。
PLL 204生成对应于环形振荡电路202输出的振荡信号Vosc与基准信号源206输出的基准信号之间的相位差的振荡频率控制电压Vtune并输出。振荡频率控制电压Vtune通过具有规定的滤波系数的LPF 208平滑化之后,输入到振荡频率控制电路210。
振荡频率控制电路210包含差动放大器。振荡频率控制电路210接收平滑化后的振荡频率控制电压Vtune,根据振荡频率控制电压Vtune与规定的基准电压Vc之间的差,改变两个输出电流Ia和Ib值的比。例如,调整输出电流Ia和Ib值的比,以使如果振荡频率控制电压Vtune下降,那么输出电流比Ia/Ib增大,如果振荡频率控制电压Vtune上升,那么输出电流比Ia/Ib下降。输出电流Ia和Ib分别被提供给环形振荡电路202中包含的运算放大器20,用于控制振荡频率。
图2是表示环形振荡电路202的具体结构的电路图。环形振荡电路202包括运算放大器20-1~20-4、晶体管Tr1~Tr8、电阻元件R1~R8以及电流源I1~I8。
在本实施方式中的环形振荡电路202的主要部分包括4个运算放大器20-1~20-4,与上述的环形振荡电路100具有相同的结构。即,4个运算放大器20-1~20-4串联连接:在一处,上一级的差动输出与下一级的差动输出相位反相地连接;在其他处,同相地连接。具体地说,第一级运算放大器20-1的同相输出端子与第2级运算放大器20-2的同相输入端子连接,第1级的运算放大器20-1的反相输出端子与第2级运算放大器20-2的反相输入端子连接。同样,第2级以下的运算放大器20-2、20-3的同相输出端子与下一级运算放大器20-3、20-4的同相输入端子连接,运算放大器20-2、20-3的反相输出端子与下一级运算放大器20-3、20-4的反相输入端子连接。最后一级的运算放大器20-4的反相输出端子与第1级的运算放大器20-1的同相输入端子连接,最后一级的运算放大器20-4的同相输出端子与第1级的运算放大器20-1的反相输入端子连接。
运算放大器20-1~20-4分别具有彼此并联设置在输入端子和输出端子之间的高速总线和低速总线。振荡频率控制电路210的输出电流Ia成为运算放大器20-1~20-4中高速总线的差动放大电路的电流源。另一方面,振荡频率控制电路210的输出电流Ib成为运算放大器20-1~20-4中低速总线的差动放大电路的电流源。如果振荡频率控制电压Vtune下降使输出电流Ia增大,那么各个运算放大器20-1~20-4中,高速总线的信号传输占优势,因此作为运算放大器20-1~20-4整体的信号传输时间减少,振荡信号Vosc的相位延迟可以消除。另一方面,如果振荡频率控制电压Vtune上升使输出电流Ib增大,那么各个运算放大器20-1~20-4中,低速总线的信号传输占优势,因此作为运算放大器20-1~20-4整体的信号传输时间增加,振荡信号Vosc的相位超前可以消除。
另外,运算放大器20-1~20-4的各个输出端子与发射极跟随电路连接。发射极跟随电路构成两个加法电路。运算放大器20-1的同相输出端子与晶体管Tr1的基极连接,运算放大器20-2的同相输出端子与晶体管Tr2的基极连接,运算放大器20-3的同相输出端子与晶体管Tr3的基极连接,运算放大器20-4的同相输出端子与晶体管Tr4的基极连接。另外,运算放大器20-1的反相输出端子与晶体管Tr5的基极连接,运算放大器20-2的反相输出端子与晶体管Tr6的基极连接,运算放大器20-3的反相输出端子与晶体管Tr7的基极连接,运算放大器20-4的反相输出端子与晶体管Tr8的基极连接。晶体管Tr1~Tr8的集电极被加以电源电压Vcc,晶体管Tr1~Tr8的发射极通过电流源I1~I8接地。
另外,晶体管Tr1的发射极、晶体管Tr3的发射极、晶体管Tr6的发射极以及晶体管Tr8的发射极分别通过电阻元件R1、R3、R6和R8与输出端子T1连接。晶体管Tr2的发射极、晶体管Tr4的发射极、晶体管Tr5的发射极以及晶体管Tr7的发射极分别通过电阻元件R2、R4、R5和R7与输出端子T2连接。这样,通过发射极跟随电路,从运算放大器20-1~20-4输出的信号被相加后输出。
相对于对运算放大器20-1的同相输入端子输入的信号,从运算放大器20-1~20-4的同相输出端子输出的信号的相位分别偏离了45度、90度、135度以及180度。另外,相对于对运算放大器20-1的同相输入端子输入的信号,从运算放大器20-1~20-4的反相输出端子输出的信号的相位分别偏离了225度、270度、315度以及360度(与对运算放大器20-1的同相输入端子输入的信号同相)。即,如图3所示,从输出端子T1,相加相对于对运算放大器20-1的同相输入端子输入的信号有0度(同相)、45度、135度以及270度的相位偏离的信号(图3中加注)并作为输出电压Vout1输出;从输出端子T2,相加相对于对运算放大器20-1的同相输入端子输入的信号有90度、180度、225度以及315度的相位偏离的信号并作为输出电压Vout2输出。
如图3所示,由于将相位分别偏离的信号相加后输出,因此,输出电压Vout1与输出电压Vout2成为相互之间的相位偏离为180度的信号。因此,输出电压Vout1以及输出电压Vout2可以用作PLL 204的输入信号。
在环形振荡电路202中,由于从构成振荡电路200的所有运算放大器的所有输出端子取出信号进行加法运算后输出,因此可减小由布线电阻或寄生电容等的阻抗等的影响而导致偏离输出信号的相位差理想值。因此,可以获得具有正确相位差的本地信号。另外,因为PLL电路是输入阻抗高的电路,所以对环形振荡电路202的影响很小。
另外,在本实施例中,虽然给出的是可以产生彼此相位差为180度的信号的电路的构成,但不限于此。从具有45度、90度、135度、180度、225度、270度、315度以及360度相位差的信号内,对输入到各个加法电路中的信号的组合进行变化,可以获得相互之间具有90度相位差的信号等。因此,可构成既可以降低镜像接收产生的噪声,又可以对正交转换I/Q合成信号进行解调的变频器。
另外,在本实施方式中,虽然环形振荡电路是由4个运算放大器构成,但不限于此,可以增加或减少运算放大器的数量。即,只要构成为将输出信号合成后输出,使从构成环形振荡电路的全部运算放大器的所有输出端子取出等量的输出,获得所期望的相位差,那么至少也成为本发明技术思想的适用范围。但是,用4个运算放大器构成环形振荡电路,其电路结构简单,在稳定振荡效果的同时,可以降低制造成本。
Claims (2)
1. 一种振荡电路,包含由多个运算放大器环状地串联连接而构成的环形振荡电路,其特征在于,包括:
第1加法电路,将所述多个运算放大器中的多个输出信号作为第1输出信号相加合成后输出;以及
第2加法电路,将所述多个运算放大器中的其余的全部输出信号作为第2输出信号相加合成后输出。
2. 如权利要求1所述的振荡电路,其特征在于:
所述环形振荡电路具有作为所述多个运算放大器的第1~第4运算放大器;
所述第1运算放大器的同相输出端子连接到所述第2运算放大器的同相输入端子,所述第2运算放大器的同相输出端子连接到所述第3运算放大器的同相输入端子,所述第3运算放大器的同相输出端子连接到所述第4运算放大器的同相输入端子,所述第4运算放大器的同相输出端子连接到所述第1运算放大器的反相输入端子,所述第1运算放大器的反相输出端子连接到所述第2运算放大器的反相输入端子,所述第2运算放大器的反相输出端子连接到所述第3运算放大器的反相输入端子,所述第3运算放大器的反相输出端子连接到所述第4运算放大器的反相输入端子,所述第4运算放大器的反相输出端子连接到所述第1运算放大器的同相输入端子;
所述第1加法电路将所述第1运算放大器的同相输出端子、所述第3运算放大器的同相输出端子、所述第2运算放大器的反相输出端子以及所述第4运算放大器的反相输出端子的输出信号作为所述第1输出信号而相加输出;
所述第2加法电路将所述第2运算放大器的同相输出端子、所述第4运算放大器的同相输出端子、所述第1运算放大器的反相输出端子以及所述第3运算放大器的反相输出端子的输出信号作为所述第2输出信号而相加输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100879362A CN101237220A (zh) | 2007-01-29 | 2007-01-29 | 振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100879362A CN101237220A (zh) | 2007-01-29 | 2007-01-29 | 振荡电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101237220A true CN101237220A (zh) | 2008-08-06 |
Family
ID=39920617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100879362A Pending CN101237220A (zh) | 2007-01-29 | 2007-01-29 | 振荡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101237220A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103166905A (zh) * | 2011-12-16 | 2013-06-19 | 财团法人工业技术研究院 | 具相位扫瞄的正交相位解调装置与方法 |
-
2007
- 2007-01-29 CN CNA2007100879362A patent/CN101237220A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103166905A (zh) * | 2011-12-16 | 2013-06-19 | 财团法人工业技术研究院 | 具相位扫瞄的正交相位解调装置与方法 |
CN103166905B (zh) * | 2011-12-16 | 2016-06-01 | 财团法人工业技术研究院 | 具相位扫瞄的正交相位解调装置与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100479323C (zh) | 振荡器、通信装置 | |
JP4970667B2 (ja) | 高周波発振器 | |
US7683726B2 (en) | Quadrature-phase voltage controlled oscillator | |
US20110156829A1 (en) | Oscillator combined circuit, semiconductor device, and current reuse method | |
US20040198297A1 (en) | Quadrature signal generator with feedback type frequency doubler | |
CN103620959A (zh) | 正交混合耦合器、放大器及无线通信装置 | |
US20080180181A1 (en) | Novel Design And Method For Multi-Phase Ring Oscillator | |
US8217725B2 (en) | Electrical circuit and ring oscillator circuit including even-number inverters | |
US7750708B2 (en) | Circuit arrangement for generating a complex signal and the use of this circuit arrangement in a high-frequency transmitter or receiver | |
CA2473568C (en) | An integrated high-speed serial-to-parallel and parallel-to-serial transceiver | |
CN101277178A (zh) | 数据与时脉回复电路与栅式数字控制振荡器 | |
US10658974B2 (en) | Quadrature oscillator, FSK modulator, and optical module | |
CN104270147B (zh) | 一种环形振荡器 | |
JP4006380B2 (ja) | 周波数発生回路および通信システム | |
US20080164927A1 (en) | Low-Phase Noise Low-Power Accurate I/Q Generator Using A Dynamic Frequency Divider | |
JP2005500781A (ja) | 差動リング発振器段 | |
JP2019036893A (ja) | 4相発振回路及びcdr回路 | |
JP2005500780A (ja) | 同調可能な直交位相シフタ | |
CN101237220A (zh) | 振荡电路 | |
JP2001230668A (ja) | 位相比較回路およびpll回路 | |
CN102176677A (zh) | 转换器及信号转换方法 | |
CN112886928A (zh) | 正交振荡器电路***及含正交振荡器电路***的电路*** | |
CN105429632A (zh) | 小型集成化的微波本振信号发生器 | |
JP2016167759A (ja) | 受信回路 | |
CN1461524A (zh) | 可调谐正交移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080806 |