CN101236942A - 集成电路基板及其制造方法 - Google Patents

Abstract

本发明公开了一种集成电路基板及其制造方法。该集成电路基板包含具有表面与至少第一开口的绝缘层(insulation layer)、位于表面上的至少一介电层，此介电层具有第一表面、第二表面及至少第二开口、曝露于第一开口中以电性连接至少一芯片的至少一接垫(chip－side pad)、位于介电层的第一表面并覆盖第二开口的至少一金属凸块(metal bump)、位于介电层的第二表面以电性连接金属凸块与接垫的至少一线路层、位于接垫上的至少第一金属覆层以及位于金属凸块上的至少第二金属覆层。本发明具有多层封装结构、较低的封装厚度、良好的连接信赖度、低成本的组装以及小间距、高封装接点密度等等诸多优点。

Description

集成电路基板及其制造方法

技术领域

本发明涉及一种集成电路基板及其制造方法，特别涉及一种无焊球的集成电路基板及其制造方法。

背景技术

在传统的球栅阵列(Ball Grid Array，BGA)封装与倒装片封装(Flip-Chip)等芯片封装技术中，会使用焊球20将芯片封装10与电路板30作电连接，如图1所示。一般说来，封装后焊球20使得芯片封装10与电路板30间分隔约350微米(μm)左右，同时球垫40之间距也因此大约在300μm左右。

由于球垫40的间距与封装接点的密度十分相关，若球垫40的间距越小，封装接点的密度就可以越高，因此对于***单芯片(System on a Chip，SoC)、多芯片模块(Multi-Chip Module，MCM)、多芯片封装(Multi-Chip Package，MCP)、***封装(System in a Package，SiP)等各式封装技术而言，增加封装接点密度与封装层数的封装技术，以达成较低的封装厚度、良好的连接信赖度、低成本的组装以及小间距、高封装接点密度，便是目前与未来的一重要发展方向。

发明内容

本发明即提供一种新颖的集成电路基板与封装技术，其具有多层封装结构、较低的封装厚度、良好的连接信赖度、低成本的组装以及小间距、高封装接点密度等等诸多优点。

本发明的集成电路基板，包含具有表面与至少第一开口的绝缘层(insulation layer)、位于表面上的至少一介电层，此介电层具有第一表面、第二表面及至少第二开口、曝露于第一开口中以电性连接至少一芯片的至少一接垫(chip-side pad)、位于介电层的第一表面并覆盖第二开口的至少一金属凸块(metal bump)、位于介电层的第二表面以电性连接金属凸块与接垫的至少一线路层、位于接垫上的至少第一金属覆层以及位于金属凸块上的至少第二金属覆层。

本发明另外提供一种制造集成电路基板的方法。首先，提供具有上表面与下表面的金属片，并在下表面上形成第一复合层，其包含第一介电层与第一金属层。其次，在第一复合层中形成至少第一开口，使得第一开口曝露出金属片。之后，设置第一导电材料于第一开口中，使其电性连接第一金属片与第一金属层。接着，选择性移除部分的第一导电材料与第一金属层成为第一图案化金属层，再选择性形成覆盖第一图案化金属层的绝缘层，其具有至少第二开口，以曝露出第一图案化金属层的部分而形成至少一接垫，同时第一图案化金属层未曝露的部分形成线路层。继续，在接垫上形成第一蚀刻阻障层，并选择性在上表面上形成第二蚀刻阻障层。再来，使用第一蚀刻阻障层及第二蚀刻阻障层作为掩模，蚀刻金属片而形成至少一金属凸块，使得金属凸块与接垫及线路层电性连接。

附图说明

图1例示传统芯片封装技术中使用焊球将芯片封装与电路板电连接。

图2-4与图20例示本发明集成电路基板的一优选实施例。

图5-19，例示制造本发明集成电路基板的一优选实施例。

附图标记说明

200集成电路基板            210绝缘层

211表面                    212第一开口

220介电层                  221第一表面

222第二表面                223第二开口

230接垫                    240金属凸块

241顶面                    242侧壁

250线路层                  260第一金属覆层

270第二金属覆层

510金属片                  511上表面

512下表面                  513第二蚀刻阻障层

514金属凸块                515顶面

516侧壁                    520第一复合层

521第一介电层                522第一金属层

523第一开口                  524第一导电材料

525第一图案化金属层          526第二图案化金属层

520’第二复合层              521’第二介电层

522’第二金属层              523’第三开口

524’第二导电材料            525’第二图案化金属层

530绝缘层                    532第二开口

540接垫                      541第一蚀刻阻障层

550线路层                    560第二金属覆层

570第一金属覆层              580导孔

611凸出

具体实施方式

本发明提供一种新颖的集成电路基板，其中使用体积较小的金属凸块来取代传统芯片封装技术中体积较大的焊球作为芯片封装与电路板间的电连接，并可以形成多层的线路层，因此不但能够减低封装厚度、形成多层封装结构、缩小间距与增加封装接点密度，还进一步具有良好的连接信赖度与低成本的组装等等诸多优点。

请参考图2，例示本发明集成电路基板的一优选实施例。本发明集成电路基板200，包含绝缘层210、介电层220、接垫230、金属凸块240、线路层250、第一金属覆层260与第二金属覆层270。绝缘层210具有一表面211与至少第一开口212。其中，绝缘层210上的表面211作为与介电层220连接的用。此外，绝缘层210，可以使用不导电的材料，例如聚酰亚胺(polyimide)等。

位于表面211上的介电层220可以包含一树脂材料，并且分别具有第一表面221、第二表面222及至少第二开口223。其中，第二表面222与绝缘层210上的表面211相接触，而第二开口223则位于第二表面222上。

用来电性连接至少一芯片(图未示)的至少一接垫230，则是曝露于绝缘层210上的第一开口212中。在介电层220的第一表面221上则设有至少一金属凸块240，其位置覆盖了第二开口223来作为集成电路基板200与电路板(图未示)间的电连接。金属凸块240一般具有顶面241与侧壁242，使得金属凸块240的横截面呈梯形。此外，若要减低封装厚度、缩小间距与增加封装接点密度，金属凸块240的高度可介于200-80μm间，并包含导电材料，例如铜等。

至少一线路层250位于介电层220的第二表面222上，用以将金属凸块240与接垫230电性连接在一起。线路层250可以包含一导电材料，例如铜等。由于导电层250的连接，使得封装后的芯片(图未示)与电路板(图未示)电连接。本发明集成电路基板200的一项优点在于，线路层250可以是一种多层结构，也就是线路层250至少有一层，优选为多层，可以形成多层封装结构以配合未来多变的封装线路设计。

接垫230与金属凸块240上还分别具有第一金属覆层260与第二金属覆层270，作为保护之用。例如，第一金属覆层260与第二金属覆层270可以分别为一复合层。例如，包含金层与镍层等。其中，黄金的化学钝性可以保证接垫230与金属凸块240不受外界环境的伤害。

第二金属覆层270保护金属凸块240的方式可以有多种变化。首先，如图2所示，第二金属覆层270可以仅覆盖顶面241。或是，如图3所示，第二金属覆层270覆盖顶面241与部分侧壁242。优选者，还可以如图4所示，第二金属覆层270完全覆盖顶面241与侧壁242使得金属凸块240受到最佳的覆盖保护。

请参考图5-19，例示制造本发明集成电路基板的多个优选实施例。如图5所示，制造本发明集成电路基板500的方法，首先提供一金属片510，具有一上表面511与一下表面512。金属片510优选可为一铜片等的导电金属箔片，厚度可以介于60-80μm间。

其次，如图6所示，在下表面512上形成第一复合层520，其可以包含第一介电层521与第一金属层522。而第一金属层522亦可以为一复合金属层，例如，包含金层与镍层等。其中，若第一复合层520为封装技术常用的背胶铜箔(RCC)时，即同时具有作为第一金属层522的铜箔与作为第一介电层521的树脂层。此外，第一介电层521亦可为聚酰亚胺(polyimide)等。

然后，如图7所示，在第一复合层520中形成至少第一开口523，并使得第一开口523曝露出金属片510的下表面512。在此，可以使用一般机械方式、激光钻孔、蚀刻等技术来形成第一开口523。

接着，如图8所示，将第一导电材料524填满第一开口523，并使得金属片510经由第一导电材料524电性连接第一金属层522。第一导电材料524可以为铜等金属，且形成方法可为电镀等已知方式，在此不多加赘述。

再来，如图9所示，选择性移除部分的第一导电材料524与第一金属层522，曝露相对应的第一介电层521，并使剩下的第一导电材料524与第一金属层522成为第一图案化金属层525。此时，可以使用已知的方式，例如光刻与蚀刻，来定义第一图案化金属层525的图案。

由于本发明的一项优点在于，图案化金属层可以是一种多层结构，在是形成多层封装结构以配合未来多变的封装线路设计，因此可以视情况需要，反复以下步骤至少一次，来形成多层图案化金属层。

例如，如图10所示，在完成第一图案化金属层525的工艺之后，先形成第二复合层520’以覆盖第一图案化金属层525，其亦具有第二介电层521’与第二金属层522’，并使得第二介电层521’接触第一图案化金属层525与第一介电层521。其次，在第二复合层520’中形成至少第三开口523’，并使得第三开口523’曝露出部分的第一图案化金属层525。之后，以第二导电材料524’填满第三开口523’使得第二导电材料524’与第一图案化金属层525电性连接。第二导电材料524’亦可为铜等金属。继续，选择性移除部分的第二导电材料524’与第二金属层522’后，即完成了位于外层的第二图案化金属层525’，并曝露相对应的第二介电层521’。类似地，可以使用已知的方式，例如光刻与蚀刻，来定义第二图案化金属层525’的图案。

在完成前述形成多层图案化金属层的步骤后，继续要形成一绝缘层，来选择性覆盖最外层的图案化金属层。为了简化方便，以下仅例示单层图案化金属层结构。如图11所示，绝缘层530具有至少第二开口532，以曝露出最外层的，即第一图案化金属层525的部分来形成至少一接垫540，而第一图案化金属525层未曝露的部分则形成一线路层550。

接下来，如图12所示，分别在接垫540上与选择性在上表面511上，例如使用电镀或沉积、蚀刻、印刷等的方式，形成由导电或非导电材料所构成的第一蚀刻阻障层541，以及第二蚀刻阻障层513。其中，第二蚀刻阻障层513的位置代表与预定电路板(图未示)的电连接的位置，而第一蚀刻阻障层541系用来作为第一金属覆层。

继续，如图13所示，使用第一蚀刻阻障层541以及第二蚀刻阻障层513作为掩模，来蚀刻金属片510而形成至少一金属凸块514，在是完成了本发明集成电路基板500。线路层550使得金属凸块514与接垫540电性连接，由此封装后的芯片(图未示)才能与电路板(图未示)间达成电连接。由于蚀刻特性的原因，金属凸块514通常呈梯形，并具有顶面515与侧壁516。

视情况需要，在形成至少一金属凸块514后还可以除去第二蚀刻阻障层513，并在金属凸块514上再形成第二金属覆层560，作为保护之用。而第一金属覆层与第二金属覆层560皆可以分别为单一金属层或复合层，例如，包含金层与镍层等。其中，黄金的化学钝性可以保证接垫540与金属凸块514不受外界环境的伤害。

第二金属覆层560保护金属凸块514的方式可以有多种变化。首先，如图14所示，第二金属覆层560仅覆盖顶面241。或是，如图15所示，第二金属覆层560完全覆盖金属凸块514的顶面515与侧壁516。

此外，第二金属覆层560还可以覆盖顶面515与部分的侧壁516。以下将说明形成覆盖顶面515与部分侧壁516的第二金属覆层560的方法。首先，提供如图8所示的结构，接着利用图案化光致抗蚀剂(图未示)进行双面蚀刻，选择性移除金属片510的上表面511，形成至少一凸出611，并同时选择性移除第一导电材料524与第一金属层522，成为第一图案化金属层525，如图16所示。或视情况需要，移除金属片510的上表面511以形成至少一凸出611的步骤，与选择性移除第一导电材料524与第一金属层522的步骤亦可以分开进行，且不限其先后顺序。其中，各层的材料与形成方法皆如前所述，而且选择性移除金属片510的上表面511的方法系以半蚀刻的方式来定义将要形成的金属凸块的位置，故会留下部分的金属片510。

然后，如图17所示，在第一图案化金属层525上选择性形成绝缘层530来覆盖第一图案化金属层525，并使得第一图案化金属层525上具有至少第二开口532，以曝露部分的第一图案化金属层525形成至少一接垫540。另外，第一图案化金属层525未曝露的部分则形成线路层550。

类似地，由于本发明的一项优点在于图案化金属层可以是一种多层结构，所以在介于选择性移除部分的第一导电材料524与第一金属层522以及形成绝缘层530的步骤间，亦可以进行如前所述的形成多层图案化金属层的步骤至少一次。

接着，如图18所示，分别在接垫540上与在凸出611上，例如使用电镀或沉积等的方式，形成第一金属覆层570以及第二金属覆层560，使得第二金属覆层560完全覆盖凸出611。类似地，第一金属覆层570与第二金属覆层560还可以分别为一复合层，例如，包含金层与镍层等。

继续，如图19所示，使用第一金属覆层570以及第二金属覆层560作为掩模，蚀刻金属片510而形成至少一金属凸块514，在是完成了本发明集成电路基板500。如前所述，金属凸块514经由线路层550与接垫540电性连接。经由上述步骤后，第二金属覆层560即完全覆盖顶面515与部分的侧壁516。类似地，由于蚀刻特性的原因，金属凸块514通常呈梯形。

图20例示本发明集成电路基板的另一优选实施例，其中有几项值得注意的处。首先，如前所述，本实施例为多种优选实施例中的一者。其次，复合层可以是一种多层结构，例如有介电层521、第一图案化金属层525与第二图案化金属层526的双层复合层。再者，图案化金属层间的导孔580不一定在金属凸块514的正下方。还有，接垫540的位置也不一定要在金属凸块514的正下方。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种集成电路基板，包含：

一绝缘层，其具有一表面与至少第一开口；

至少一介电层，位于该表面上，该介电层具有第一表面、第二表面及至少第二开口；

至少一接垫，曝露于该第一开口中以电性连接至少一芯片；

至少一金属凸块，位于该介电层的第一表面并覆盖该第二开口；

至少一线路层，位于该介电层的第二表面，用以电性连接该金属凸块与该接垫；

至少第一金属覆层，位于该接垫上；以及

至少第二金属覆层，位于该金属凸块上。

2.如权利要求1所述的集成电路基板，其中该金属凸块具有一顶面与一侧壁且该第二金属覆层覆盖该顶面。

3.如权利要求2所述的集成电路基板，其中该第二金属至少覆盖部分该侧壁。

4.如权利要求1所述的集成电路基板，其中该金属凸块的高度约介于200-80μm。

5.一种制造集成电路基板的方法，包含：

提供一金属片，其具有一上表面与一下表面；

在该下表面上形成第一复合层，其包含第一介电层与第一金属层；

在该第一复合层中形成至少第一开口，使得该第一开口曝露出该金属片；

设置第一导电材料于该第一开口中且电性连接该第一金属片与该第一金属层；

选择性移除部分的该第一导电材料与该第一金属层以成为第一图案化金属层；

选择性形成一绝缘层以覆盖该第一图案化金属层，其具有至少第二开口，以曝露出该第一图案化金属层的部分形成至少一接垫，该第一图案化金属层未曝露的部分形成一线路层；

在该接垫上形成第一蚀刻阻障层；

选择性在该上表面上形成第二蚀刻阻障层；以及

使用该第一蚀刻阻障层及该第二蚀刻阻障层作为一掩模以蚀刻该金属片而形成至少一金属凸块，其中该金属凸块与该接垫及该线路层电性连接。

6.如权利要求5所述的方法，其中该第一蚀刻阻障层为第一金属层。

7.如权利要求6所述的方法，其中该第一金属层包含一金层与一镍层。

8.如权利要求5所述的方法，其中该第二蚀刻阻障层为第二金属层。

9.如权利要求8所述的方法，其中该第二金属层包含一金层与一镍层。

10.如权利要求5所述的方法，其中形成该金属凸块后还包含以下步骤：

除去该第二蚀刻阻障层；

在该金属凸块上形成第二金属覆层。

11.如权利要求10所述的方法，其中该金属凸块具有一顶面与一侧壁且该第二金属覆层覆盖该顶面且完全覆盖该侧壁。

12.如权利要求5所述的方法，其中该金属片的厚度约为60-80μm。

13.如权利要求5所述的方法，其中介于选择性移除部分的该第一导电材料与该第一金属层以及形成该绝缘层间进一步包含重复下列步骤至少一次：

形成第二复合层以覆盖该第一图案化金属层，其具有第二介电层与第二金属层，且该第二介电层接触该第一图案化金属层；

在该第二复合层中形成第三开口，使得该第三开口曝露出该第一图案化金属层；

以第二导电材料填满该第三开口使得该第二导电材料与该第一图案化金属层电性连接；以及

选择性移除部分的该第二导电材料与该第二金属层成为第二图案化金属层。

14.一种制造集成电路基板的方法，包含：

提供一金属片，其具有一上表面与一下表面；

在该下表面上形成第一复合层，其包含第一介电层与第一金属层；

在该第一复合层中形成至少第一开口，使得该第一开口曝露出该金属片；

设置第一导电材料于该第一开口中且电性连接该第一导电材料与该第一金属层；

选择性移除部分的该第一导电材料与该第一金属层以成为第一图案化金属层；

选择性移除部分的该金属片而形成至少一凸出；

选择性形成一绝缘层以覆盖该第一图案化金属层，具有至少第二开口，以曝露该第一图案化金属层形成至少一接垫，该图案化金属层未曝露的部分形成一线路层；

形成第一金属覆层于该接垫上；

形成第二金属覆层以覆盖该凸出；以及

使用该第一金属覆层与第二金属覆层作为一掩模以蚀刻该金属片而形成至少一金属凸块，其中该金属凸块与该接垫及该线路电性连接。

15.如权利要求14所述的方法，其中该金属片的厚度约为60-80μm。

16.如权利要求14所述的方法，其中介于选择性移除部分的该第一导电材料与该第一金属层以及形成该绝缘层间进一步包含重复下列步骤至少一次：

形成第二复合层以覆盖该第一图案化金属层，其具有第二介电层与第二金属层，且该第二介电层接触该第一图案化金属层；

在该第二复合层中形成第三开口，使得该第三开口曝露出该第一图案化金属层；

以第二导电材料填满该第三开口使得该第二导电材料与该第一图案化金属层电性连接；以及

选择性移除部分的该第二导电材料与该第二金属层成为第二图案化金属层。

Images