CN101236927B - 自行对准接触窗及其制造方法 - Google Patents
自行对准接触窗及其制造方法 Download PDFInfo
- Publication number
- CN101236927B CN101236927B CN2007100047421A CN200710004742A CN101236927B CN 101236927 B CN101236927 B CN 101236927B CN 2007100047421 A CN2007100047421 A CN 2007100047421A CN 200710004742 A CN200710004742 A CN 200710004742A CN 101236927 B CN101236927 B CN 101236927B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- aiming
- voluntarily
- manufacture method
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000010410 layer Substances 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000005516 engineering process Methods 0.000 claims description 27
- 239000011521 glass Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 230000005641 tunneling Effects 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- SVXHDONHRAZOCP-UHFFFAOYSA-N ethane;silicon Chemical compound [Si].CC SVXHDONHRAZOCP-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- POXCVKMBBFNXLZ-UHFFFAOYSA-N propane;silicon Chemical compound [Si].CCC POXCVKMBBFNXLZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 2
- 239000003989 dielectric material Substances 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种自行对准接触窗的制造方法。此方法包括提供已形成有多个NAND型存储单元行的基底，NAND型存储单元行包括漏极区。接着，在基底上形成层间介电层，以覆盖NAND型存储单元行。再来，图案层间介电层，以形成多个开口，开口暴露出漏极区。继之，进行选择性硅成长工艺，以在开口所暴露的漏极区上形成材料层。之后，在材料层上形成金属层以填满开口。
Description
技术领域
本发明涉及一种半导体工艺，且特别是涉及一种自行对准接触窗及其制造方法。
背景技术
快闪存储元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非挥发性存储元件。
典型的快闪存储元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极之间以栅间介电层相隔，而浮置栅极与基底间以穿隧介电层相隔(亦即所谓堆叠栅极快闪存储器)。
另一方面，目前业界较常使用的快闪存储阵列包括NOR型阵列结构与NAND型阵列结构。由于NAND型阵列的非挥发性存储结构是使各存储单元串接在一起，其集成度与面积利用率较NOR型阵列的非挥发性存储器好，因此已经广泛地应用于多种电子产品中。
请参照图1，所示为NAND型存储元件的位线接触窗结构剖面图。现有位线接触窗的形成方法例如是在隔离结构102与层间介电层104形成之后，以自行对准接触窗工艺(Self-aligned Contact Process)形成位线接触窗106，而填充位线接触窗开口的材料为多晶硅。然而，当元件尺寸缩小时，有可能因为工艺变异的缘故造成位线接触窗106偏移，位线接触窗106会因此与基底100接触，如圈起处108，而造成结漏电流(Junction Leakage)的现象。此外，以多晶硅作为填充位线接触窗开口的材料，会使得位线接触窗的阻值升高，影响元件的操作效能。
发明内容
鉴此，本发明的目的就是在提供一种自行对准接触窗的制造方法，此方法可以防止结漏电流的问题并且降低接触窗阻值。
本发明的再一目的是提供一种自行对准接触窗，其结构可以防止结漏电流并且具有较低的接触窗阻值。
本发明提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首先，提供基底，基底上已形成有多个NAND型存储单元行，NAND型存储单元行包括漏极区。然后，在基底上形成层间介电层，以覆盖NAND型存储单元行。继之，图案层间介电层，以形成多个开口，其分别暴露出漏极区。然后，进行选择性硅成长工艺，以在开口所暴露的漏极区上形成材料层。再者，在材料层上形成金属层以填满开口。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺例如是使用硅烷气体作为反应气体。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的硅烷气体包括硅甲烷、硅乙烷或硅丙烷。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括外延工艺。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括选择性硅沉积工艺。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅沉积工艺包括化学气相沉积法。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的材料层的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的形成方法例如是化学气相沉积法。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层的材料例如是钨。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层的形成方法例如是化学气相沉积法。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层形成之后，还包括移除开口之外的金属层。
本发明提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首先，提供基底，基底中已形成有平行排列的多个元件隔离结构。接着，在元件隔离结构之间的基底中形成掺杂区，并于基底上形成层间介电层。此层间介电层中具有多个开口，这些开口分别暴露出掺杂区。然后，进行选择性硅成长工艺，以在开口所暴露的掺杂区上形成材料层。之后，在材料层上形成金属层以填满开口。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺例如是使用硅烷气体作为反应气体。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的硅烷气体包括硅甲烷、硅乙烷或硅丙烷。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括外延工艺。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括选择性硅沉积工艺。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅沉积工艺包括化学气相沉积法。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的材料层的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。
依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。
本发明的自行对准接触窗的制造方法采用选择性硅成长工艺，先在自行对准接触窗开口底部形成材料层，然后，再形成金属层以填满开口。如此一来，即便产生自行对准接触窗对准失误的现象，金属层也不会与基底直接接触，进而避免了结漏电流现象的发生。再者，以钨取代现有的多晶硅，作为接触窗的主要材料，可以使得接触窗的阻值降低，以提高元件的效能。
本发明提供一种自行对准接触窗，此自行对准接触窗包括基底、层间介电层、选择性硅成长材料层与金属层。多个NAND型存储单元行配置于基底上，NAND型存储单元行包括源极区与漏极区。层间介电层配置于基底上并具有多个开口，开口暴露出部分漏极区。选择性硅成长材料层配置于开口中，且位于漏极区上。金属层配置于选择性硅成长材料层上并填满开口。
依照本发明的优选实施例所述的自行对准接触窗，上述的NAND型存储单元行还包括多个存储单元、二个选择单元与多个掺杂区。存储单元设置于源极区与漏极区之间的基底上，各存储单元具有电荷储存层。掺杂区设置于存储单元之间的基底中，而使存储单元串联连接在一起。二个选择单元分别设置于串联连接的存储单元与源极区、漏极区之间。
依照本发明的优选实施例所述的自行对准接触窗，上述的存储单元由基底起例如是穿隧介电层、电荷储存层、栅间介电层与控制栅极。
依照本发明的优选实施例所述的自行对准接触窗，上述的栅间介电层的材料例如是氧化硅/氮化硅/氧化硅。
依照本发明的优选实施例所述的自行对准接触窗，上述的电荷储存层的材料例如是掺杂多晶硅。
依照本发明的优选实施例所述的自行对准接触窗，上述的穿隧介电层的材料例如是氧化硅。
依照本发明的优选实施例所述的自行对准接触窗，上述的层间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。
依照本发明的优选实施例所述的自行对准接触窗，上述的金属层的材料例如是钨。
本发明的自行对准接触窗，是在自行对准接触窗开口底部有一层硅材料层。如此一来，即便产生自行对准接触窗对准失误的现象，金属层也不会与硅基底直接接触，进而避免了结漏电流现象的发生。再者，以钨为接触窗的主要材料，可以使得接触窗的阻值降低，并提高元件的效能。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下。
附图说明
图1为自行对准接触窗工艺变异所造成的结漏电流现象的剖面图。
图2A至图2C为依照本发明优选实施例所绘示NAND型存储器的自行对准接触窗的制造流程上视图。
图3A至图3C为分别绘示图2A至图2C中的沿切线A-A’所绘示的制造流程剖面图。
图4A至图4C为分别绘示图2A至图2C中的沿切线B-B’所绘示的制造流程剖面图。
简单符号说明
200：基底
202：隔离结构
204：有源区
206：存储单元行
208：存储单元
210：漏极区
212：源极区
214a、214b：选择单元
216：掺杂区
218：穿隧介电层
220：电荷储存层
222：栅间介电层
224：控制栅极
226、232：层间介电层
228：沟道
230：源极线
234：开口
236：材料层
238：金属层
具体实施方式
图2A至图2C为依照本发明优选实施例所绘示NAND型存储器的自行对准接触窗的制造流程上视图。图3A至图3C为分别绘示图2A至图2C中的沿切线A-A’所绘示的制造流程剖面图。图4A至图4C为分别绘示图2A至图2C中的沿切线B-B’所绘示的制造流程剖面图。
请同时参照图2A、图3A与图4A。首先，提供基底200，此基底例如是硅基底。然后，在基底200中形成多个隔离结构202，以在相邻的隔离结构202之间定义出有源区204。隔离结构202例如是沟道隔离结构。沟道隔离结构的形成方法例如是先于基底200上形成图案的掩模层。再来，以图案的掩模层为掩模，移除部分基底以形成多个沟道。接着，在基底200上形成绝缘材料层，绝缘材料层填满沟道。之后，移除沟道之外的部分绝缘材料层以形成隔离结构202。隔离结构202在X方向(行方向)上平行排列。
然后，在基底200上形成多个存储单元行206。各存储单元行206例如是由多个存储单元208、漏极区210与源极区212、两个选择单元214a、214b所构成。其中，存储单元208串联连接于漏极区210与源极区212之间。两个选择单元214a、214b分别形成于存储单元行206中最外侧的两个存储单元与漏极区210、源极区212之间。并且，各存储单元208之间以及存储单元208与两个选择单元214a、214b之间例如是以掺杂区216连接在一起。而存储单元208从基底200起至少包括穿隧介电层218、电荷储存层220、栅间介电层222以及控制栅极224。
请同时参照图2B、3B与4B，在基底200上形成层间介电层226。层间介电层226的材料例如是磷硅玻璃或硼磷硅玻璃或其他适合的介电材料，其形成方法例如是化学气相沉积法。然后，图案层间介电层226，以形成沟道228。图案层间介电层226的方法例如是光刻蚀刻工艺。其中，沟道228则暴露出部分源极区212。然后在沟道228中形成金属层，作为源极线230。
接着，请同时参照图2C、图3C与图4C。在基底200上形成层间介电层232。层间介电层232的材料例如是磷硅玻璃或硼磷硅玻璃或其他适合的介电材料，其形成方法例如是化学气相沉积法。然后，图案层间介电层232、层间介电层226，以形成多个开口234。开口234分别暴露出漏极区210。在开口234中形成一层材料层236。材料层236的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。材料层236的形成方法包括选择性硅成长工艺。材料层236的形成方法例如是选择性外延法。选择性硅成长工艺包括使用硅烷气体作为反应气体，而硅烷气体例如是硅甲烷、硅乙烷或硅丙烷。在另一实施例中，还可以利用选择性硅沉积工艺来形成材料层236。选择性硅沉积工艺例如是化学气相沉积法。在形成接触窗之前，先在开口底部形成一层硅材料层，这样的设计可以避免若发生自行对准接触窗对准失误时，由于接触窗金属层与基底直接接触所造成的结漏电流的现象。
然后，请继续参照图2C、图3C与图4C，分别在开口234中形成金属层238。金属层238的形成方法例如是先在基底200上形成金属材料层，此金属材料层填满开口234。之后，进行化学机械研磨工艺，以层间介电层232为研磨终止层，移除开口234之外的金属材料层。而金属层238的材料例如是钨。以钨取代现有常用的多晶硅，作为填满接触窗开口的金属层，可以使得接触窗的阻值降低，并且提高元件的效能。而后续完成半导体元件的工艺为本领域的技术人员所周知，在此不再赘述。
接下来，说明本发明的NAND型存储器的自行对准接触窗结构。
请再次参照图2C、图3C与图4C，本发明的NAND型存储器的自行对准接触窗主要是由基底200、层间介电层226与232、材料层236以及金属层238所组成。其中，基底200上已设置有多个NAND型存储单元行206，NAND型存储单元行206包含漏极区210、源极区212、存储单元208、选择单元214a与214b以及掺杂区216。存储单元208设置于源极区212与漏极区210之间的基底200上，存储单元208的组成自基底200起依次为穿隧介电层218、电荷储存层220、栅间介电层222与控制栅极224。栅间介电层222的材料例如是氧化硅/氮化硅/氧化硅。电荷储存层220的材料例如是掺杂多晶硅。穿隧介电层218的材料例如是氧化硅。多个掺杂区216设置于存储单元208之间的基底200中，而使存储单元208串联连接在一起。而选择单元214a与214b则分别设置于串联连接的存储单元208与源极区212、漏极区210之间。
请继续参照图2C、图3C与图4C，层间介电层226与232配置于基底200上并且具有多个开口234，开口234暴露出部分漏极区210。层间介电层226与232的材料可以是磷硅玻璃或硼磷硅玻璃或其他适合的介电材料。材料层236配置于开口234中，且位于漏极区210上。材料层236的材料例如是掺杂多晶硅。金属层238配置于材料层236上并填满开口234。金属层234的材料例如是钨。
在开口234底部形成一层材料层236的用意在于，若是制造工艺当中发生自行对准接触窗对准失误，而使得接触窗偏移，金属层234可以因为材料层236的屏蔽而避免与基底200直接接触，进而防止了结漏电流现象的发生。另一方面，以钨做为金属层238的材料，可以改善现有因采用多晶硅所造成的接触窗阻值过高的问题。
综上所述，本发明的自行对准接触窗的制造方法，是进行选择性硅成长工艺，以在自行对准接触窗开口底部形成材料层。如此一来，即便产生自行对准接触窗对准失误的现象，金属层也不会与硅基底直接接触，进而避免了结漏电流现象的发生。再者，以钨为接触窗的主要材料，可以使得接触窗的阻值降低，以提高元件的效能。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (28)
1.一种自行对准接触窗的制造方法，包括：
提供基底；
在该基底上形成多个NAND型存储单元行，该些NAND型存储单元行各包括漏极区；
在该基底上形成层间介电层，以覆盖该些NAND型存储单元行；
图案该层间介电层，以形成多个开口，该些开口分别暴露出该些漏极区；
进行选择性硅成长工艺，以在该些开口所暴露的该些漏极区上形成材料层；以及
在该材料层上形成金属层以填满该些开口。
2.如权利要求1所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括使用硅烷气体作为反应气体。
3.如权利要求2所述的自行对准接触窗的制造方法，其中硅烷气体包括硅甲烷、硅乙烷或硅丙烷。
4.如权利要求1所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括外延工艺。
5.如权利要求1所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括选择性硅沉积工艺。
6.如权利要求5所述的自行对准接触窗的制造方法，其中该选择性硅沉积工艺包括化学气相沉积法。
7.如权利要求1所述的自行对准接触窗的制造方法，其中该材料层的材料包括掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。
8.如权利要求1所述的自行对准接触窗的制造方法，其中该层间介电层的材料包括磷硅玻璃或硼磷硅玻璃。
9.如权利要求1所述的自行对准接触窗的制造方法，其中该层间介电层的形成方法包括化学气相沉积法。
10.如权利要求1所述的自行对准接触窗的制造方法，其中该金属层的材料包括钨。
11.如权利要求1所述的自行对准接触窗的制造方法，其中该金属层的形成方法包括化学气相沉积法。
12.如权利要求1所述的自行对准接触窗的制造方法，其中该金属层形成之后，还包括移除该些开口之外的该金属层。
13.一种自行对准接触窗的制造方法，包括：
提供基底，该基底中已形成有多个元件隔离结构，该些元件隔离结构平行排列；
在该些元件隔离结构之间的基底中形成漏极区；
在该基底上形成层间介电层，该层间介电层中具有多个开口，该些开口分别暴露出该些漏极区；
进行选择性硅成长工艺，以在该些开口所暴露的该些漏极区上形成材料层；以及
在该材料层上形成金属层以填满该些开口。
14.如权利要求13所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括使用硅烷气体作为反应气体。
15.如权利要求14所述的自行对准接触窗的制造方法，其中硅烷气体包括硅甲烷、硅乙烷或硅丙烷。
16.如权利要求13所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括外延工艺。
17.如权利要求13所述的自行对准接触窗的制造方法，其中该选择性硅成长工艺包括选择性硅沉积工艺。
18.如权利要求17所述的自行对准接触窗的制造方法，其中该选择性硅沉积工艺包括化学气相沉积法。
19.如权利要求13所述的自行对准接触窗的制造方法，其中该材料层的材料包括掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。
20.如权利要求13所述的自行对准接触窗的制造方法，其中该层间介电层的材料包括磷硅玻璃或硼磷硅玻璃。
21.一种自行对准接触窗，包括：
基底，该基底上设置有多个NAND型存储单元行，该些NAND型存储单元行各包括源极区与漏极区；
层间介电层，配置于该基底上并具有多个开口，该些开口暴露出部分该些漏极区；
选择性硅成长材料层，配置于该些开口中，且位于该些漏极区上；以及
金属层，配置于该选择性硅成长材料层上并填满该些开口。
22.如权利要求21所述的自行对准接触窗，其中各该NAND型存储单元行还包括：
多个存储单元，设置于该源极区与该漏极区之间的该基底上，各该些存储单元具有电荷储存层；
多个掺杂区，设置于该些存储单元之间的该基底中，而使该些存储单元串联连接在一起；以及
两个选择单元，分别设置于串联连接的该些存储单元与该源极区、该漏极区之间。
23.如权利要求22所述的自行对准接触窗，其中各该些存储单元由该基底起至少包括穿隧介电层、该电荷储存层、栅间介电层与控制栅极。
24.如权利要求23所述的自行对准接触窗，其中该栅间介电层的材料包括氧化硅/氮化硅/氧化硅。
25.如权利要求23所述的自行对准接触窗，其中该电荷储存层的材料为掺杂多晶硅。
26.如权利要求23所述的自行对准接触窗，其中该穿隧介电层的材料包括氧化硅。
27.如权利要求21所述的自行对准接触窗，其中该层间介电层的材料包括磷硅玻璃或硼磷硅玻璃。
28.如权利要求21所述的自行对准接触窗，其中该金属层的材料包括钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100047421A CN101236927B (zh) | 2007-01-30 | 2007-01-30 | 自行对准接触窗及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100047421A CN101236927B (zh) | 2007-01-30 | 2007-01-30 | 自行对准接触窗及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101236927A CN101236927A (zh) | 2008-08-06 |
| CN101236927B true CN101236927B (zh) | 2010-10-20 |
Family
ID=39920420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100047421A Active CN101236927B (zh) | 2007-01-30 | 2007-01-30 | 自行对准接触窗及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101236927B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074562B (zh) * | 2009-11-25 | 2012-08-29 | 中国科学院微电子研究所 | Nand结构及其形成方法 |
| CN105762114B (zh) * | 2014-12-18 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108257956B (zh) * | 2017-03-07 | 2019-07-30 | 长鑫存储技术有限公司 | 存储器及其制备方法 |
| CN115332153A (zh) | 2017-12-29 | 2022-11-11 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN112567515B (zh) * | 2018-07-27 | 2024-05-07 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1624901A (zh) * | 2003-12-05 | 2005-06-08 | 海力士半导体有限公司 | 制造nand快闪器件的方法 |
-
2007
- 2007-01-30 CN CN2007100047421A patent/CN101236927B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1624901A (zh) * | 2003-12-05 | 2005-06-08 | 海力士半导体有限公司 | 制造nand快闪器件的方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP 2004-6433 A,全文. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101236927A (zh) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100428440C (zh) | 半导体结构中元件间的空隙作为隔离的用途 | |
| US8461639B2 (en) | Nonvolatile memory device | |
| KR101755234B1 (ko) | 비휘발성 메모리 장치 | |
| CN105745749A (zh) | 方法及具有包含金属源极的存储器单元的串的设备 | |
| US20120256253A1 (en) | Vertical Memory Devices | |
| CN101236927B (zh) | 自行对准接触窗及其制造方法 | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| US11444093B2 (en) | Memory arrays and methods of forming memory arrays | |
| CN101515570A (zh) | 存储器装置及其制造方法和操作方法 | |
| US20230422503A1 (en) | Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| CN104091801B (zh) | 存储器单元阵列及其形成方法和驱动方法 | |
| US6486508B1 (en) | Non-volatile semiconductor memory devices with control gates overlapping pairs of floating gates | |
| US20220020768A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| US20140284682A1 (en) | Nonvolatile semiconductor storage device | |
| KR20080017779A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| CN102364675B (zh) | 一种闪速存储器形成方法 | |
| US20070090453A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| US10868023B2 (en) | Non-volatile memory array | |
| US9825045B2 (en) | Nonvolatile memory device | |
| CN100423238C (zh) | 位线结构及其制造方法 | |
| CN103117281B (zh) | 半导体存储器件及其制造方法 | |
| CN105870120A (zh) | 非挥发性存储器 | |
| CN101114653A (zh) | 非易失性存储器件及其制造方法 | |
| US11205660B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: POWERCHIP TECHNOLOGY CORPORATION Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: Powerflash Technology Corporation Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerchip Semiconductor Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190626 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |