CN101228635A - 功率半导体器件 - Google Patents
功率半导体器件 Download PDFInfo
- Publication number
- CN101228635A CN101228635A CNA2006800267764A CN200680026776A CN101228635A CN 101228635 A CN101228635 A CN 101228635A CN A2006800267764 A CNA2006800267764 A CN A2006800267764A CN 200680026776 A CN200680026776 A CN 200680026776A CN 101228635 A CN101228635 A CN 101228635A
- Authority
- CN
- China
- Prior art keywords
- base region
- cathode
- negative electrode
- semiconductor device
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000001465 metallisation Methods 0.000 claims abstract description 34
- 239000002019 doping agent Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000001802 infusion Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 206010034133 Pathogen resistance Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 aluminium-aluminium-boron Chemical compound 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
具有四层npnp结构的功率半导体器件(1)可通过栅电极(5)被关断。第一基极层(8)包括与阴极区域(6)相邻的阴极基极区域(81)和栅极基极区域(82)，该栅极基极区域(82)与栅电极(5)相邻但设置成与阴极区域(6)间隔一段距离，栅极基极区域(82、82’)在至少一个第一深度处具有与阴极基极区域(81)相同的标称掺杂浓度，该第一深度为距阴极区域(6)的与阴极金属化(2)相反的一侧的垂直距离。为了调制阻挡状态中的场和使从阴极产生的空穴在被驱入动态雪崩中时散开，栅极基极区域(82、82’)具有比阴极基极区域(81)高的掺杂浓度，和/或栅极基极区域(82)具有比阴极基极区域(81)深的深度。
Description
技术领域
本发明涉及功率半导体器件的领域。它涉及根据权利要求1的前序部分的四层功率半导体器件和根据权利要求13的前序部分的制造这种半导体器件的方法。
背景技术
文献EP0588026A2和H.G.Kuhn，Munich在2002年发表的题目为“Physikalische Modellbildung von IGCTs für die Schaltungssimulation”的论文第三章说明了栅极关断晶闸管(gate turn-off thyristor)(GTO)和集成栅极换流晶闸管(integrated gate commutated thyristor)(IGCT)。这些晶闸管包含四层pnpn结构，该结构包括在其上配置阴极金属化(cathode metallization)的(n+)掺杂的阴极层、与该阴极层相邻并接触栅电极的p掺杂的基极层、随后的(n-)掺杂的基极层和(p+)掺杂的阳极层。阳极层被阳极金属化覆盖。当这种GTO或IGCT被截止时，空穴在(p-)基极层内有效地横向收集到栅极。到达(n+)阴极区域的空穴可重新触发晶闸管，从而防止半导体截止。由此，最大关断电流减小。
GTO一般被用于缓冲操作中。缓冲器限制电压上升。在该操作模式中，可到达阴极并重新触发器件的所有空穴来自存储的电荷。该分布很大程度上由关断之前的导通状态所确定。
在大多数的IGCT应用中，通常是无缓冲器操作，并且电压上升通常仅受关断器件本身限制。由此，在关断过程中场分布变得足够陡以产生新的载流子对。该模式被称为动态雪崩。如果IGCT被驱动进入该模式，那么在关断时产生的空穴也可到达阴极，从而重新触发器件并由此限制最大关断电流。
根据现有技术的功率半导体器件还包括以上结构但同时具有被调制的导电性的第一基极层的半导体器件。例如在美国专利4170502中说明了这种器件。在该实施例中，导通状态利用较低的第一基极层掺杂浓度，而所述层的朝向栅极的较低横向电阻促进关断。有助于改善这种类型的GTO晶闸管的是所述第一基极层的最大浓度，其在邻近阴极发射极处较低而在朝向栅极接点处较高。
发明内容
本发明的目的在于提供具有增加的最大关断电流的、在开始所提到类型的四层功率半导体器件，该器件可通过避免棘手制造步骤的容易的制造方法来制造，并提供制造这种半导体器件的方法。
通过具有权利要求1的特征的半导体器件和根据权利要求13的制造这种半导体器件的方法解决上述问题。
本文所述的主阻挡结(main blocking junction)的新调制影响在高关断电流时的场分布，使得在动态雪崩中产生的空穴距离阴极足够远，并距离栅极足够近，以不重新触发器件。
根据现有技术的功率半导体器件包括半导体衬底和在阴极侧上形成的阴极金属化和在与阴极侧相反的阳极侧上形成的阳极金属化。这种半导体器件的半导体衬底包括具有不同导电类型的层的四层结构，该结构限定可通过栅电极关断的栅极换流晶闸管的内部结构。所述结构包含：
-接触阴极金属化的第一导电类型的外阴极区域；
-在与阴极金属化相反的一侧上接触阴极区域的第二导电类型的第一基极层；
-在与外阴极区域相反的一侧上接触第一基极层的第一导电类型的第二基极层；和
-接触阳极金属化的第二导电类型的外阳极层。
栅电极布置在阴极侧并与第一基极层接触。
除了根据现有技术的半导体器件的上述特征之外，本发明的功率半导体器件还包括具有阴极基极区域和至少一个栅极基极区域的第一基极层。阴极基极区域在与阴极金属化相反的一侧与阴极区域相邻布置并接触至少该阴极区域的中心区域。所述至少一个栅极基极区域与第二基极层相邻布置并邻接阴极基极区域。所述至少一个栅极基极区域在至少一个第一深度中具有与阴极基极区域相同的标称掺杂浓度，第一深度为距阴极区域的与阴极金属化相反的一侧的垂直距离。所述至少一个栅极基极区域与栅电极电接触，并具有以下特征中的至少一种：
-在至少一个第二深度处具有比阴极基极区域更高的掺杂浓度，该第二深度大于所述第一深度，或者
-具有比阴极基极区域大的深度。
所述至少一个栅极基极区域的这些特定特征使得它们强烈调制在正向阻挡状态下器件中的电场分布，并导致接近阴极基极区域和栅极基极区域之间的界面的场极大(field maxima)。
如果半导体器件被关断，那么空穴通过栅极基极区域从第二基极层流向栅电极。在IGCT的情况下，空穴电流向栅极的这种换流非常快，并在阳极电压开始增加之前完成。因此，半导体器件不能被源自存储的电荷的空穴意外地重新触发，并因此没有阻止关断。但是，如果阻挡电压增加非常快，那么主结开始被驱入动态雪崩的区域将接近场极大并因此远离阴极。因此，由雪崩产生的大多数的空穴将直接流向栅电极。本发明功率半导体器件的很大的优点在于，能够在产生的空穴可到达阴极并意外地重新触发之前被驱入比根据现有技术的器件强得多和长得多的动态雪崩中。因此，本发明的器件能够在高电压下关断比现有技术器件明显更多的电流。
随着器件关断，正向电压降打开在第一和第二基极层之间的主阻挡结两侧的空间电荷区域。当可移动电荷载流子已完全或至少大部被去除时形成该空间电荷区域，因而在第一和第二基极层中留下相反符号的固定电荷。
通过将第一基极层横向构建成阴极基极区域和空穴吸收区域并通过具有不同的掺杂浓度分布(profile)，得到的空间电荷区域自身将被调制，并且，具有剩余或不具有剩余可移动电荷的雪崩倍增的开始都将局部集中到沿阴极基极区域与空穴吸收区域之间的转换(changeover)设置的高场区域，并有效保持远离具有较小的深度和/或掺杂浓度的阴极基极区域。
从以上说明可以看到，当阴极基极区域与栅极基极区域中的掺杂浓度分布在深度不同时或在关断过程中将作为空间电荷区域的一部分的那些深度处的掺杂浓度不同时，获得本发明的优点。它们的差异必须足够大，以有效影响关断时的动态雪崩的开始，另一方面，转换区域必须保持足够平滑，以不至于丢失器件的适当的阻挡能力。
由于所述至少一个栅极基极区域基本上布置在阴极的中心区域与阳极金属化之间的区域外部，因此在半导体器件的导通状态下，所述至少一个栅极基极区域将对导通特性没有负面影响。并且，在半导体器件的接通过程中，由于由阴极注入的载流子中的大多数将在不穿过所述至少一个栅极基极区域的情况下到达第二基极层，因此所述至少一个栅极基极区域将导致仅仅适度较高的接通栅极电流。
从属权利要求将使根据本发明的其它优点将变得更加明显。
附图说明
将参照附图在下文中更详细地解释本发明的主题，其中，
图1表示根据现有技术的集成栅极换流晶闸管；
图2表示根据本发明的集成栅极换流晶闸管器件的第一实施方案；
图3表示根据本发明的集成栅极换流晶闸管器件的另一优选实施方案。
在附图标记的列表中概述在附图中使用的附图标记和它们的含义。一般地，类似或功能类似的部件具有相同的附图标记。所描述的实施方案仅仅作为示例，不应限制本发明。
具体实施方式
图1表示根据现有技术的功率半导体器件1，该功率半导体器件1具有半导体衬底4和在阴极侧21上形成的阴极金属化2和在与阴极侧21相反的阳极侧31上形成的阳极金属化3。半导体衬底4包括具有不同导电类型的层的四层pnpn结构。该结构限定可通过栅电极5关断的栅极换流晶闸管的内部结构。该结构包括以下的层：
-接触阴极金属化2的外(n+)掺杂阴极区域6；
-在与阴极金属化2相反的一侧上接触阴极区域6的具有p杂质的第一基极层8；
-在与阴极区域6相反的一侧上接触第一基极层8的第二(n-)掺杂基极层9；
-在与第一基极层8相反的一侧上接触第二基极层9的n掺杂缓冲层10；和
-接触阳极金属化3的第二导电类型的外p掺杂阳极层7。
栅电极5布置在衬底的阴极侧21并与第一基极层8电接触。
在硬开关时，正如IGCT的情况，通过椭圆12在图1中示出动态雪崩开始的区域。箭头11表示产生的空穴的路径，箭头13表示产生的电子的路径。空穴的产生发生在电流密度最高的阴极区域6下面的区域中。因此，如果空穴到达阴极区域6，那么它们可重新触发器件。
图2表示具有类似图1所示的半导体器件1的四层结构的本发明的功率半导体器件。在图2所示的半导体器件中，第一基极层8被分成以下区域：至少一个阴极基极区域81，该阴极基极区域81在与阴极金属化2相反的一侧上与阴极区域6相邻布置并且接触阴极区域6；和两个栅极基极区域82、82’，这两个栅极基极区域82、82’与第二基极层9相邻布置并邻接阴极基极区域81，使得栅极基极区域82、82’不直接接触阴极区域6。所述至少一个栅极基极区域82、82’在至少一个第一深度处具有与阴极基极区域81相同的标称掺杂浓度，该第一深度为距阴极区域6的与阴极金属化2相反的一侧的垂直距离。栅极基极区域82、82’电接触栅电极5。栅极基极区域82、82’具有以下特征中的至少一种：
-在至少一个第二深度处具有比阴极基极区域81高的掺杂浓度，该第二深度大于所述第一深度，或者
-具有比阴极基极区域81大的深度。
所述至少一个栅极基极区域82、82’与阴极基极区域81的相同的标称掺杂浓度意味着这些掺杂浓度根据工程规范是相同的，但可出现并且可容许由于制造工艺导致的波动。相同的标称掺杂浓度当然包括所述至少一个栅极基极区域82、82’与阴极基极区域81的掺杂浓度在所述至少一个第一深度处相同的情况。
在本发明的半导体器件的一个优选实施方案中，栅极基极区域82、82’的掺杂浓度在影响阻挡状态下场分布的至少一个第二深度处为阴极基极区域81的掺杂浓度的至少两倍、优选至少五倍。
在本发明的半导体器件的另一优选实施方案中，栅极基极区域82、82’的深度比阴极基极区域81的深度深至少5μm、特别是20μm。优选地，栅极基极区域82、82’的深度比阴极基极区域81的深度深最多50μm。这将在所有的情况下影响阻挡状态中的场分布。
栅极基极区域82、82’可在与阴极区域6没有交迭区域的情况下被对称设置在与阴极区域6相邻的两侧。在这种情况下，阴极基极区域81在与阴极金属化2相反的整个阴极区域6一侧上与阴极区域6电接触。
在一个优选实施例中，(n+)掺杂阴极区域6具有高于1018/cm3的掺杂浓度和/或5～40μm的深度。
(n-)掺杂的第二基极层9具有1011/cm3～3*1014/cm3的掺杂浓度和/或50～1500μm的深度。
n掺杂的缓冲层10具有1015/cm3～5*1017/cm3的掺杂浓度和/或10～100μm的深度，或者，如果半导体不是穿通类型(punch-though type)，那么它可被完全省略。p掺杂的阳极层7可具有1016/cm3～1019/cm3的掺杂浓度和/或1～50μm的深度，较薄的深度属于透明阳极，较厚的深度属于扩散阳极。阳极也可被短路(shorted)，从而具有第二基极层和缓冲层直接与阳极侧金属连接的区域，或者它可覆盖整个阳极侧并允许反向阻挡。这取决于半导体器件1的预期目的以及使用什么类型的阳极。
在另一优选实施方案中，p掺杂的阴极基极区域81具有5*1015/cm3～5*1018/cm3的最大掺杂浓度和/或2～200μm的深度，特别是该深度为约120μm或刚好120μm。
在另一优选实施方案中，(p+)掺杂的栅极基极区域82、82’具有5*1015/cm3～5*1018/cm3的最大掺杂浓度和/或2～200μm的深度，特别是空穴吸收区域82、82’的深度为约150μm或刚好150μm。
在另一优选实施方案中，栅极基极区域82、82’在接近栅极基极区域82、82’与第二基极层9之间的结的深度处具有某一掺杂浓度，该掺杂浓度比阴极基极区域81在接近阴极基极区域81与第二基极层9之间的结的深度处的掺杂浓度高。如果阳极层7和阴极区域6之间的电压差在半导体器件的关断过程中增加，那么接近(n-)第二基极层9的栅极基极区域82、82’变为空间电荷区域的一部分。
与在阴极下面的区域中产生空穴的图1所示的现有技术半导体器件1的开关不同，在图2中，在硬开关时动态雪崩开始的区域(在图2中由箭头12’指示)向栅电极5偏移。产生的空穴可很容易地到达栅电极(在图2中由箭头11’示出)，由此避免重新触发器件。产生的电子的路径由箭头13’示出。
在图3中示出本发明的半导体器件的另一优选实施方案。在图3中，阴极基极区域81仅在阴极区域的中心区域61中接触阴极区域6。栅极基极区域82、82’具有与阴极区域6的交迭区域821，使得栅极基极区域82、82’直接接触阴极区域6。栅极基极区域82、82’邻接阴极基极区域81。阴极区域的中心区域61的大小为交迭区域821的至少两倍，从而保证阴极基极区域81和阴极区域6之间良好的电接触。在另一优选实施方案中，阴极区域的中心区域61为交迭区域821的至少八倍。如果阴极基极区域81和所述至少一个栅极基极区域82、82’之间的过渡处于器件中阴极电流以高密度流动的部分内，那么第一基极层8的横向结构在改善最大关断能力方面是特别有效的。因此，根据器件设计，在阴极区域6下面的栅极基极区域82、82’的某种突出会是有利的。
为了实现希望的掺杂浓度梯度，栅极基极区域82、82’和/或阴极基极区域81可包含具有较低的掺杂浓度的第一深分布和具有较高的掺杂浓度的较浅的分布。
本发明可被应用于所有类型的可被关断的四层功率半导体器件，特别是应用于栅极关断晶闸管(GTO)、栅极换流晶闸管(GCT)和集成栅极换流晶闸管(IGCT)。IGCT一般包含如图1和图2所示的缓冲层10，但本发明也可被应用于没有这种缓冲层10的器件。对于没有缓冲层10的器件，阳极层7延伸到20μm～150μm的深度，并可被设计用于反向阻挡。
并且，还可以将本发明应用于具有p型第二基极层的四层npnp半导体，在这种情况下，所有层的导电类型变得相反。
虽然根据图2和图3的本发明的半导体器件表示为具有两个栅极基极区域82、82’的器件，但本发明的半导体器件可仅包含一个栅极基极区域82或多于两个的栅极基极区域82。在更多的栅极基极区域(82、82’)的情况下，它们可形成包围位于分段的阴极金属化(2)下面的所有阴极基极区域(81)的一个横向互连区域。
由于必须在器件制造过程的早期形成具有最大扩散深度的半导体结，因此制造本发明类型的半导体器件的方法已在晶片制造的早期与现有技术器件不同。一般通过诸如注入和/或预沉积掺杂剂然后在高温下驱入的现有技术的方法获得所需的扩散分布(diffusion profile)。必须以如下方式来安排对于具有最深的结的掺杂区域(即栅极基极区域82、82’)的注入和/或预沉积：掺杂材料仅从最终将变成栅极基极区域82、82’的表面的区域扩散，而将变成阴极基极区域81的区域不是针对这种扩散的掺杂剂源。由于栅极基极区域82、82’应该以在一般为50～200μm(微米)的相当大的深度处调制结分布(junction profile)的方式来设计，因此使用具有快扩散速率的掺杂种类是有利的。如果这种快扩散剂与慢扩散剂结合，那么可以制成双分布(double profile)，而不必比均匀沉积的较慢掺杂剂更得多地驱动形成栅极基极区域82、82’的掺杂剂。因此，各种制造方法是可能的。
下面解释本发明的半导体器件的制造方法。来自离子注入的铝可用作快扩散剂，而硼用作慢扩散剂。在包括阴极侧21和与阴极侧21相反的阳极侧31的晶片(通常为(n-)掺杂)上，硼被均匀注入阴极侧21并以生长氧化物的第一扩散被扩散。通过光刻使该氧化物结构化，仅在在后续形成阴极区域6的那些区域中留下氧化物并另外蚀刻它。为了形成第一基极层8，铝被注入，由此铝到达无氧化物区域中的硅，否则停留在氧化物中。在氧化物被完全蚀刻掉之后，用于相继的第二扩散的铝源限于栅极基极区域82、82’。
对于其它制造过程，在阴极侧21上形成第二均匀的铝注入物。此外，为了制造穿通(punch-through)设计器件，然后在阳极侧31上形成均匀的磷注入物，通过该步骤形成缓冲层10。然后，在高温下实施所有注入的和预沉积的掺杂剂的驱入。在这些过程步骤之后，两种注入物的铝均到达了比首先注入的硼更大的深度。通过该过程，在阴极侧21上形成具有铝-硼双分布的阴极基极区域81，该铝-硼双分布的深度比具有铝-铝-硼三分布的栅极基极区域82、82’的深度小。
制造包括阴极基极区域81和栅极基极区域82、82’的第一基极层8之后的步骤是现有技术。在阴极侧21上，接着是用于形成阴极区域6的磷预沉积，最终伴随着阳极侧31上的缺磷预沉积，然后是阴极区域6上的分段蚀刻和最终的阳极发射极注入，用于形成具有与详细设计对应的***扩散(intercalated diffusion)的阳极层7。最终，用于阴极、阳极和栅极金属化2、3、5的接触金属化和结钝化形成完成的片状器件结构(pellet)，而载流子寿命工程、封装和栅极装置的安装使得IGCT器件现成可用。
用于制造本发明的半导体器件的其它制造方法也是可能的。例如，可用镓代替铝作为与硼一起的快掺杂剂，或者可用镓代替硼作为与铝一起的慢掺杂剂。作为替代方案，可以实现调制的第一基极层8作为双镓分布。在另一替代方案中，首先形成结构化的铝分布，然后是硼和第二铝。在另一替代方案中，不形成第二均匀的铝注入物。通过这种方法制成的本发明半导体器件包括由双或多分布构成的第一基极层8，该分布的一部分具有以上述方式形成的最大深度。
也可通过作为现有技术的替代性方法实现直接导致图案化扩散的结构化预沉积的工艺步骤。作为使用厚度足以防止注入的铝到达硅的图案化氧化物层的替代，可以通过利用适当质量的图案化光刻胶层的注入获得它。或者，可通过真空扩散过程预沉积铝并使用将用作扩散阻挡层的图案化层，例如氮化硅。或者，甚至可通过注入或真空扩散以薄层均匀地在整个阴极侧21上预沉积铝，然后通过局部蚀刻硅表面来选择性去除该层。所有这些技术均导致可以在相继的扩散过程中扩散的扩散源的图案化预沉积，从而产生在第一基极层8和第二基极层9之间的调制的结。
附图标记的列表
1半导体器件
2阴极金属化
21阴极侧
3阳极金属化
31阳极侧
4半导体衬底
5栅电极
6阴极区域
61阴极区域的中心区域
7阳极层
8第一基极层
81阴极基极层
82、82’栅极基极区域
821交迭区域
9第二基极层
10缓冲层
11、11’空穴的路径
12、12’动态雪崩开始的区域
13、13’电子的路径
Claims (14)
1.一种功率半导体器件(1)，具有半导体衬底(4)和在阴极侧(21)上形成的阴极金属化(2)和在与阴极侧(21)相反的阳极侧(31)上形成的阳极金属化(3)，
所述半导体衬底(4)包括具有不同导电类型的层的四层结构，
所述四层结构限定可通过栅电极(5)关断的晶闸管的内部结构，并且，
所述四层结构包括：
-接触阴极金属化(2)的第一导电类型的外阴极区域(6)；
-在与阴极金属化(2)相反的一侧上接触阴极区域(6)的第二导电类型的第一基极层(8)；
-在与外阴极区域(6)相反的一侧上接触第一基极层(8)的第一导电类型的第二基极层(9)；和
-接触阳极金属化(3)的第二导电类型的外阳极层(7)，
所述栅电极(5)布置在阴极侧(21)上并与所述第一基极层(8)电接触，
其特征在于，
第一基极层(8)包括阴极基极区域(81)和至少一个栅极基极区域(82)，
所述阴极基极区域(81)在与阴极金属化(2)相反的一侧上与阴极区域(6)相邻布置并且接触至少阴极区域的中心区域(61)，
所述至少一个栅极基极区域(82、82’)与第二基极层(9)相邻布置并邻接阴极基极区域(81)，
所述至少一个栅极基极区域(82、82’)在至少一个第一深度处具有与阴极基极区域(81)相同的标称掺杂浓度，上述第一深度为距阴极区域(6)的与阴极金属化(2)相反的一侧的垂直距离，
所述至少一个栅极基极区域(82、82’)与栅电极(5)电接触，并具有以下特征中的至少一种：
-在至少一个第二深度处具有比阴极基极区域(81)高的掺杂浓度，上述第二深度比所述第一深度大；或者
-具有比阴极基极区域(81)大的深度。
2.根据权利要求1的半导体器件，其特征在于，栅极基极区域(82、82’)的掺杂浓度在上述至少一个第二深度处为阴极基极区域(81)的掺杂浓度的至少两倍、特别是至少五倍。
3.根据权利要求1或2的半导体器件，其特征在于，上述至少一个栅极基极区域(82、82’)的深度比阴极基极区域(81)的深度深至少5μm、特别是20μm。
4.根据权利要求3的半导体器件，其特征在于，上述至少一个栅极基极区域(82、82’)的深度比阴极基极区域(81)的深度深最多50μm。
5.根据权利要求1、3或4的半导体器件，其特征在于，上述至少一个栅极基极区域(82、82’)在接近栅极基极区域(82、82’)与第二基极层(9)之间的结的深度处的掺杂浓度高于阴极基极区域(81)在接近阴极基极区域(81)与第二基极层(9)之间的结的深度处的掺杂浓度。
6.根据前述权利要求中的一项的半导体器件，其特征在于，上述至少一个栅极基极区域(82、82’)与阴极区域(6)具有交迭区域(821)，阴极区域的中心区域(61)的大小为交迭区域(821)的至少两倍、特别是八倍。
7.根据前述权利要求中的任一项的半导体器件，其特征在于，半导体器件包括关于阴极区域的中心区域(61)对称地布置在阴极基极区域(81)两侧的至少两个栅极基极区域(82、82’)。
8.根据权利要求1或5的半导体器件，其特征在于，阴极基极区域(81)在与阴极金属化(2)相反的整个阴极区域(6)侧面上与阴极区域(6)接触，上述至少一个栅极基极区域(82、82’)与阴极区域(6)相邻布置。
9.根据前述权利要求中的任一项的半导体器件，其特征在于，半导体器件包括具有比第二基极层(9)的掺杂浓度高的第一导电类型的缓冲层(10)，该缓冲层(10)布置在与第一基极层(8)相反的一侧的第二基极层(9)与阳极层(7)之间。
10.根据前述权利要求中的任一项的半导体器件，其特征在于，半导体器件是集成栅极换流晶闸管。
11.根据前述权利要求中的任一项的半导体器件，其特征在于，阴极基极区域(81)具有20μm～200μm、特别是120μm的厚度和/或5*1015/cm3～5*1018/cm3的最大掺杂浓度。
12.根据前述权利要求中的任一项的半导体器件，其特征在于，栅极基极区域(82、82’)具有20～200μm、特别是150μm的厚度和/或5*1015/cm3～5*1018/cm3的最大掺杂浓度。
13.一种制造根据前述权利要求中的任一项的半导体器件(1)的方法，该方法包括以下步骤：
在第一导电类型的衬底(4)上，利用第二导电类型的第一掺杂剂在阴极侧(21)上制造连续层，利用第二导电类型的第二掺杂剂在阴极侧(21)上制造结构层，
第一掺杂剂扩散到衬底(4)中形成连续层，第二掺杂剂扩散到衬底(4)中，由此，其中扩散第二掺杂剂的区域在最终的半导体器件(1)中形成至少一个栅极基极区域(82、82’)，并且其中没有扩散第二掺杂剂的区域在最终的半导体器件(1)中形成阴极基极区域(81)，阴极基极区域(81)和栅极基极区域(82、82’)在至少一个第一深度处具有相同的标称掺杂浓度，
并且实现以下特征中的至少一种：
-以使得在至少一个第二深度处栅极基极区域(82、82’)内的掺杂浓度高于阴极基极区域(81)内的掺杂浓度的方式将第二掺杂剂驱入衬底(4)中，或者，
-将第二掺杂剂驱入衬底(4)中直到比第一掺杂剂深的深度，
然后，制成阴极、在阴极侧上的分段结构、栅电极(5)、阴极金属化(2)、阳极层(7)和阳极金属化(3)。
14.根据权利要求13的方法，其特征在于，第二掺杂剂具有比第一掺杂剂快的扩散速率。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05405450A EP1746661A1 (en) | 2005-07-22 | 2005-07-22 | Power semiconductor device |
| EP05405450.7 | 2005-07-22 | ||
| PCT/CH2006/000374 WO2007009284A1 (en) | 2005-07-22 | 2006-07-18 | Power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101228635A true CN101228635A (zh) | 2008-07-23 |
| CN101228635B CN101228635B (zh) | 2010-08-25 |
Family
ID=35355576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800267764A Active CN101228635B (zh) | 2005-07-22 | 2006-07-18 | 功率半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7816706B2 (zh) |
| EP (2) | EP1746661A1 (zh) |
| CN (1) | CN101228635B (zh) |
| WO (1) | WO2007009284A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901832A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 一种镓扩散形成可控硅穿通结构及其生产方法 |
| CN101931001B (zh) * | 2009-06-24 | 2012-05-30 | 湖北台基半导体股份有限公司 | 一种非对称快速晶闸管 |
| CN101707207B (zh) * | 2009-11-16 | 2012-06-13 | 武汉光谷微电子股份有限公司 | 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法 |
| CN108493243A (zh) * | 2018-03-23 | 2018-09-04 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8367531B1 (en) * | 2010-03-23 | 2013-02-05 | L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Aluminum implant using new compounds |
| FR3091021B1 (fr) * | 2018-12-20 | 2021-01-08 | St Microelectronics Tours Sas | Thyristor vertical |
| CN111933704B (zh) * | 2020-06-22 | 2022-09-09 | 株洲中车时代半导体有限公司 | 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管 |
| EP4053915B1 (en) | 2021-03-02 | 2024-06-19 | Hitachi Energy Ltd | Gate-commuted thyristor cell with a base region having a varying thickness |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1196576A (en) * | 1968-03-06 | 1970-07-01 | Westinghouse Electric Corp | High Current Gate Controlled Switches |
| US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
| JPS53110386A (en) * | 1977-03-08 | 1978-09-27 | Toshiba Corp | Semiconductor device |
| JPS5432982A (en) * | 1977-08-18 | 1979-03-10 | Mitsubishi Electric Corp | Manufacture of gate turn off thyristor |
| JPS6013310B2 (ja) | 1979-03-15 | 1985-04-06 | 三菱電機株式会社 | 半導体装置 |
| JPS6115367A (ja) * | 1984-06-30 | 1986-01-23 | Mitsuo Kusano | ゲ−トタ−ンオフサイリスタの製造方法 |
| DE4227063A1 (de) | 1992-08-15 | 1994-02-17 | Abb Research Ltd | Abschaltbares Hochleistungs-Halbleiterbauelement |
| CN100416803C (zh) * | 2003-08-22 | 2008-09-03 | 关西电力株式会社 | 半导体装置及制造方法、使用该半导体装置的电力变换装置 |
| US7598576B2 (en) * | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
| US7531888B2 (en) * | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
-
2005
- 2005-07-22 EP EP05405450A patent/EP1746661A1/en not_active Withdrawn
-
2006
- 2006-07-18 WO PCT/CH2006/000374 patent/WO2007009284A1/en not_active Application Discontinuation
- 2006-07-18 CN CN2006800267764A patent/CN101228635B/zh active Active
- 2006-07-18 EP EP06761225A patent/EP1908116B1/en active Active
-
2008
- 2008-01-16 US US12/007,890 patent/US7816706B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931001B (zh) * | 2009-06-24 | 2012-05-30 | 湖北台基半导体股份有限公司 | 一种非对称快速晶闸管 |
| CN101707207B (zh) * | 2009-11-16 | 2012-06-13 | 武汉光谷微电子股份有限公司 | 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法 |
| CN101901832A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 一种镓扩散形成可控硅穿通结构及其生产方法 |
| CN108493243A (zh) * | 2018-03-23 | 2018-09-04 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
| CN108493243B (zh) * | 2018-03-23 | 2021-04-06 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1908116A1 (en) | 2008-04-09 |
| EP1908116B1 (en) | 2012-11-14 |
| US7816706B2 (en) | 2010-10-19 |
| CN101228635B (zh) | 2010-08-25 |
| WO2007009284A1 (en) | 2007-01-25 |
| EP1746661A1 (en) | 2007-01-24 |
| US20080164490A1 (en) | 2008-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101228635B (zh) | 功率半导体器件 | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| KR100449182B1 (ko) | 전력용 반도체장치 | |
| US4982260A (en) | Power rectifier with trenches | |
| US5891776A (en) | Methods of forming insulated-gate semiconductor devices using self-aligned trench sidewall diffusion techniques | |
| EP1027725B1 (en) | Methods of forming power semiconductor devices having merged split-well body regions therein and devices formed thereby | |
| US20070170514A1 (en) | IGBT device and related device having robustness under extreme conditions | |
| JP2000216409A (ja) | 整流装置およびパルス幅変調モ―タ制御回路 | |
| US7932538B2 (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| CN101378073B (zh) | 绝缘栅双极晶体管及其制造方法 | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| KR100248644B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7535040B2 (en) | Insulated gate semiconductor device and method for manufacturing same | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| US5793066A (en) | Base resistance controlled thyristor structure with high-density layout for increased current capacity | |
| JP4031209B2 (ja) | 半導体装置 | |
| EP3997736A1 (en) | Semiconductor device and method for producing same | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| KR102042834B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| US5223732A (en) | Insulated gate semiconductor device with reduced based-to-source electrode short | |
| KR100248115B1 (ko) | 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 | |
| CN111211167A (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| US20240088226A1 (en) | Insulated gate turn-off device with short channel pmos transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180424 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20210517 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231231 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |
|
| TR01 | Transfer of patent right |