CN101212225A - 可降低电流不匹配的电荷泵电路与方法以及锁相回路*** - Google Patents

可降低电流不匹配的电荷泵电路与方法以及锁相回路*** Download PDF

Info

Publication number
CN101212225A
CN101212225A CNA2007101478006A CN200710147800A CN101212225A CN 101212225 A CN101212225 A CN 101212225A CN A2007101478006 A CNA2007101478006 A CN A2007101478006A CN 200710147800 A CN200710147800 A CN 200710147800A CN 101212225 A CN101212225 A CN 101212225A
Authority
CN
China
Prior art keywords
current
voltage
charge pump
pump circuit
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101478006A
Other languages
English (en)
Inventor
林昂生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101212225A publication Critical patent/CN101212225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明揭露一种电荷泵电路，包含有：虚设电流路径，具有第一节点；正常电流路径，具有第二节点；开关，耦接于虚设电流路径与正常电流路径之间，其中当开关导通时，第一节点与第二节点均具有第一电压，而当开关不导通时，第一节点则具有第二电压：以及比较器，用来比较第一电压及第二电压以平衡该电荷泵电路的电流不匹配。上述所揭露的电荷泵电路可应用于锁相回路***。本发明所揭露的电荷泵电路改善了现有技术中的缺点，可利用电流吸收源的相关电压与电流源的相关电压来直接进行校正，此外，仅需要简单的计算程序便可利用比较器来获得与电流不匹配信息相关的逻辑电平，再者，本发明所揭露的电荷泵电路不需要复杂的元件或是大幅增加电路面积。

Description

可降低电流不匹配的电荷泵电路与方法以及锁相回路***
技术领域
本发明有关于电荷泵(charge pump)，尤指一种可降低电流不匹配(current mismatch)的电荷泵及相关方法。
背景技术
电荷泵是锁相回路(phase locked loops，PLLs)中不可或缺的组件，电荷泵通常由电容器所构成，并且耦接于充电电路(up circuit)与放电电路(downcircuit)之间，对电容器进行充电的电流源依据充电脉冲(up pulse)而提供给充电电路，而对电容器进行放电的电流吸收源则依据放电脉冲(downpulse)而提供给放电电路。对电容器充电或放电的电荷量分别取决于充电脉冲及放电脉冲的持续时间(duration)。
若电流源与电流吸收源的电流值无法彼此匹配，亦即产生了电流不匹配情形时，将会降低电荷泵的整体效能，举例来说，在锁相回路***中，电流不匹配将导致净电荷(net charge)输入至电容器，所以反馈时钟(feedbackclock)信号的相位及时钟将无法与参考时钟(reference clock)信号的相位及时钟匹配。
请参阅图1，图1为现有技术中耦接于回路滤波器138的电荷泵电路140的示意图。电荷泵电路140包含晶体管102及106以提供电流源，而晶体管124及126则提供电流吸收源，此外，晶体管112形成充电电路来连通电流源，而晶体管116则形成放电电路来连通电流吸收源。晶体管100及104则用来提供参考电流。在闲置(idle)时间内，例如当充电/放电脉冲都处于低电平时，晶体管110及114将可正常运作，而来自晶体管102与106的电流将会被控制以对电容器122充电以产生储存电压VSTORE。
当开关118及120被开启时，不匹配电流将被注入取样电容器122并且给晶体管126一个大小为VSTORE的偏压。当电流吸收源的吸收电流量小于电流源的供应电流量而造成电流不匹配时(亦即V-＞VSTORE)，则电容器122将会被充电，而且将有更多的电流通过晶体管126而被汲取；当电流吸收源的吸收电流量大于电流源的供应电流量而造成电流不匹配时(亦即V-＜VSTORE)，则电容器122将被放电，而且较少的电流会通过晶体管126而被汲取。虽然此反馈回路使电荷泵电路140的电流能够相匹配，但其缺点在于电荷泵电路140的校正与中间节点的电压V-相关，但是此电压并不等于电荷泵电路140的输出电压，由于经过回路滤波器138后几乎没有电流下降，所以电荷泵电路140的输出电压V+将会等于回路滤波器138的输出电压VTUNE，然而若电流不匹配没有相对于V+而进行校正的话，如此一来，将会导致回路滤波器138的输出电压不正确。
发明内容
因此，本发明的目的之一在于提供一种通过校正电流源及电流吸收源而可降低电流不匹配的电荷泵电路。
本发明提供一种电荷泵电路。电荷泵电路包含有：第一电流供给电路，用以给电荷泵电路提供电流源；第二电流供给电路，用以给电荷泵电路提供电流吸收源；虚设电流路径，耦接于第一电流供给电路与第二电流供给电路之间，包含有第一开关元件、第二开关元件以及位于第一开关元件与第二开关元件间的第一节点；第一电容器，耦接于第一节点；正常电流路径，耦接于第一电流供给电路与第二电流供给电路之间，包含有第三开关元件、第四开关元件以及位于第三开关元件与第四开关元件间的第二节点；第二电容器，耦接于第二节点；电压随耦器，耦接于正常电流路径的第二节点；开关，耦接于电压随耦器的输出节点与虚设电流路径的第一节点之间，其中当开关在第一期间内开启时，第一节点与第二节点处于第一电压，而当开关在第二期间内关闭时，第二节点处于第一电压，且第一节点处于第二电压；以及校正电路，耦接于虚设电流路径的第一节点及电压随耦器的输出节点，用以比较第一电压与第二电压来平衡电流源与电流吸收源间的电流不匹配。
本发明还提供一种校正电荷泵电路的电流不匹配的方法。该方法包含有：提供电压随耦器耦接于第二节点；提供开关耦接于第一节点与电压随耦器之间；输入电流源至第一电流供给电路；输入电流吸收源至第二电流供给电路；在第一期间内开启开关以在第一节点与第二节点获得第一电压；在第二期间内关闭开关以在第一节点获得第二电压；以及比较第一电压与第二电压以平衡电流源与该电流吸收源间的电流不匹配。
本发明还提供应用上述电荷泵电路的锁相回路***。该锁相回路***包含有：相位比较器，用以接收参考时钟信号及时钟信号，以及用以比较参考时钟信号的相位与时钟信号的相位以输出相位差信号；电荷泵电路，能够校正电流不匹配，并依据相位差信号产生输出电流；回路滤波器，用以将电荷泵电路的输出电流转换成输出电压；以及压控振荡器，用以产生信号作为时钟信号，其中信号的时钟取决于回路滤波器的输出电压。
本发明所揭露的电荷泵电路改善了现有技术中的缺点，主要是通过提供一种锁相回路***，其可利用电流吸收源的相关电压与电流源的相关电压来直接进行校正，此外，仅需要简单的计算程序便可利用比较器来获得相关于电流不匹配信息的逻辑电平，再者，本发明所揭露的电荷泵电路不需要复杂的元件或是大幅增加电路面积。
附图说明
图1为现有技术电荷泵电路的示意图。
图2为本发明电荷泵电路的实施例的示意图。
图3为本发明方法的实施例的流程图。
图4为应用图2所示的电荷泵电路的锁相回路***的示意图。
图5为图2所示的电荷泵电路中部分元件的时序图。
具体实施方式
请参阅图2，图2为本发明电荷泵电路200的实施例的示意图。如图2所示，电荷泵电路200包含有第一电流供给电路202，用来提供电流源Iup，以及第二电流供给电路208，用来提供电流吸收源Idn。此外，虚设电流路径(dummy current path)耦接于第一电流供给电路202与第二电流供给电路208之间，且虚设电流路径包含有第一开关元件232，耦接于第二开关元件234。另外，虚设电流路径更包含有第一节点236，耦接于第一开关元件232与第二开关元件234之间，其中第一节点236另耦接至第一电容器238。
正常电流路径耦接于第一电流供给电路202与第二电流供给电路208之间。正常电流路径包含有第三开关元件212，耦接于第四开关元件214。正常电流路径更包含有第二节点216，耦接于第三开关元件212与第四开关元件214之间，其中第二节点216另耦接至第二电容器218。
开关228耦接于第一节点236，以及电压随耦器(voltage follower)220耦接于第二节点216。此外，开关228另耦接至电压随耦器220的输出端。在此实施例中，开关228为互补式金属氧化物半导体(complementary metal-oxidesemiconductor，CMOS)晶体管，而电压随耦器220为放大器。然而，此并非为本发明电荷泵电路200的限制。第一节点236与第二节点216皆耦接于比较器250，而比较器250则耦接于状态机(state machine)260。请注意，第一节点236是通过节点242而耦接于比较器250。
请同时参考图5及图2，图5为开关228、第一开关元件232、第二开关元件234、第三开关元件212、第四开关元件214及比较器250的时序图。如所属领域技术人员所知，当正常电流路径被开启时，虚设电流路径则会被关闭，反之亦然。而当正常电流路径被开启时，开关228也会被开启(亦即导通)。充电脉冲输入至第一电流供给电路202以通过第三开关元件212传递电流源Iup并对第二电容器218进行充电。另外，放电脉冲则输入至第二电流供给电路208以通过第四开关元件214传递电流吸收源Idn并对第二电容器218进行放电。如果Iup＝Idn，即不会有电荷储存在第二电容器218上，但若存在电流不匹配，则第二节点216将会出现第一电压，如所属领域技术人员所知，电压随耦器220的功能在于确保电压随耦器的输出电压相等于输入电压，因此电压随耦器220的输出节点224的电压也会等于第一电压。由于开关228的连接，第一节点236与节点242的电压也会等于第一电压。
如图5所示，开关228仍然保持闭合(导通)，充电脉冲输入至第一电流供给电路202以通过第一开关元件232传递电流源Iup以对第一电容器238进行充电。另外，放电脉冲则输入至第二电流供给电路208以通过第二开关元件234传递电流吸收源Idn来对第二电容器218进行放电。在此阶段，开关228会被打开而断开电压随耦器220的输出节点224与第一节点236的连接。请注意，为了在电流校正发生前对电容器238进行放电，在启用虚设电流路径后才会打开开关单元，而由于存在电流不匹配的现象，第一节点236将会出现第二电压，其中第二电压等于第一电压的两倍。
第一电压及第二电压接着被输入至比较器250，比较器250比较两电压后产生相对应逻辑电平，如图5所示，比较器250的取样边缘(sampling edge)对应于开关228开启的时候。若Iup＞Idn时，比较器250将产生高逻辑电平，若Iup＜Idn时，比较器250将产生低逻辑电平。逻辑电平会被输入至状态机260，其利用比较器250所判断的结果来选择性地输入校正电流至第一电流供给电路202或第二电流供给电路208，其中高逻辑电平通知状态机260输入低电流电平(low current level)至电流吸收源，而低逻辑电平则通知状态机260输入高电流电平(high current level)至电流源。如图5所示，在正常电流路径被再次启用之前校正动作完成，也就是说，比较器的取样时间短于虚设电流路径的启用时间。
请注意，校正电流的量值并非为固定值，而可以随特定电荷泵电路的限制而作相对应变动，就其本身而言，电流校正的操作可以涵盖多个充电时段(charging interval)，而充电时段的数目及校正电流的量值均并非为本发明的限制，其相关变化均属本发明的范畴。
请参阅图3，图3为本发明校正电流不匹配的方法的实施例的流程图。本发明方法可概述如下：
步骤301：闭合开关228。
步骤302：接收充电脉冲来导通第三开关单元212，并对第一电容器238及第二电容器218进行充电。
步骤303：接收放电脉冲来导通第四开关单元214，并对第一电容器238及第二电容器218进行放电。
步骤304：接收充电脉冲来导通第一开关单元232，并对第一电容器238进行充电。
步骤305：打开开关228。
步骤306：接收放电脉冲来导通第二开关单元234，并对第一电容器238进行放电。
步骤307：在第二电容器218的输出节点242及第一电容器238的输出节点216取样出第一电压及第二电压。
步骤308：比较第一电压与第二电压以获得逻辑电平。
步骤309：是否存在电流不匹配？若是，执行步骤310，否则，回到步骤301。
步骤310：若逻辑电平为高逻辑电平，输入低电流电平至电荷泵电路200；若逻辑电平为低逻辑电平，输入高电流电平至电荷泵电路200，接着回到步骤301。
本发明所揭露的电荷泵电路200可应用于锁相回路***中，用来提高锁相回路***的准确度。请参阅图4，图4为应用电荷泵电路200的锁相回路***400的示意图。请注意，图4所示的电荷泵电路200与图2所示的电荷泵电路200完全相同，关于电荷泵电路200的详细说明已揭示于上，在此不再赘述。锁相回路***400还包括相位比较器414，回路滤波器416以及压控振荡器418。回路滤波器416，耦接至电荷泵电路200，将电荷泵电路的输出电流转换成输出电压；压控振荡器418，耦接至回路滤波器416，产生信号作为时钟信号fv，该信号的时钟取决于回路滤波器的输出电压。相位比较器414，耦接至压控振荡器418，接收参考时钟信号及由压控振荡器418输出的时钟信号fv，以及比较参考时钟信号的相位与时钟信号fv的相位以输出相位差信号。而所属领域中具有通常知识者应可了解锁相回路***的功能，因此为求说明书内容简洁起见，有关锁相回路***的详细说明便在此省略。
本发明所揭露的电荷泵电路200改善了现有技术中的缺点，主要是通过提供一***，其可利用电流吸收源的相关电压与电流源的相关电压来直接进行校正。此外，仅需要简单的计算程序便可利用比较器250来获得相关于电流不匹配信息的一逻辑电平。再者，本发明所揭露的电荷泵电路200不需要复杂的元件或是大幅增加电路面积。

Claims (13)

1.一种电荷泵电路，包含有：
第一电流供给电路，用以给所述的电荷泵电路提供电流源；
第二电流供给电路，用以给所述的电荷泵电路提供电流吸收源；
虚设电流路径，耦接于所述的第一电流供给电路与所述的第二电流供给电路之间，所述的虚设电流路径包含有第一开关元件、第二开关元件以及位于所述的第一开关元件与所述的第二开关元件间的第一节点；
第一电容器，耦接于所述的第一节点；
正常电流路径，耦接于所述的第一电流供给电路与所述的第二电流供给电路之间，所述的正常电流路径包含有第三开关元件、第四开关元件以及位于所述的第三开关元件与所述的第四开关元件间的第二节点；
第二电容器，耦接于所述的第二节点；
电压随耦器，耦接于所述的正常电流路径的所述的第二节点；
开关，耦接于所述的电压随耦器的输出节点与所述的虚设电流路径的所述的第一节点之间，其中当所述的开关在第一期间内开启而导通时，所述的第一节点与所述的第二节点具有第一电压，而当所述的开关在第二期间内关闭而非导通时，所述的第二节点具有所述的第一电压，且所述的第一节点具有第二电压；以及
校正电路，耦接于所述的虚设电流路径的所述的第一节点及所述的电压随耦器的所述的输出节点，用以比较所述的第一电压与所述的第二电压来平衡所述的电流源与所述的电流吸收源间的电流不匹配。
2.根据权利要求1所述的电荷泵电路，其特征在于，所述的开关为互补式金属氧化物半导体晶体管。
3.根据权利要求1所述的电荷泵电路，其特征在于，所述的校正电路包含有：
比较器，耦接于所述的第一节点及所述的第二节点，用以比较所述的第一电压及所述的第二电压来产生相对应的逻辑电平；以及
状态机，耦接于所述的比较器，用以根据所述的逻辑电平来输入校正电流至所述的第一电流供给电路或所述的第二电流供给电路。
4.根据权利要求3所述的电荷泵电路，其特征在于，若所述的逻辑电平为高逻辑电平，则所述的状态机便输入低电流电平至所述的第二电流供给电路，以及若所述的逻辑电平为低逻辑电平，所述的状态机便输入高电流电平至所述的第一电流供给电路。
5.根据权利要求3所述的电荷泵电路，其特征在于，所述的校正电流的数量取决于所述的电荷泵电路。
6.根据权利要求1所述的电荷泵电路，其特征在于，所述的电压随耦器为放大器。
7.一种校正电荷泵电路的电流不匹配的方法，其中所述的电荷泵电路包含有第一电流供给电路、第二电流供给电路、耦接于所述的第一电流供给电路与所述的第二电流供给电路间的虚设电流路径，以及耦接于所述的第一电流供给电路与所述的第二电流供给电路间的正常电流路径，所述的虚拟电流路径包含有第一节点，所述的正常电流路径包含有第二节点，所述的校正电荷泵电路的电流不匹配的方法包含有：
提供耦接于所述的第二节点的电压随耦器；
提供耦接于所述的第一节点与所述的电压随耦器之间的开关；
输入电流源至所述的第一电流供给电路；
输入电流吸收源至所述的第二电流供给电路；
在第一期间内，开启所述的开关以使所述的第一节点与所述的第二节点具有第一电压；
在第二期间内，关闭所述的开关以使所述的第一节点具有第二电压；以及
比较所述的第一电压与所述的第二电压以平衡所述的电流源与所述的电流吸收源间的电流不匹配。
8.根据权利要求7所述的校正电荷泵电路的电流不匹配的方法，其特征在于，所述的提供耦接于所述的第一节点与所述的电压随耦器之间的开关的步骤包含有：
提供耦接于所述的第一节点与所述的电压随耦器之间的互补式金属氧化物半导体晶体管。
9.根据权利要求7所述的校正电荷泵电路的电流不匹配的方法，其特征在于，所述的比较所述的第一电压与所述的第二电压以平衡所述的电流源与所述的电流吸收源间的电流不匹配的步骤包含有：
比较所述的第一电压与所述的第二电压来产生相对应的逻辑电平；以及
根据所述的逻辑电平输入校正电流至所述的第一电流供给电路或所述的第二电流供给电路。
10.根据权利要求9所述的校正电荷泵电路的电流不匹配的方法，其特征在于，所述的根据所述的逻辑电平输入校正电流至所述的第一电流供给电路或所述的第二电流供给电路的步骤包含有：
若所述的逻辑电平为高逻辑电平，输入低电流电平至所述的第二电流供给电路；以及
若所述的逻辑电平为低逻辑电平，输入高电流电平至所述的第一电流供给电路。
11.根据权利要求9所述的校正电荷泵电路的电流不匹配的方法，其特征在于，所述的校正电流的数量取决于所述的电荷泵电路。
12.根据权利要求7所述的校正电荷泵电路的电流不匹配的方法，其特征在于，所述的提供耦接于所述的第二节点的电压随耦器的步骤包含有：
提供耦接于所述的第二节点的放大器。
13.一种锁相回路***，包含有：
相位比较器，用以接收参考时钟信号及时钟信号，以及用以比较所述的参考时钟信号的相位与所述的时钟信号的相位以输出相位差信号；
电荷泵电路，其能够校正电流不匹配，并用以依据所述的相位差信号产生输出电流；
回路滤波器，用以将所述的电荷泵电路的所述的输出电流转换成输出电压；以及
压控振荡器，用以产生信号作为所述的时钟信号，所述的信号的时钟取决于所述的回路滤波器的所述的输出电压；
其中所述的电荷泵电路如权利要求1至6任意一项所述。
CNA2007101478006A 2006-12-29 2007-08-29 可降低电流不匹配的电荷泵电路与方法以及锁相回路*** Pending CN101212225A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/617,734 2006-12-29
US11/617,734 US7439784B2 (en) 2006-12-29 2006-12-29 Charge pump for reducing current mismatch

Publications (1)

Publication Number Publication Date
CN101212225A true CN101212225A (zh) 2008-07-02

Family

ID=39582998

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101478006A Pending CN101212225A (zh) 2006-12-29 2007-08-29 可降低电流不匹配的电荷泵电路与方法以及锁相回路***

Country Status (3)

Country Link
US (1) US7439784B2 (zh)
CN (1) CN101212225A (zh)
TW (1) TW200828813A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104298287A (zh) * 2013-07-17 2015-01-21 联发科技（新加坡）私人有限公司 电流校正方法与装置及电阻校正方法与装置
CN107070456A (zh) * 2015-09-15 2017-08-18 联发科技股份有限公司 电流数模转换器及将数字信号转换成模拟信号的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940622B1 (ko) * 2007-06-25 2010-02-05 주식회사 동부하이텍 주파수 합성기
US8018269B2 (en) 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
US8138822B1 (en) * 2009-01-06 2012-03-20 Marvell International Ltd. Circuits and methods for calibrating switching current sources
US8294497B2 (en) * 2009-04-24 2012-10-23 Analog Devices, Inc. Low-offset charge pump, duty cycle stabilizer, and delay locked loop
TWI454062B (zh) * 2009-05-15 2014-09-21 Realtek Semiconductor Corp 自我校正的電流源及使用該電流源的數位類比轉換器及其操作方法
US7888980B2 (en) * 2009-07-20 2011-02-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Charge pump with low charge injection and low clock feed-through
JP5218337B2 (ja) * 2009-08-26 2013-06-26 アイコム株式会社 チャージポンプ回路及びそれを用いるｐｌｌ回路
TW201128918A (en) * 2010-02-12 2011-08-16 Ind Tech Res Inst Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
WO2013021524A1 (ja) * 2011-08-11 2013-02-14 パナソニック株式会社 オーバーサンプリング型時間差デジタル変換器
US8368442B1 (en) * 2011-08-15 2013-02-05 United Microelectronics Corp. Charge pump
US8432201B1 (en) * 2012-05-19 2013-04-30 Freescale Semiconductor, Inc. Phase-locked loop (PLL) circuit
US8760202B1 (en) 2013-05-15 2014-06-24 Freescale Semiconductor, Inc. System for generating clock signal
KR102298158B1 (ko) 2014-08-25 2021-09-03 삼성전자주식회사 반도체 장치와 이를 포함하는 위상 동기 회로
TWI645660B (zh) * 2017-08-29 2018-12-21 盛群半導體股份有限公司 低電流低雜訊的電荷幫浦電路及頻率合成器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555471B1 (ko) * 1998-07-29 2006-03-03 삼성전자주식회사 적응적으로 전류 옵셋을 제어하는 전하 펌프
US6043717A (en) * 1998-09-22 2000-03-28 Intel Corporation Signal synchronization and frequency synthesis system configurable as PLL or DLL
US6262610B1 (en) * 1999-08-25 2001-07-17 National Semiconductor Corporation Voltage sample and hold circuit for low leakage charge pump
US6242956B1 (en) * 1999-10-22 2001-06-05 Motorola, Inc. Phase locked loop
US20030038661A1 (en) * 2001-07-27 2003-02-27 Ramesh Chokkalingam Apparatus to decrease the spurs level in a phase-locked loop
TWI245493B (en) * 2001-10-24 2005-12-11 Media Tek Inc Apparatus for calibrating a charge pump and method therefor
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
US7148757B2 (en) * 2003-06-02 2006-12-12 National Semiconductor Corporation Charge pump-based PLL having dynamic loop gain
US7184510B2 (en) * 2003-09-26 2007-02-27 Quicklogic Corporation Differential charge pump
JP4249042B2 (ja) * 2004-01-22 2009-04-02 三菱電機株式会社 差動チャージポンプ用オフセットキャンセル装置
DE102004019652A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung
US7034588B2 (en) * 2004-08-27 2006-04-25 Pericom Technology Inc. Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104298287A (zh) * 2013-07-17 2015-01-21 联发科技（新加坡）私人有限公司 电流校正方法与装置及电阻校正方法与装置
CN104298287B (zh) * 2013-07-17 2016-04-20 联发科技（新加坡）私人有限公司 电流校正方法与装置及电阻校正方法与装置
CN107070456A (zh) * 2015-09-15 2017-08-18 联发科技股份有限公司 电流数模转换器及将数字信号转换成模拟信号的方法

Also Published As

Publication number Publication date
US7439784B2 (en) 2008-10-21
US20080157834A1 (en) 2008-07-03
TW200828813A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN101212225A (zh) 可降低电流不匹配的电荷泵电路与方法以及锁相回路***
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
CN101150319B (zh) 频率比较器、频率合成器以及其相关方法
WO2005114844A1 (en) Control signal generation for a low jitter switched-capacitor frequency synthesizer
US20120170699A1 (en) Method to decrease locktime in a phase locked loop
CN109075775A (zh) 集成振荡器电路***
CN101005277A (zh) 数字时钟倍频器
US7701271B1 (en) High linearity charge pump method and apparatus
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
WO2003039003A1 (en) Method and architecture for self-clocking digital delay locked loop
CN210469272U (zh) 基于电平宽度提取的锁相加速电路及锁相环***
CN112311389B (zh) 电荷泵电流失配补偿电路、电荷泵及锁相环
CN101944896B (zh) 电荷泵以及能降低漏电流的充放电方法
CN101719767B (zh) 一种快速响应的锁相环
US7224213B2 (en) Switched capacitor ripple-smoothing filter
CN206481287U (zh) 电荷泵电路和锁相环
US20090015300A1 (en) Method and apparatus for producing a signal
CN102130684B (zh) 压控振荡器的保护电路
US9191008B2 (en) Dual use delay capacitor
CN101098140B (zh) 快速锁定的鉴频鉴相器
CN110311678B (zh) 一种适用于时间交织模数转换器的时间失配校正电路
CN103208862A (zh) 切换式电容动态开关时间控制电路及其控制方法
CN208508904U (zh) 一种近阈值电压全数字逐次逼近寄存器延时锁定环***
Olsson et al. A digitally controlled PLL for digital SOCs
CN219802307U (zh) 电荷泵电路、锁相环电路和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080702